JP2015216791A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2015216791A JP2015216791A JP2014098978A JP2014098978A JP2015216791A JP 2015216791 A JP2015216791 A JP 2015216791A JP 2014098978 A JP2014098978 A JP 2014098978A JP 2014098978 A JP2014098978 A JP 2014098978A JP 2015216791 A JP2015216791 A JP 2015216791A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- power transistor
- voltage
- commutation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
また、かかるDC−DCコンバータにおいては、負荷過渡応答性を如何に良好に維持するかが大きな関心事であり、そのため、非線形制御方式のヒステリシス制御や、オン時間一定とした他の制御方式等について、特許文献1や特許文献2等において種々提案されている。
さらに、オン時間一定の制御方式の場合、出力リップル電圧が小さいと制御自体が困難になるなどの問題を内包しており、いずれの制御方式も十分に満足できるものではない。
電源とグランドとの間に、前記電源側からメインパワートランジスタと転流用パワートランジスタが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタの相互の接続点とグランドとの間に、インダクタと出力コンデンサが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタを交互にオン、オフすることにより、前記インダクタと前記出力コンデンサの相互の接続点に出力電圧が得られるよう構成されてなる同期整流方式の降圧型スイッチング電源装置において、
電源電圧に応じたバイアス電流を出力する電流発生回路と、
前記電流発生回路によるバイアス電流の供給によって前記メインパワートランジスタをオンとする時間を設定するオン時間設定回路と、
前記出力電圧に応じたフィードバック電圧を基に前記出力電圧のリップル電圧を検出するリップル電圧検出回路と、
前記転流用パワートランジスタとグランドの間に直列接続されて設けられたセンス抵抗器を有し、前記センス抵抗器に流れる電流方向が前記メインパワートランジスタがオンの際に流れる電流方向に対して逆方向の電流の発生を検出する逆電流検出回路と、
前記センス抵抗器の電圧をレベルシフトして出力するレベルシフト回路と、
前記リップル電圧検出回路の出力と前記レベルシフト回路の出力とを比較する比較器と、
前記転流用パワートランジスタがオンした時から一定時間のカウントを開始し、カウントアップ時に所定レベルの信号を出力する一方、前記メインパワートランジスタがオンした際に、出力をリセットする最小オフ時間設定回路と、
前記比較器の出力と前記最小オフ時間設定回路の出力の論理和を出力する論理和回路と、
前記オン時間設定回路の出力がR入力に、前記論理和回路の出力がS入力に、それぞれ入力され、前記オン時間設定回路のリセットにQ出力が、前記最小オフ時間設定回路のリセットにQ出力の反転出力が、それぞれ供されるRSフリップフロップ回路と、
前記RSフリップフロップ回路のQ出力と前記逆電流検出回路の検出結果に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの駆動制御信号を生成するロジック回路と、
前記ロジック回路の出力に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの通電駆動を行う駆動回路と、を具備し、
メインパワートランジスタが一定時間オンした後に前記メインパワートランジスタのオフ時間が制御されるよう構成されてなるものである。
また、上記本発明の目的を達成するため、本発明の第2の形態におけるスイッチング電源装置は、
電源とグランドとの間に、前記電源側からメインパワートランジスタと転流用パワートランジスタが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタの相互の接続点とグランドとの間に、インダクタと出力コンデンサが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタを交互にオン、オフすることにより、前記インダクタと前記出力コンデンサの相互の接続点に出力電圧が得られるよう構成されてなる同期整流方式の降圧型スイッチング電源装置において、
電源電圧に応じたバイアス電流を出力する電流発生回路と、
前記電流発生回路によるバイアス電流の供給によって前記メインパワートランジスタをオンとする時間を設定するオン時間設定回路と、
前記出力電圧に応じたフィードバック電圧を基に前記出力電圧のリップル電圧を検出するリップル電圧検出回路と、
前記転流用トランジスタのドレイン・ソース間電圧に基づいて電流変化を検出する逆電流検出回路と、
前記転流用トランジスタのドレイン・ソース間電圧をレベルシフトして出力するレベルシフト回路と、
前記転流用トランジスタがオンの際、前記転流用トランジスタのドレイン・ソース間電圧を、前記逆電流検出回路及び前記レベルシフト回路の各々の入力段へ入力するスイッチ回路と、
前記リップル電圧検出回路の出力と前記レベルシフト回路の出力とを比較する比較器と、
前記転流用パワートランジスタがオンした時から一定時間のカウントを開始し、カウントアップ時に所定レベルの信号を出力する一方、前記メインパワートランジスタがオンした際に、出力をリセットする最小オフ時間設定回路と、
前記比較器の出力と前記最小オフ時間設定回路の出力の論理和を出力する論理和回路と、
前記オン時間設定回路の出力がR入力に、前記論理和回路の出力がS入力に、それぞれ入力され、前記オン時間設定回路のリセットにQ出力が、前記最小オフ時間設定回路のリセットにQ出力の反転出力が、それぞれ供されるRSフリップフロップ回路と、
前記RSフリップフロップ回路のQ出力と前記逆電流検出回路の検出結果に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの駆動制御信号を生成するロジック回路と、
前記ロジック回路の出力に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの通電駆動を行う駆動回路と、を具備し、
メインパワートランジスタが一定時間オンした後に前記メインパワートランジスタのオフ時間が制御されるよう構成されてなるものである。
また、負荷過渡応答時には、最小オフ時間設定回路により、デューティと周波数を同時に最大とすることができるようにしたので、回路動作を速く定常状態に安定させることができ、回路動作の安定性、信頼性の向上を図ることができる。
さらに、転流用パワートランジスタの電流方向を監視し、電流方向の変化が生じた際に転流用パワートランジスタをオフさせるようにしたので、軽負荷時における動作効率の向上を図ることができる。
本発明の第2の形態によれば、転流用パワートランジスタがオンしている期間のドレイン・ソース間電圧に基づいて、電流の変化を検出するようにしたので、本発明の第1の形態と異なり、センス抵抗器が不要となり、特に、大電流出力電源となった場合には、電流を監視する機能による動作効率の低下を招くことがなく、動作効率の向上が図られる。
さらに、本発明の第1の形態、第2の形態において、電源と電流発生回路の間にオン時間設定用抵抗器を設ける構成とすることによって、入出力電圧の差が大きくデューティ比が小さい場合に、オン時間設定用抵抗器の抵抗値を適宜選定することにより、メインパワートランジスタのオン時間を調整することができ、適切な周波数動作を得ることができる。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスイッチング電源装置の第1の実施例について、図1を参照しつつ説明する。
第1の実施例におけるスイッチング電源装置は、同期整流方式の降圧型DC−DCコンバータの構成例であり、かかるスイッチング電源装置は、出力回路101と、駆動回路102と、駆動制御回路103と、リップル電圧検出回路104と、逆電流検出回路(図1においては「DET」と表記)105とに大別されて構成されたものとなっている。
第1のパワーMOSトランジスタ1には、P型MOSトランジスタが、第2のパワーMOSトランジスタ2には、N型MOSトランジスタが、それぞれ用いられている。
なお、等価直列抵抗17は、出力コンデンサ21が有する抵抗であり、図1においては、便宜上、出力コンデンサ21と別個に直列に接続されたものとして表している。
そして、インダクタ11と出力コンデンサ21との接続点に、このスイッチング電源装置の出力電圧VOUTが出力されるようになっており、グランドとの間に負荷18が接続されるものとなっている。
なお、電源61と第1のパワーMOSトランジスタ1のソースとの相互の接続点とグランドとの間には、入力用コンデンサ(図1においては「CIN」と表記)23接続されている。
Pチャンネルドライバ51の入力段とNチャンネルドライバ52の入力段には、後述する駆動制御回路103から、それぞれに対応した出力信号が入力されるようになっている。一方、Pチャンネルドライバ51の出力段は、第1のパワーMOSトランジスタ1のゲートに、Nチャンネルドライバ52の出力段は、第2のパワーMOSトランジスタ2のゲートに、それぞれ接続されており、駆動制御回路103の出力信号に応じて、第1のパワーMOSトランジスタ1と第2のパワーMOSトランジスタ2が、交互に導通、非導通とされるようになっている。
比較器5は、後述するリップル電圧検出回路104の出力信号が、反転入力端子に入力されるようになっている一方、非反転入力端子にはレベルシフト回路57の出力信号が印加されるようになっている。また、比較器5の出力端子は、二入力AND回路6の一方の入力端子に接続されている。
なお、レベルシフト回路57は、後述する逆電流検出回路105を構成するセンス抵抗器14で生じた電圧に対して一定電圧のレベルシフトを施して出力するよう構成されたもので、入力段は、第2のパワーMOSトランジスタ2のソースとセンス抵抗器14との接続点に接続されている。
最小オフ時間設定回路55は、第1のパワーMOSトランジスタ1のオフ時間、換言すれば、第2のパワーMOSトランジスタ2のオン時間を定めるよう機能するもので、入力段には、RSフリップフロップ7のQ出力の反転信号が印加されるようになっている一方、出力段は、二入力AND回路6の他方の入力端子に接続されている。そして、二入力AND回路6の出力端子は、RSフリップフロップ7のS入力端子に接続されている。
ロジック回路56は、RSフリップフロップ7のQ出力信号と、後述する逆電流検出回路105からの検出信号に基づいて、第1のパワーMOSトランジスタ1と第2のパワーMOSトランジスタ2の駆動信号を生成するもので(詳細は後述)、2つの出力段の一方は、Pチャンネルドライバ51の入力段に、他方の出力段は、Nチャンネルドライバ52の入力段に、それぞれ接続されている。
トランスコンダクタンスアンプ8の非反転入力端子は、第1及び第2の分圧抵抗器12,13の相互の接続点に接続される一方、反転入力端子には、基準電圧VREF1が印加されるようになっている。
そして、トランスコンダクタンスアンプ8の出力端子は、比較器5の反転入力端子に接続されると共に、グランドとの間には、フィルタ用抵抗器15とフィルタ用コンデンサ22が並列接続状態で設けられている。
最初に、連続モードでの動作について図4を参照しつつ説明する。
まず、第1及び第2のパワーMOSトランジスタ1,2は、RSフリップフロップ7がQ出力が論理値Highに相当するレベルにある場合、第1のパワーMOSトランジスタ1がオンとなる一方、Q出力が論理値Lowに相当するレベルにある場合、第2のパワーMOSトランジスタ2がオンとなるよう動作するものとなっている。
第2のパワーMOSトランジスタ2がオンとなると、センス抵抗器14において、グランド側から第2のパワーMOSトランジスタ2のソース方向へ電流が流れ、ソースは負電圧となるので、レベルシフト回路57において、正方向に一定電圧のバイアスが施されて、グランド電圧以上の正電圧に変換されて出力されることとなる。
一方、トランスコンダクタンスアンプ8においては、基準電圧VREF1と、第1及び第2の分圧抵抗器12,13の相互の接続点から得られた出力電圧のフィードバック電圧とが比較され、その比較結果に応じた電流が出力されるが、フィルタ用抵抗器15において電圧変換されて出力電圧VOUTのリップル分が増幅された電圧波形となる(図4(C)参照)。なお、出力電圧VOUTのリップルの大きさは、出力コンデンサ21の等価直列抵抗17の値で変化する。
なお、第1のパワーMOSトランジスタ1がオンしている期間は、インダクタ11への電流が増加するので、リップル電圧はそれに伴い上昇する(図4(C)参照)。
第2のパワーMOSトランジスタ2がオンした直後では、レベルシフト回路57の出力電圧が、トランスコンダクタンスアンプ8の出力電圧を下回り、比較器5の出力は論理値Highから論理値Lowに相当するレベルに変化する(図4(C)、図4(D)及び図4(H)参照)。その後、レベルシフト回路57出力電圧が上昇してトランスコンダクタンスアンプ8の出力電圧が下降して、双方の電圧レベルが逆転すると、比較器5の出力は、論理値Lowから論理値Highに相当するレベルに変化する(図4(C)、図4(D)及び図4(H)参照)。
このように、第2のパワーMOSトランジスタ2がオンの期間の動作で第1のパワーMOSトランジスタ1のオフ時間が決定され、オン時間設定回路54で定まるオン時間との比で第1のパワーMOSトランジスタ1の駆動信号のデューティDが定まるようになっており、連続モードで定常負荷時におけるデューティDは、下記する式1で定まる値となる。
なお、式1において、VOUTは出力電圧であり、VINは電源電圧である。
負荷電流が急に増加した時点で、出力電圧VOUTは低下する(図4(A)及び図4(B)参照)。
そのため、トランスコンダクタンスアンプ8の出力電圧は低下する。一方、第1のパワーMOSトランジスタ1は一定時間オンとなっているため、インダクタ11の電流は急に増加せず、その後、第2のパワーMOSトランジスタ2がオンとなってもレベルシフト回路57の出力電圧が低下せずにトランスコンダクタンスアンプ8の出力電圧よりも高くなる状態となる(図4(C)及び図4(H)参照)。
この状態の動作では、最もオフ時間が短くなることから最大デューティかつ最大周波数で動作していることになる。
したがって、周波数が変化していることから周波数一定のPWM制御に比して過渡応答性は向上することとなる。
しかして、最大デューティかつ最大周波数の動作が複数回継続されてインダクタ11の電流が負荷電流の供給レベルまで増えると、負荷電流の増加前の同じオフ時間の制御状態に戻ることとなる。
また、トランスコンダクタンスアンプ8は、フィルタ用抵抗器15の値でゲインが定まるものとなっており、所望のゲイン設定が可能となっている。トランスコンダクタンスアンプ8のゲインが大きい場合、その出力電圧は大幅に低下し、最大デューティかつ最大周波数となる時間が長くなって定常状態に落ち着くまで時間がかかるため、負荷過渡応答時の応答性の早さは望めなくなる。
負荷電流が少ない場合に、第1のパワーMOSトランジスタ1のオン期間に、負荷電流に対して出力コンデンサ21の充電電流が上回り、出力電圧VOUTが上昇する現象が発生する。
トランスコンダクタンスアンプ8とレベルシフト回路57のそれぞれの出力においては、第1のパワーMOSトランジスタ1がオンしている時に、トランスコンダクタンスアンプ8の出力電圧が、レベルシフト回路57の出力電圧より高くなる。
第2のパワーMOSトランジスタ2の電流は、オンした後にインダクタ11の方向へ流れるが、途中で電流の流れる方向が反転するので、この瞬間、逆電流検出回路105により電流の反転が検出されて、第2のパワーMOSトランジスタ2はオフとなる。
なお、図1に示された構成要素と同一の構成要素については、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第2の実施例は、逆電流検出回路105Aが、図1における逆電流検出回路105に代えて設けられると共に、新たに、スイッチ回路58が設けられた点が、図1に示された第1の実施例と異なるもので、他の回路構成部分は、基本的に図1に示された第1の実施例と同様である。
スイッチ回路58は、第2のパワーMOSトランジスタ2がオンの際に、第2のパワーMOSトランジスタ2のドレイン・ソース間電圧を、逆電流検出回路105と、レベルシフト回路57へ入力するよう構成されたものである。
かかるスイッチ回路58は、半導体素子などで構成されるもので、第2のパワーMOSトランジスタ2がオン状態にある間、レベルシフト回路57の入力段と逆電流検出回路105の入力段とを第1のパワーMOSトランジスタ1と第2のパワーMOSトランジスタ2の相互の接続点に接続する一方、第2のパワーMOSトランジスタ2がオフ状態にある間、レベルシフト回路57の入力段と逆電流検出回路105の入力段とをグランドに接続するようになっているものである。
上記構成における動作は、基本的には、図1に示された第1の実施例の回路動作と同様であるので、ここでの再度の詳細な説明は省略する。
なお、図1に示された構成要素と同一の構成要素については、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第3の実施例は、オン時間設定用抵抗器(図3においては「RON」と表記)16を電源61と電流発生回路53との間に設け、その抵抗値の選定によって第1のパワーMOSトランジスタ1のオン時間を任意に調整可能としたものである。
なお、他の回路構成部分は、基本的に図1に示された第1の実施例と同様である。
また、上記構成における動作は、オン時間設定用抵抗器16の抵抗値の選定によって第1のパワーMOSトランジスタ1のオン時間を任意に調整可能とた点を除けば、基本的には、図1に示された第1の実施例の回路動作と同様であるので、ここでの再度の詳細な説明は省略する。
2…第2のパワーMOSトランジスタ
11…インダクタ
21…出力コンデンサ
101…出力回路
102…駆動回路
103…駆動制御回路
104…リップル電圧検出回路
105…逆電流検出回路
Claims (3)
- 電源とグランドとの間に、前記電源側からメインパワートランジスタと転流用パワートランジスタが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタの相互の接続点とグランドとの間に、インダクタと出力コンデンサが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタを交互にオン、オフすることにより、前記インダクタと前記出力コンデンサの相互の接続点に出力電圧が得られるよう構成されてなる同期整流方式の降圧型スイッチング電源装置において、
電源電圧に応じたバイアス電流を出力する電流発生回路と、
前記電流発生回路によるバイアス電流の供給によって前記メインパワートランジスタをオンとする時間を設定するオン時間設定回路と、
前記出力電圧に応じたフィードバック電圧を基に前記出力電圧のリップル電圧を検出するリップル電圧検出回路と、
前記転流用パワートランジスタとグランドの間に直列接続されて設けられたセンス抵抗器を有し、前記センス抵抗器に流れる電流方向が前記メインパワートランジスタがオンの際に流れる電流方向に対して逆方向の電流の発生を検出する逆電流検出回路と、
前記センス抵抗器の電圧をレベルシフトして出力するレベルシフト回路と、
前記リップル電圧検出回路の出力と前記レベルシフト回路の出力とを比較する比較器と、
前記転流用パワートランジスタがオンした時から一定時間のカウントを開始し、カウントアップ時に所定レベルの信号を出力する一方、前記メインパワートランジスタがオンした際に、出力をリセットする最小オフ時間設定回路と、
前記比較器の出力と前記最小オフ時間設定回路の出力の論理和を出力する論理和回路と、
前記オン時間設定回路の出力がR入力に、前記論理和回路の出力がS入力に、それぞれ入力され、前記オン時間設定回路のリセットにQ出力が、前記最小オフ時間設定回路のリセットにQ出力の反転出力が、それぞれ供されるRSフリップフロップ回路と、
前記RSフリップフロップ回路のQ出力と前記逆電流検出回路の検出結果に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの駆動制御信号を生成するロジック回路と、
前記ロジック回路の出力に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの通電駆動を行う駆動回路と、を具備し、
メインパワートランジスタが一定時間オンした後に前記メインパワートランジスタのオフ時間が制御されるよう構成されてなることを特徴とするスイッチング電源装置。 - 電源とグランドとの間に、前記電源側からメインパワートランジスタと転流用パワートランジスタが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタの相互の接続点とグランドとの間に、インダクタと出力コンデンサが直列接続されて設けられ、前記メインパワートランジスタと前記転流用パワートランジスタを交互にオン、オフすることにより、前記インダクタと前記出力コンデンサの相互の接続点に出力電圧が得られるよう構成されてなる同期整流方式の降圧型スイッチング電源装置において、
電源電圧に応じたバイアス電流を出力する電流発生回路と、
前記電流発生回路によるバイアス電流の供給によって前記メインパワートランジスタをオンとする時間を設定するオン時間設定回路と、
前記出力電圧に応じたフィードバック電圧を基に前記出力電圧のリップル電圧を検出するリップル電圧検出回路と、
前記転流用トランジスタのドレイン・ソース間電圧に基づいて電流変化を検出する逆電流検出回路と、
前記転流用トランジスタのドレイン・ソース間電圧をレベルシフトして出力するレベルシフト回路と、
前記転流用トランジスタがオンの際、前記転流用トランジスタのドレイン・ソース間電圧を、前記逆電流検出回路及び前記レベルシフト回路の各々の入力段へ入力するスイッチ回路と、
前記リップル電圧検出回路の出力と前記レベルシフト回路の出力とを比較する比較器と、
前記転流用パワートランジスタがオンした時から一定時間のカウントを開始し、カウントアップ時に所定レベルの信号を出力する一方、前記メインパワートランジスタがオンした際に、出力をリセットする最小オフ時間設定回路と、
前記比較器の出力と前記最小オフ時間設定回路の出力の論理和を出力する論理和回路と、
前記オン時間設定回路の出力がR入力に、前記論理和回路の出力がS入力に、それぞれ入力され、前記オン時間設定回路のリセットにQ出力が、前記最小オフ時間設定回路のリセットにQ出力の反転出力が、それぞれ供されるRSフリップフロップ回路と、
前記RSフリップフロップ回路のQ出力と前記逆電流検出回路の検出結果に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの駆動制御信号を生成するロジック回路と、
前記ロジック回路の出力に基づいて、前記メインパワートランジスタと前記転流用パワートランジスタの通電駆動を行う駆動回路と、を具備し、
メインパワートランジスタが一定時間オンした後に前記メインパワートランジスタのオフ時間が制御されるよう構成されてなることを特徴とするスイッチング電源装置。 - 前記電源と前記電流発生回路との間に、オン時間設定用抵抗器を接続し、前記オン時間設定用抵抗器の抵抗値の選定によって、前記メインパワートランジスタのオン時間を調整可能としたことを特徴とする請求項1又は請求項2記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014098978A JP6581757B2 (ja) | 2014-05-12 | 2014-05-12 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014098978A JP6581757B2 (ja) | 2014-05-12 | 2014-05-12 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015216791A true JP2015216791A (ja) | 2015-12-03 |
JP6581757B2 JP6581757B2 (ja) | 2019-09-25 |
Family
ID=54753176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014098978A Active JP6581757B2 (ja) | 2014-05-12 | 2014-05-12 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6581757B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017184432A (ja) * | 2016-03-30 | 2017-10-05 | セイコーエプソン株式会社 | 回路装置、スイッチングレギュレーター、及び、電子機器 |
CN108206684A (zh) * | 2016-12-16 | 2018-06-26 | 英飞凌科技股份有限公司 | 开关器件和方法 |
JP2019062647A (ja) * | 2017-09-26 | 2019-04-18 | 株式会社東芝 | 電源装置 |
CN110474533A (zh) * | 2019-07-04 | 2019-11-19 | 哈尔滨工程大学 | 一种直流变换器内部等效电阻辨识电路 |
TWI710205B (zh) * | 2016-02-23 | 2020-11-11 | 日商艾普凌科有限公司 | 開關調節器 |
CN113193730A (zh) * | 2021-04-21 | 2021-07-30 | 中国科学技术大学 | 调节滤波电容压差改善开关电源瞬态响应能力的系统及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008072891A (ja) * | 2006-09-11 | 2008-03-27 | Micrel Inc | 任意の等価直列抵抗を伴う出力キャパシタの利用を可能にするための固定オン時間制御利用電圧調整器におけるリプル発生 |
JP2011004471A (ja) * | 2009-06-16 | 2011-01-06 | Texas Instr Japan Ltd | 降圧型コンバータ |
JP2013247694A (ja) * | 2012-05-23 | 2013-12-09 | Rohm Co Ltd | スイッチング電源装置 |
-
2014
- 2014-05-12 JP JP2014098978A patent/JP6581757B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008072891A (ja) * | 2006-09-11 | 2008-03-27 | Micrel Inc | 任意の等価直列抵抗を伴う出力キャパシタの利用を可能にするための固定オン時間制御利用電圧調整器におけるリプル発生 |
JP2011004471A (ja) * | 2009-06-16 | 2011-01-06 | Texas Instr Japan Ltd | 降圧型コンバータ |
JP2013247694A (ja) * | 2012-05-23 | 2013-12-09 | Rohm Co Ltd | スイッチング電源装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI710205B (zh) * | 2016-02-23 | 2020-11-11 | 日商艾普凌科有限公司 | 開關調節器 |
JP2017184432A (ja) * | 2016-03-30 | 2017-10-05 | セイコーエプソン株式会社 | 回路装置、スイッチングレギュレーター、及び、電子機器 |
CN108206684A (zh) * | 2016-12-16 | 2018-06-26 | 英飞凌科技股份有限公司 | 开关器件和方法 |
CN108206684B (zh) * | 2016-12-16 | 2022-02-25 | 英飞凌科技股份有限公司 | 开关器件和方法 |
JP2019062647A (ja) * | 2017-09-26 | 2019-04-18 | 株式会社東芝 | 電源装置 |
CN110474533A (zh) * | 2019-07-04 | 2019-11-19 | 哈尔滨工程大学 | 一种直流变换器内部等效电阻辨识电路 |
CN113193730A (zh) * | 2021-04-21 | 2021-07-30 | 中国科学技术大学 | 调节滤波电容压差改善开关电源瞬态响应能力的系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6581757B2 (ja) | 2019-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211959B2 (ja) | Dc−dcコンバータ | |
JP6581757B2 (ja) | スイッチング電源装置 | |
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP6209022B2 (ja) | スイッチングレギュレータ | |
US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
US8803500B2 (en) | PFM SMPS with quick sudden load change response | |
JP5274527B2 (ja) | Dc−dcコンバータ | |
US8710816B2 (en) | Buck converter having reduced ripple under a light load | |
KR101263105B1 (ko) | Dc-dc 컨버터 | |
KR20070094486A (ko) | 비절연 강압형 dc-dc 컨버터 | |
JP5727797B2 (ja) | Dc−dcコンバータ | |
JP5865028B2 (ja) | Dcーdcコンバータ | |
US20080169793A1 (en) | Semiconductor apparatus | |
JP7101590B2 (ja) | スイッチングレギュレータ | |
JP5890814B2 (ja) | Dc−dcコンバータ、および、半導体集積回路 | |
JP2008043086A (ja) | 電源装置及びその制御方法 | |
JP5955294B2 (ja) | スイッチング電源装置 | |
JP6949648B2 (ja) | スイッチング電源装置 | |
JP4548100B2 (ja) | Dc−dcコンバータ | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
CN107086778B (zh) | 降压调节器的低功率待机模式 | |
JP6153732B2 (ja) | スイッチングレギュレータ | |
JP2007135287A (ja) | Dc−dcコンバータ | |
JP5515390B2 (ja) | スイッチング電源装置 | |
JP4464263B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6581757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |