JP5861773B2 - アラーム信号生成回路、アラーム信号生成方法 - Google Patents

アラーム信号生成回路、アラーム信号生成方法 Download PDF

Info

Publication number
JP5861773B2
JP5861773B2 JP2014509005A JP2014509005A JP5861773B2 JP 5861773 B2 JP5861773 B2 JP 5861773B2 JP 2014509005 A JP2014509005 A JP 2014509005A JP 2014509005 A JP2014509005 A JP 2014509005A JP 5861773 B2 JP5861773 B2 JP 5861773B2
Authority
JP
Japan
Prior art keywords
alarm signal
failure
phase
alarm
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014509005A
Other languages
English (en)
Other versions
JPWO2013150697A1 (ja
Inventor
貴浩 森
貴浩 森
昭 中森
昭 中森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014509005A priority Critical patent/JP5861773B2/ja
Publication of JPWO2013150697A1 publication Critical patent/JPWO2013150697A1/ja
Application granted granted Critical
Publication of JP5861773B2 publication Critical patent/JP5861773B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18Modifications for indicating state of switch
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40Testing power supplies
    • G01R31/42AC power supplies
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Power Conversion In General (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明はアラーム信号生成回路、アラーム信号生成方法に関し、特にIPM(Intelligent Power Module)から出力されるアラームについて、故障した相および故障種類を判別するためのアラーム信号を生成する回路、アラーム信号生成方法に関する。
IPMは、IGBT(Insulated Gate Bipolar Transistor)チップやFWD(Free Wheeling Diode)チップを搭載したモジュールに、さらに駆動および保護機能を内蔵したドライバICを組み込んだインテリジェント型パワーデバイスである。IPMに組み込まれたドライバICは、IGBTチップの温度やIGBTチップに流れる電流を検出する機能を有している。ドライバICは、IGBTチップの温度検出値が所定の値を超えた場合、過熱として検出する。また、ドライバICは、IGBTチップに流れる電流が所定の値を超えた場合、過電流として検出する。ドライバICは、これら過熱や過電流を検出した場合、アラームを出力する。
例えば、特許文献1には、故障の種類により、故障の軽重が分かるようにそれぞれ異なる信号を制御回路へ伝達する技術が記載されている。すなわち、特許文献1に記載の技術では、重故障を示す信号として1ms幅のパルスを発生するパルス発生器と、軽故障を示す信号として2ms幅のパルスを発生するパルス発生器を設け、故障の種類により、故障の軽重が分かるようにそれぞれ異なる信号を制御回路へ伝達している。
また、特許文献2には、過電流検出後、各スイッチング素子に診断信号を順次追加し、過電流を検出した時と同じアームの対になるスイッチング素子の破壊と判断し、そのスイッチング素子とそのスイッチング素子が接続されている逆の電圧母線に接続されている他のアームのスイッチング素子とに直流制動電流を流すための駆動信号を印加し、直流制動を行うことが記載されている。
さらに、特許文献3には、過電流を検出する過電流検出回路、故障相を検出する故障相検出回路、故障相と健全相とを識別すること、健全相のアームをオン・オフ制御して、電動機に直流電流を供給し、電動機に直流電流をかけて停止することが記載されている。
特開2003−88093号公報 特開平5−30771号公報 特開平8−149868号公報
ところで、IGBTやMOSゲートパワー素子のドライバICが、IPMのモジュール内に設けられている場合、チップサイズの増大に伴うコスト高を防止するために、アラーム信号を出力するためのパッドを1つだけ設けることがある。そのような場合、アラーム信号を出力することにより、故障が発生したことを判別することができる。しかしながら、故障が発生したことを判別することはできても、どの相において故障が発生したか判別することはできない。
どの相において故障が発生したか判別するために、各相について個別にパッドを設けることも考えられる。しかしながら、その場合、チップサイズが増大し、コスト高を招く、という問題がある。
このチップサイズに関する問題は、特許文献1、特許文献2および特許文献3に記載の技術によって解決することはできない。
本発明は上述した問題を解決するためになされたものであり、その目的は、発生した故障の種類および故障が発生した相を、パルス数やパルス幅によって判別できるアラーム信号生成回路、アラーム信号生成方法を提供することである。
本発明の一態様によるアラーム信号生成回路は、複数相動作を行う機器から相毎に故障種類に応じた信号を入力し、故障種類および故障した相を判別して故障した相の故障種類を示すパルス幅の第1アラーム信号を出力する判別部と、前記判別部からの第1アラーム信号に基づいて故障した相に対応する数のパルスで構成される第2アラーム信号を生成し、前記第1アラーム信号の後に前記第2アラーム信号を結合して出力するアラーム信号生成部と、該アラーム信号生成部で結合された前記第1アラーム信号および前記第2アラーム信号を導出するための単一の端子と、を含み、前記判別部は、前記機器から出力される前記信号を入力とするラッチ回路と、前記ラッチ回路の出力の遷移タイミングから故障種類に対応する幅のパルスを故障した相の第1アラーム信号として出力する単安定マルチバイブレータとを含み、前記アラーム信号生成部は、前記第1アラーム信号に基づいて前記複数相のうち故障した相に対応するパルス数のパルスを前記第2アラーム信号として出力するカウンタを含み、前記カウンタから出力される前記第2アラーム信号を前記第1アラーム信号の後に結合して出力することを特徴とする。このような構成によれば、第1アラーム信号および第2アラーム信号によって、発生した故障の種類および故障が発生した相を、判別できる。
また、前記カウンタは、前記判別部から出力される第1アラーム信号がディレイ回路を介して入力されたときに、前記第2アラーム信号を、前記第1アラーム信号が一方の入力側に供給されたORゲートの他方の入力側に出力することが望ましい。この構成によれば、ORゲートから第1アラーム信号の後にディレイ回路の予め定められた時間だけ遅延させて第2アラーム信号を結合して出力することができる。
本発明の一態様によるアラーム信号生成方法は、複数相動作を行う機器から相毎に入力される故障種類に応じた信号について、判別部、故障種類または故障した相とを判別して故障した相の故障種類を示すパルス幅の第1アラーム信号を出力する第1ステップと、前記第1ステップで出力される第1アラーム信号に対して、アラーム信号生成部が、故障した相に対応するパルス数のパルスで構成される第2アーラム信号を生成し、前記第1アラーム信号の後に第2アラーム信号を出力する第2ステップと、を含み、前記第2ステップにおいて出力される第1アラーム信号および第2アラーム信号によって前記故障内容および故障した相を判別できるようにしたことを特徴とする。この方法によれば、第1アラーム信号および第2アラーム信号によって、発生した故障の種類および故障が発生した相を、パルス幅およびパルスによって判別できる。
故障が発生した相の種類を示すパルスを有する第1アラーム信号を生成する構成、および、故障が発生した相に対応したパルスを有する第2アラーム信号を生成する構成によって、発生した故障の種類および故障が発生した相を、パルスおよびパルスによって判別できる。このため、単一の端子から導出したアラーム信号を入力とする装置や回路において、故障の種類および故障が発生した相を判別できる。
本発明の第1実施形態によるアラーム信号生成回路の構成例を示す図である。 図1中の相判別部の構成例を示す図である。 図1中のOCアラーム出力回路の構成例を示す図である。 図1中のOHアラーム出力回路の構成例を示す図である。 第1実施形態によるアラーム信号の例を示す図である。 第1実施形態によるアラーム信号の他の例を示す図である。 本発明の第2実施形態によるアラーム信号生成回路の構成例を示す図である 図7中のアラーム種類判別部の構成例を示す図である。 図7中のアラーム信号生成部の構成例を示す図である。 図9中のセレクタの構成例を示す図である。 第2実施形態によるアラーム信号の例を示す図である。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
(故障の種類)
ここでは、監視対象の機器が、IPMである場合について説明する。IPMにおいて発生する故障の種類として、過熱(Over Heat:以下、OHと呼ぶことがある)故障、過電流(Over Current:以下、OCと呼ぶことがある)故障、低電圧(Under Voltage:以下、UVと呼ぶことがある)故障等がある。そして、これらの故障が発生した場合に、単一の端子からアラーム信号が出力される。
(発明の概要)
本発明では、故障が発生した相を、アラーム信号に含まれるパルス数やパルス幅によって判別できるようにしている。すなわち、故障が発生した相に対応したパルス数を有するアラーム信号を生成する構成、または、故障が発生した相に対応したパルス幅を有するアラーム信号を生成する構成によって、従来の問題を解決する。
なお、本明細書において、「故障」とはなんらかの不具合を生じ、正常な動作を行うことのできない状態を指す。その状態が継続している場合の他、断続的にその状態になる場合も含む。
(第1実施形態)
第1実施形態では、故障の種類に対応するパルス幅を含み、かつ、故障が発生した相に対応するパルス数を含むアラーム信号を生成する。このアラーム信号を単一の端子から導出し、そのアラーム信号を入力とする装置や回路において、故障の種類および故障が発生した相を判別する。
図1は、本発明の第1実施形態によるアラーム信号生成回路の構成例を示す図である。図1において、本実施形態によるアラーム信号生成回路は、アラーム信号OCx、OCy、OCz、OHx、OHy、OHzを入力とし、故障が発生した相を判別する相判別部10と、この相判別部10による判別信号を入力とし、アラーム信号を生成するアラーム信号生成部20とを備えている。アラーム信号生成部20の出力は単一の端子100から導出される。
アラーム信号OCxは、過電流(OC)故障がx相に発生したことを示す信号である。アラーム信号OCyは、同じく、OC故障がy相に発生したことを示す信号である。アラーム信号OCzは、同じく、OC故障がz相に発生したことを示す信号である。
アラーム信号OHxは、過熱(OH)故障がx相に発生したことを示す信号である。アラーム信号OHyは、同じく、OH故障がy相に発生したことを示す信号である。アラーム信号OHzは、同じく、OH故障がz相に発生したことを示す信号である。
これらのアラーム信号を入力とする相判別部10は、例えば、図2のように構成される。図2において、相判別部10は、各アラーム信号OCx、OCy、OCz、OHx、OHy、OHz、に対応して設けられたラッチ回路11−1、11−2、11−3、11−4、11−5、11−6と、これら各ラッチ回路に対応して設けられた単安定マルチバイブレータ(monostable multivibrator、図中「MM」と表記)12−1、12−2、12−3、12−4、12−5、12−6と、を備えている。
ラッチ回路11−1〜11−6は、対応するアラーム信号が入力された場合に、そのアラーム信号の論理レベルを保持する機能を有している。
単安定マルチバイブレータ12−1〜12−6は、故障種類ごとに異なる時定数を有し、ラッチ回路11−1〜11−6の出力の遷移タイミングから、故障種類に対応し故障種類ごとに異なる幅のパルスを出力する。本例では、OC故障を示すアラーム信号OCx、OCyおよびOCzに対応する単安定マルチバイブレータ(monostable multivibrator、以下、適宜、モノマルチ mono multivibratorと略称する)12−1、12−2および12−3と、OH故障を示すアラーム信号OHx、OHyおよびOHzに対応するモノマルチ12−4、12−5および12−6と、は互いに異なるパルス幅のパルスを出力する。本例では、OC故障を示すアラーム信号OCx、OCyおよびOCzのパルス幅をPo、OH故障を示すアラーム信号OHx、OHyおよびOHzのパルス幅をPhとすると、パルス幅の大小はPo<Phの関係にある。単安定マルチバイブレータ12−1〜12−6の出力は、アラーム信号生成部に入力される。
図1に戻り、故障種類に対応するパルス幅を有するアラーム信号OCx’、OCy’およびOCz’は、アラーム信号生成部20内のOCアラーム出力回路21に入力される。また、故障種類に対応するパルス幅を有するアラーム信号OHx’、OHy’およびOHz’は、アラーム信号生成部20内のOHアラーム出力回路22に入力される。
OCアラーム出力回路21は、例えば、図3のように構成される。図3において、本例のOCアラーム出力回路21は、故障種類ごとに異なるパルス幅を有するアラーム信号OCx’、OCy’、OCz’それぞれに対応して設けられたディレイ回路21−1、21−2、21−3と、これらアラーム信号OCx’、OCy’、OCz’それぞれに対応して設けられたカウンタ21−4、21−5、21−6と、これらカウンタ21−4、21−5、21−6からそれぞれ出力されるパルスを、対応するアラーム信号OCx’、OCy’、OCz’と論理和して出力するORゲート21−7、21−8、21−9と、これらORゲート21−7、21−8、21−9の出力を論理和して出力するORゲート21−10と、を備えている。
ディレイ回路21−1、21−2、21−3は、それぞれに対応するアラーム信号OCx’、OCy’、OCz’を予め定められた時間だけ遅延させて出力する。これらディレイ回路21−1、21−2、21−3によって遅延させる時間は同一とし、後述する、故障種類ごとに異なるパルス幅の最大幅に相当する時間より大なる時間とする。
カウンタ21−4、21−5、21−6は、それぞれに対応するアラーム信号OCx’、OCy’、OCz’が入力された場合に、互いに異なる数のパルスを出力する。つまり、相に対応する数のパルスを出力する。本例では、アラーム信号OCx’に対応するパルス数が「1」、アラーム信号OCy’に対応するパルス数が「2」、アラーム信号OCz’に対応するパルス数が「3」、とする。これらカウンタ21−4、21−5、21−6からそれぞれ出力されるパルスは、ORゲート21−7、21−8、21−9によって、対応するアラーム信号OCx’、OCy’、OCz’と論理和され、出力される。
また、OHアラーム出力回路22は、例えば、図4のように構成される。図4において、本例のOHアラーム出力回路22は、故障種類ごとに異なるパルス幅を有するアラーム信号OHx’、OHy’、OHz’それぞれに対応して設けられたディレイ回路22−1、22−2、22−3と、これらアラーム信号OHx’、OHy’、OHz’それぞれに対応して設けられたカウンタ22−4、22−5、22−6と、これらカウンタ22−4、22−5、22−6からそれぞれ出力されるパルスを、対応するアラーム信号OHx’、OHy’、OHz’と論理和して出力するORゲート22−7、22−8、22−9と、これらORゲート22−7、22−8、22−9の出力を論理和して出力するORゲート22−10と、を備えている。
ディレイ回路22−1、22−2、22−3は、それぞれに対応するアラーム信号OHx’、OHy’、OHz’を予め定められた時間だけ遅延させて出力する。これらディレイ回路22−1、22−2、22−3によって遅延させる時間は同一とし、後述する、故障種類ごとに異なるパルス幅の最大幅に相当する時間より大なる時間とする。
カウンタ22−4、22−5、22−6は、それぞれに対応するアラーム信号OHx’、OHy’、OHz’が入力された場合に、互いに異なる数のパルス(つまり故障した相に対応する数のパルス)を出力する。本例では、アラーム信号OHx’に対応するパルス数が「1」、アラーム信号OHy’に対応するパルス数が「2」、アラーム信号OHz’に対応するパルス数が「3」、とする。これらカウンタ22−4、22−5、22−6からそれぞれ出力されるパルスは、ORゲート22−7、22−8、22−9によって、対応するアラーム信号OHx’、OHy’、OHz’と論理和され、出力される。
図1に戻り、OCアラーム出力回路21の出力およびOHアラーム出力回路22の出力は、ORゲート23によって論理和され、アラーム信号ALMとなる。
ここで、本実施形態によって導出されるアラーム信号ALMの例について、図5を参照して説明する。本例では、OH故障およびOC故障について、故障種類および故障した相(3相のうちのいずれであるか)を判別できる必要があるため、アラーム信号ALMについて、図5に示す6種類の波形S1〜S6を生成する。ここでは、OC故障を示すアラーム信号のパルス幅Po、OH故障を示すアラーム信号のパルス幅Phとの関係は、Po<Phである。したがって、アラーム信号の波形の最初の部分のパルス幅によって、故障種類を判別できる。
さらに、図5中に表記したように、故障した相がx相である場合はパルス数「1」、故障した相がy相である場合はパルス数「2」、故障した相がz相である場合はパルス数「3」がアラーム信号の波形に含まれている。したがって、このパルス数によって、故障した相を判別できる。
以上のように、故障種類および故障した相に対応する波形を有するアラーム信号を生成するため、単一の端子100から出力されるアラーム信号について、パルス幅によって故障の種類を判別でき、パルス数によって故障が発生した相を判別できる。
ところで、上記は、OH故障およびOC故障について、故障種類および故障した相(3相のうちのいずれであるか)を判別する場合について説明したが、これらに加えて低電圧(Under Voltage:以下、UVと呼ぶことがある)故障についても故障した相を判別する場合、図3及び図4を参照して説明したアラーム出力回路をUV故障に対応して追加し、他の故障とは異なるパルス幅を有するアラーム信号を生成すればよい。OH故障、OC故障およびUV故障について故障種類および故障した相を判別するには、図6に示すように、9種類のアラーム信号S1〜S9を生成すればよい。ここで、OC故障を示すアラーム信号のパルス幅をPo、OH故障を示すアラーム信号のパルス幅をPh、UV故障を示すアラーム信号のパルス幅をPu、とすると、パルス幅の大小はPo<Ph<Puの関係にある。したがって、アラーム信号の波形の最初の部分のパルス幅によって、故障種類を判別できる。
さらに、図6中に表記したように、故障した相がx相である場合はパルス数「1」、故障した相がy相である場合はパルス数「2」、故障した相がz相である場合はパルス数「3」がアラーム信号の波形に含まれている。したがって、このパルス数によって、故障した相を判別できる。
(第2実施形態)
第2実施形態では、故障の種類に対応するパルス幅を含み、かつ、故障が発生した相に対応するパルス幅を含むアラーム信号を生成する。このアラーム信号を単一の端子から導出し、そのアラーム信号を入力とする装置や回路において、故障の種類および故障が発生した相を識別する。
図7は、本発明の第2実施形態によるアラーム信号生成回路の構成例を示す図である。図7において、本実施形態によるアラーム信号生成回路は、アラーム信号OCx、OCy、OCz、OHx、OHy、OHz、UVx、UVy、UVzを入力とし、故障種類を判別するアラーム種類判別部30と、このアラーム種類判別部30による判別信号を入力とし、アラーム信号を生成するアラーム信号生成部40とを備えている。
アラーム信号OCxは、過電流(OC)故障がx相に発生したことを示す信号である。アラーム信号OCyは、同じく、OC故障がy相に発生したことを示す信号である。アラーム信号OCzは、同じく、OC故障がz相に発生したことを示す信号である。
アラーム信号OHxは、過熱(OH)故障がx相に発生したことを示す信号である。アラーム信号OHyは、同じく、OH故障がy相に発生したことを示す信号である。アラーム信号OHzは、同じく、OH故障がz相に発生したことを示す信号である。
アラーム信号UVxは、低電圧(UV)故障がx相に発生したことを示す信号である。アラーム信号UVyは、同じく、UV故障がy相に発生したことを示す信号である。アラーム信号UVzは、同じく、UV故障がz相に発生したことを示す信号である。
これらのアラーム信号を入力とするアラーム種類判別部30は、例えば、図8のように構成される。図8において、アラーム種類判別部30は、アラーム信号について、各相ごとに論理和して出力するORゲート31−1、31−2、31−3と、各相に対応して設けられたモノマルチ32−1、32−2および32−3と、アラーム信号について、各故障種類ごとに論理和して出力するORゲート31−4、31−5、31−6と、を備えている。
モノマルチ32−1、32−2および32−3は、各相に対応して設けられ対応するORゲートの出力の遷移タイミングから、各相に対応するパルス幅のパルスを有する信号x、yおよびzを出力する。本例では、x相に対応する信号xのパルス幅をPx、y相に対応する信号yのパルス幅をPy、z相に対応する信号zのパルス幅をPz、とすると、本例では、パルス幅の大小はPx<Py<Pzの関係にある。つまり、信号x、信号y、信号zは、各相に対応するパルス幅を有する信号である。
モノマルチ32−1、32−2および32−3の出力である信号x、信号yおよび信号z、ならびに、ORゲート31−4、31−5、31−6の出力である、OC故障を示すアラーム信号OC、OH故障を示すアラーム信号OH、UV故障を示すアラーム信号UVは、アラーム信号生成部に入力される。
図7中のアラーム信号生成部40は、例えば、図9のように構成される。図9を参照すると、アラーム信号生成部40は、OC故障を示すアラーム信号OC、OH故障を示すアラーム信号OH、UV故障を示すアラーム信号UVが、ANDゲート43−1、43−2、43−3を介して入力されるアラーム種類別パルス生成回路41とを有している。また、アラーム信号生成部40は、このアラーム種類別パルス生成回路41の出力がセット端子(S端子)に入力されるリセット・セットフリップフロップ(以下、RSFFと略称する)42と、RSFF42のQ端子からの出力を入力とするセレクタ44と、セレクタ44の出力を入力とするモノマルチ45−1、45−2および45−3と、これらモノマルチ5−1、45−2および45−3の出力を論理和して出力するORゲート46と、を有している。
アラーム種類別パルス生成回路41は、モノマルチ41−1、41−2および41−3と、これらモノマルチ41−1、41−2および41−3の出力を論理和して出力するORゲート41−4と、を有している。モノマルチ41−1、41−2および41−3は、故障種類に対応するパルス幅の信号を出力する。本例では、モノマルチ41−1はOC故障に対応するパルス幅を有する信号OC、モノマルチ41−2はOH故障に対応するパルス幅を有する信号OH、モノマルチ41−3はUV故障に対応するパルス幅を有する信号UV、をそれぞれ出力する。
このような構成において、RSFF42は、モノマルチ41−1、41−2および41−3から出力される、故障種類に対応するパルス幅を有する信号によってセットされる。このRSFF42の出力はセレクタ44によって、モノマルチ45−1、45−2、45−3のいずれかに入力される。モノマルチ45−1、45−2、45−3は、それぞれ、信号x、信号y、信号zに対応して設けられており、本例では、対応する信号の立下りタイミングから各相に対応する幅のパルスを出力する。
モノマルチ45−1、45−2および45−3の出力は、ORゲート46によって論理和され、信号ALMとして単一の端子100から出力される。
また、ORゲート46の出力が、RSFF42のリセットR端子に印加されているため、ORゲート46の出力によってRSFF42がリセット状態になる。これにより、RSFF42の反転Q端子からの出力は元の状態に戻る。
なお、RSFF42の反転Q端子からの出力は、2入力のANDゲート43−1、43−2、43−3のそれぞれの一方の入力になっている。このため、アラーム種類別パルス生成回路41の出力がRSFF42のセットS端子に入力されると、ANDゲート43−1、43−2、43−3の他方の入力いかんにかかわらずRSFF42の出力状態が維持される。つまり、アラーム信号OC、OH、UVのうち、立上りが早いものが優先され、他の信号によってRSFF42がセット状態になることはない。このため、複数のアラーム信号が同時期に立上っても非優先のものは受付けられず、アラーム信号同士が重なることはない。このため、パルス幅による故障種類および故障が発生した相を確実に判別することができる。
ここで、図9中のセレクタ44は、例えば、図10のように構成される。図10において、本例のセレクタ44は、信号xがゲート端子に印加されるMOSトランジスタ44−1と、信号yがゲート端子に印加されるMOSトランジスタ44−2と、信号zがゲート端子に印加されるMOSトランジスタ44−3と、を備えている。これらMOSトランジスタ44−1、44−2、44−3のソース端子にはRSFF42のQ端子からの出力が印加される。セレクタ44がこのような構成になっているため、各相に対応するパルス幅の信号が対応するモノマルチ45−1〜45−3に入力される。つまり、x相に対応する信号xのパルス幅Px、y相に対応する信号yのパルス幅Py、z相に対応する信号zのパルス幅Pz、を含む信号がモノマルチ45−1、45−2、45−3に入力される。
ここで、本実施形態によって導出されるアラーム信号ALMの例について、図11を参照して説明する。
OH故障、OC故障およびUV故障について故障種類および故障した相を判別するには、図11に示すように、9種類のアラーム信号SS1〜SS9を生成すればよい。ここで、OC故障を示すアラーム信号のパルス幅をPo、OH故障を示すアラーム信号のパルス幅をPh、UV故障を示すアラーム信号のパルス幅をPu、とすると、パルス幅の大小はPo<Ph<Puの関係にある。したがって、アラーム信号の波形の最初の立上り部分のパルス幅によって、故障種類を判別できる。
さらに、本例では、x相の故障を示すアラーム信号のパルス幅をPx、y相の故障を示すアラーム信号のパルス幅をPy、z相の故障を示すアラーム信号のパルス幅をPz、とすると、パルス幅の大小はPx<Py<Pzの関係にある。したがって、アラーム信号の波形の最初の立下り部分以後のローレベルになっている期間のパルス幅によって、故障した相を判別できる。
(パルス幅またはパルス数の判別)
上述した第1実施形態におけるパルス幅およびパルス数、ならびに、上述した第2実施形態におけるパルス幅については、例えば、図5および図6ならびに図11を参照して説明した各信号よりも繰返し周期が十分に短いクロックを用いて各信号をサンプリングすることにより、判別することができる。これにより、故障種類および故障が発生した相を判別することができる。
(ICチップ化)
上述した第1実施形態のアラーム信号生成回路および第2実施形態のアラーム信号生成回路については、いずれもICチップに搭載することにより、顕著な効果が得られる。すなわち、ICチップはコスト軽減のためにピン数の増加を抑える必要があり、上述したアラーム信号生成回路によれば、単一の端子から導出されるアラーム信号によって故障種類および故障が発生した相を判別することができる。
(アラーム信号生成方法)
上述した第1実施形態のアラーム信号生成回路および第2実施形態のアラーム信号生成回路においては、以下のようなアラーム信号生成方法が実現されている。すなわち、複数相動作を行う機器について、判別部が、故障種類または故障した相とを判別する第1ステップと、上記第1ステップによる判別結果に応じて、アラーム信号生成部が、故障種類または上記複数相のうち故障した相に対応するパルスを含むアラーム信号を生成する第2ステップと、を含み、上記第2ステップにおいて生成されるアラーム信号によって上記故障内容および故障した相を判別できるようにしたアラーム信号生成方法が実現されている。
この方法によれば、故障が発生した相に対応したパルス数を有するアラーム信号を生成、または、故障が発生した相に対応したパルス幅を有するアラーム信号を生成することによって、発生した故障の種類および故障が発生した相を、パルス数やパルス幅によって判別できる。
(変形例)
上記は、故障検出対象が3相出力を有するIPMの場合について説明したが、3相には限定されず、複数相(2以上の相)であれば本発明を適用できることは明らかである。また、IGBTやMOSゲートパワー素子のドライバICが、IPMのモジュール内に設けられている場合に限らず、ドライバICがモジュールの外側に設けられ単一の端子からアラーム信号が出力される場合についても、本発明を適用できることは明らかである。
(まとめ)
以上のように、故障が発生した相に対応したパルス数を有するアラーム信号を生成する構成、または、故障が発生した相に対応したパルス幅を有するアラーム信号を生成する構成によって、故障が発生した相を、パルス数やパルス幅によって判別できる。このため、単一の端子から導出したアラーム信号を入力とする装置や回路において、故障の種類および故障が発生した相を判別できる。
なお、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
10 相判別部
11−1〜11−6 ラッチ回路
12−1〜12−6
32−1〜32−3、45−1〜45−3 単安定マルチバイブレータ
20 アラーム信号生成部
21 OCアラーム出力回路
21−1〜21−3、22−1〜22−3 ディレイ回路
21−4、21−5、21−6 カウンタ
22−7〜22−10、31−1〜31−6、46 ORゲート
30 アラーム種類判別部
40 アラーム信号生成部
41 アラーム種類別パルス生成回路
42 RSフリップフロップ
43−1〜43−3 ANDゲート
44 セレクタ
44−1〜44−3 MOSトランジスタ
100 端子

Claims (3)

  1. 複数相動作を行う機器から相毎に故障種類に応じた信号を入力し、故障種類および故障した相を判別して故障した相の故障種類を示すパルス幅の第1アラーム信号を出力する判別部と、
    前記判別部からの第1アラーム信号に基づいて故障した相に対応する数のパルスで構成される第2アラーム信号を生成し、前記第1アラーム信号の後に前記第2アラーム信号を結合して出力するアラーム信号生成部と、
    該アラーム信号生成部で結合された前記第1アラーム信号および前記第2アラーム信号を導出するための単一の端子と、を含み、
    前記判別部は、前記機器から出力される前記信号を入力とするラッチ回路と、前記ラッチ回路の出力の遷移タイミングから故障種類に対応する幅のパルスを故障した相の第1アラーム信号として出力する単安定マルチバイブレータとを含み、
    前記アラーム信号生成部は、前記第1アラーム信号に基づいて前記複数相のうち故障した相に対応するパルス数のパルスを前記第2アラーム信号として出力するカウンタを含み、前記カウンタから出力される前記第2アラーム信号を前記第1アラーム信号の後に結合して出力する
    ことを特徴とするアラーム信号生成回路。
  2. 前記カウンタは、前記判別部から出力される第1アラーム信号がディレイ回路を介して入力されたときに、前記第2アラーム信号を、前記第1アラーム信号が一方の入力側に供給されたORゲートの他方の入力側に出力することを特徴とする請求項1に記載のアラーム信号生成回路。
  3. 複数相動作を行う機器から相毎に入力される故障種類に応じた信号について、判別部、故障種類または故障した相とを判別して故障した相の故障種類を示すパルス幅の第1アラーム信号を出力する第1ステップと、前記第1ステップで出力される第1アラーム信号に対して、アラーム信号生成部が、故障した相に対応するパルス数のパルスで構成される第2アーラム信号を生成し、前記第1アラーム信号の後に第2アラーム信号を出力する第2ステップと、を含み、前記第2ステップにおいて出力される第1アラーム信号および第2アラーム信号によって前記故障内容および故障した相を判別できるようにしたことを特徴とするアラーム信号生成方法。
JP2014509005A 2012-04-04 2013-01-28 アラーム信号生成回路、アラーム信号生成方法 Expired - Fee Related JP5861773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014509005A JP5861773B2 (ja) 2012-04-04 2013-01-28 アラーム信号生成回路、アラーム信号生成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012085378 2012-04-04
JP2012085378 2012-04-04
JP2014509005A JP5861773B2 (ja) 2012-04-04 2013-01-28 アラーム信号生成回路、アラーム信号生成方法
PCT/JP2013/000441 WO2013150697A1 (ja) 2012-04-04 2013-01-28 アラーム信号生成回路、アラーム信号生成方法

Publications (2)

Publication Number Publication Date
JPWO2013150697A1 JPWO2013150697A1 (ja) 2015-12-17
JP5861773B2 true JP5861773B2 (ja) 2016-02-16

Family

ID=49300207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014509005A Expired - Fee Related JP5861773B2 (ja) 2012-04-04 2013-01-28 アラーム信号生成回路、アラーム信号生成方法

Country Status (5)

Country Link
US (1) US11333694B2 (ja)
EP (1) EP2824814B1 (ja)
JP (1) JP5861773B2 (ja)
CN (1) CN104040855B (ja)
WO (1) WO2013150697A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6413502B2 (ja) * 2014-08-29 2018-10-31 富士電機株式会社 アラーム処理回路
CN108450045A (zh) * 2016-06-03 2018-08-24 富士电机株式会社 半导体元件的驱动装置
CN108021052B (zh) * 2016-11-01 2021-10-08 和舰科技(苏州)有限公司 一种基于单片机的设备故障监控系统及方法
CN111157824B (zh) * 2020-01-06 2021-03-02 珠海格力电器股份有限公司 一种故障确定装置、智能功率模块及其故障确定方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837797B2 (ja) * 1978-01-06 1983-08-18 株式会社日立製作所 線形同期電動機の制御装置
JPS6331478A (ja) * 1986-07-24 1988-02-10 Toshiba Corp インバ−タの故障診断装置
JPH0530771A (ja) 1991-06-20 1993-02-05 Yaskawa Electric Corp インバータ駆動誘導電動機の直流制動方法
JPH06303211A (ja) * 1993-04-14 1994-10-28 Mitsubishi Electric Corp 警報伝送装置
US5869996A (en) * 1994-09-20 1999-02-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor composite element, and method of detecting abnormal conditions in an inverter device having the element
JPH08149868A (ja) 1994-11-15 1996-06-07 Meidensha Corp インバータ
JPH1117508A (ja) * 1997-06-20 1999-01-22 Toshiba Corp パワーモジュール及び電力変換装置
US6934139B2 (en) * 2000-05-01 2005-08-23 Fuji Electric Device Technology Co., Ltd. Intelligent power module
US6473280B1 (en) * 2000-10-12 2002-10-29 Analog Devices, Inc. Switching voltage regulator failure detection circuit and method
JP2003088093A (ja) * 2001-09-11 2003-03-20 Toshiba Corp インテリジェントパワーモジュール、およびその制御回路
JP4610380B2 (ja) * 2005-03-16 2011-01-12 三菱電機株式会社 電力変換装置
JP4600226B2 (ja) * 2005-09-16 2010-12-15 株式会社日立製作所 電動機の駆動制御装置
JP2008216040A (ja) * 2007-03-05 2008-09-18 Tokyo Electric Power Co Inc:The 課電式事故探査システム、課電式事故探査方法
WO2010036156A1 (en) * 2008-09-24 2010-04-01 Telefonaktiebolaget L M Ericsson (Publ) Telecommunication method and apparatus
ES2450315R1 (es) * 2009-12-21 2014-05-23 Siemens Rail Automation Corporation Un enfoque algorítmico para detectar corriente de SMPS PWM y validación de sistema
JP5360002B2 (ja) * 2010-06-28 2013-12-04 富士電機株式会社 半導体素子の駆動装置
JP5696485B2 (ja) * 2011-01-12 2015-04-08 株式会社安川電機 インバータ装置および電動機ドライブシステム
JP5852380B2 (ja) * 2011-09-21 2016-02-03 ルネサスエレクトロニクス株式会社 Dc/dcコンバータ

Also Published As

Publication number Publication date
EP2824814B1 (en) 2018-08-08
EP2824814A1 (en) 2015-01-14
US11333694B2 (en) 2022-05-17
CN104040855B (zh) 2017-06-13
WO2013150697A1 (ja) 2013-10-10
US20140320297A1 (en) 2014-10-30
EP2824814A4 (en) 2016-03-16
CN104040855A (zh) 2014-09-10
JPWO2013150697A1 (ja) 2015-12-17

Similar Documents

Publication Publication Date Title
US9209718B2 (en) Fail safe circuit
CN102299507B (zh) 用于半导体元件的驱动装置
KR100998277B1 (ko) 구동회로용 오동작판정장치와 이를 포함한 구동유닛 및구동회로의 오동작판정방법
JP5861773B2 (ja) アラーム信号生成回路、アラーム信号生成方法
CN109643959B (zh) 电力变换装置以及逻辑电路
US20020039269A1 (en) Intelligent power module
US20190103863A1 (en) Driving Device
US20180367023A1 (en) Driving device of semiconductor device
JP2012143125A (ja) 半導体素子の駆動装置
JP6275352B1 (ja) 電力変換装置
JP2011205838A (ja) モータ駆動装置
JP2008118834A (ja) サージ低減回路およびサージ低減回路を備えたインバータ装置
US9588501B2 (en) Servomotor control device
JP2014093903A (ja) 電力変換装置の制御装置
US9762146B2 (en) Methods and systems for interconnecting parallel IGBT modules
JP2002027665A (ja) インテリジェントパワーモジュール
US20160372454A1 (en) Semiconductor module
JP2012110125A (ja) 3レベル電力変換器の保護装置
JP2018102088A (ja) インバータの異常判定装置
JP6778324B2 (ja) 電力変換装置、故障検知回路、駆動回路
JP6102600B2 (ja) 電子装置
JP2005185003A (ja) 電力変換装置の保護装置
JP2021061686A (ja) スイッチング素子の過電流検出装置
CN113556079B (zh) 电动机驱动装置、电动机驱动方法及计算机可读介质
JP6266451B2 (ja) 駆動回路装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5861773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees