JP6413502B2 - アラーム処理回路 - Google Patents

Description

本発明は、インテリジェントパワーモジュール（ＩＰＭ）等に内蔵して好適に使用することができるアラーム処理回路に関する。

特許文献１には、複数の異常電流判定部から送られてくる複数のアラーム信号をＯＲゲートに入力し、当該ＯＲゲートの出力信号を単一の異常電流アラーム信号として外部に出力する技術が開示されている。
一方、特許文献２には、外部から入力される２つの信号（閾値設定のための信号とスイッチング素子の駆動信号）を、一つのフォトカプラを介して時分割で電力変換回路に伝達する技術が開示されている。

特開平５−３００７５２号公報 特開２００９−１４２０１６号公報

しかし、特許文献１に記載の技術はアラーム信号が発生しているか否かを識別する機能しか有していないので、アラーム信号が発生した場合にそれがどの要因に基づくかを知ることができないという欠点がある。
一方、特許文献２に記載の技術は、入力端子数（フォトカプラの使用数）の削減には寄与するものの、アラーム信号ではない通常の信号の送信に使用するものであるので、当然、複数のアラーム信号の内のどれが発生したのかを判断する機能は有していない。しかも、この技術は、２つの信号が常に予め決められたタイミングと形で送られてくるという前提の下でその２つの信号の分離を可能とするものあるので、アラーム信号のようにいつ発生するか分からないものには適用することができないという欠点を有する。

そこで、本発明の目的は、１つの信号伝送経路を複数のアラーム信号で共用することができ、かつ、どのようなタイミングでアラーム信号が発生した場合でも、そのアラーム信号がどのような異常に基づくものであるかを判定することが可能なアラーム処理回路を提供することにある。

本発明は、それぞれ異なる異常を検出してアラーム信号を出力する複数の異常検出回路と、前記複数の異常検出手段から出力される前記アラーム信号を、前記異常の種類に対応した固有の時間幅をもつ時間信号にそれぞれ変換する信号変換回路と、前記信号変換回路から出力される前記時間信号の時間幅に基づいて前記異常の種類を判定する判定回路と、を備えることによって上記の目的を達成している。

前記信号変換回路は、例えば、前記複数の異常検出手段から出力される前記アラーム信号によってそれぞれ起動されて前記時間信号を出力する複数のタイマと、前記複数のタイマの出力信号の論理和をとるオア回路と、を備えることができる。
また、前記複数の異常検出回路は、例えば、インバータ装置に係る異常を検出するために使用される。

前記複数の異常検出回路の１つは、前記インバータ装置のブリッジ回路のパワー素子に短絡電流が流れたことを異常として検出するように構成してもよい。この場合、当該異常検出回路から出力されるアラーム信号によって起動される前記タイマの出力信号を前記パワー素子の駆動を停止させる制御信号として用いることができる。
また、前記信号変換回路から出力される前記時間信号が繰り返し波形を有する場合に、この時間信号から単一波形の時間信号を抽出する信号処理回路を更に備えることができる。

好ましい実施形態では、前記複数のタイマから出力される時間信号の最短時間幅よりも短い時間幅のアラーム信号を出力する異常検出回路を更に備え、該アラーム信号を時間信号として前記オア回路に入力するようにしている。

前記判定回路は、前記オア回路の出力信号の時間幅が前記各タイマから出力される時間信号の最短時間幅よりも短い場合に、前記オア回路の出力信号をノイズと判定するように構成することができる。

本発明によれば、複数の異常検出手段から出力されるアラーム信号を、異常の種類に対応した固有の時間幅をもつ時間信号にそれぞれ変換するようにしているので、この時間信号を伝送する１つの信号伝送経路を複数のアラーム信号で共用することが可能になる。これは、構成の簡単化とコストの低減に寄与する。しかも、アラーム信号がどのようなタイミングで発生した場合でも、そのアラーム信号がどのような異常に基づくアラーム信号であるかを判定することができるので、インテリジェントパワーモジュール等に適用するアラーム処理回路として有用である。

本発明に係るアラーム処理回路の一実施形態を示すブロック図である。 対抗アームのＯＮ期間、短絡電流の発生タイミング及びタイマの計時動作を示すタイミングチャートである。 対抗アームのＯＮ期間、短絡電流の発生タイミング及びタイマの計時動作を示す別のタイミングチャートである。 不足電圧発生期間及びタイマの計時動作を示すタイミングチャートである。 不足電圧発生期間及びタイマの計時動作を示す別のタイミングチャートである。 オア回路の一例を示す回路図である。 信号処理回路の一例を示す回路図である。 信号処理回路の動作を示すタイミングチャートである。 判定回路の一例を示す回路図である。 アラームの種別判定手順の一例を示すフローチャートである。

以下、図面を参照しながら本発明に係るアラーム処理回路の実施形態について説明する。
図１において、ドライブ信号はフォトカプラ１を介してゲートドライブ回路３に入力される。ゲートドライブ回路３は、後述の出力停止指示信号が入力されていない正常状態下において、上記ドライブ信号をＩＧＢＴ（Insulated Gate Bipolar Transistor）５のゲート端子に伝達する。
本実施形態におけるＩＧＢＴ５は、インバータ装置、例えば電気自動車用モータに電力を供給するインバータ装置のブリッジ回路のパワー素子（スイッチング素子）として用いられている。このＩＧＢＴ５は、センス端子（電流検出エミッタ端子）を有し、また、フリーホイールダイオード７が並列接続されている。

異常検出回路９−０〜９−ｎ（ｎは１以上の整数）は、上記インバータ装置に発生する異常に関し、それぞれ異なる異常を検出してその異常を示す信号を出力するものである。ここで、異常検出回路９−１，９−２について具体的に説明する。
異常検出回路９−１は、ＩＧＢＴ５のセンス端子から出力される電流を閾値電流と比較し、前者が後者を超えた場合に、ＩＧＢＴ５に短絡電流が流れていることを示すアラーム信号を出力する。
上記短絡電流は次のようにして発生する。すなわち、インバータ装置のブリッジ回路のアームを構成するＩＧＢＴ５には、対抗アームを構成する別のＩＧＢＴが直列接続されている。図２（ａ）に示すこの対抗アームのＩＧＢＴのＯＮ期間にＩＧＢＴ５に係るゲートドライブ回路の故障やノイズ等によってＩＧＢＴ５が誤ＯＮすると、ＩＧＢＴ５のＯＮ動作に伴ってＩＧＢＴ５に図２（ｂ）に示すような過大なコレクタ電流Ｉｃ（短絡電流）が流れることになる。このとき、ＩＧＢＴ５のセンス端子から出力されるセンス電流が異常に増大するので、このセンス電流をモニタしている異常検出回路９−１によって上記短絡電流の発生が検出される。

一方、異常検出回路９−２は、ゲートドライブ回路３、異常検出回路９−０〜９−ｎ等に印加されている電源電圧を閾値電圧と比較し、前者が後者を下まわった場合に、電源電圧が不足している期間を表す図４（ａ）に示すようなアラーム信号を出力する。
他の異常検出回路も所定の異常を検出してその異常を示すアラーム信号を出力する。なお、異常検出回路９−０〜９−ｎから出力されるアラーム信号は、いずれもＬ（Low）レベルからＨ（High）レベルに変化する信号である。

タイマ１３−１〜１３−ｎは、それぞれ異常検出回路９−１〜９−ｎからアラーム信号が出力されるタイミングで所定時間Ｔ１〜Ｔｎ（Ｔ０＜Ｔ１＜・・・＜Ｔｎ）の計時を行うものである。このタイマ１３−１〜１３−ｎの出力信号Ｓ１〜Ｓｎは、それらが計時を行っている間Ｈレベルを維持する時間信号である。図２（ｃ）はタイマ１３−１から出力される時間幅Ｔ１（例えば１０ｍＳ）の信号Ｓ１を示し、また、図４（ｃ）はタイマ１３−２から出力される時間幅Ｔ２（例えば１００ｍＳ）の信号Ｓ２を示している。
なお、異常検出回路９−０によって検出される異常の状態は、タイマ１３−１の計時時間Ｔ１よりも短い時間内に正常状態に回復するものとする。

上記異常検出回路９−０〜９−ｎのいずれかが異常を検出している状態下においては、ＩＧＢＴ５に対するゲートドライブ信号の供給を停止して、インバータ装置の誤動作や該インバータ装置を構成する要素の損傷等を防止する必要がある。
そこで、ゲートドライブ回路３は、上記の異常状態下においてゲートドライブ信号の出力を停止するように動作する。すなわち、異常検出回路９−０，９−２，９−３，・・・９−ｎからアラーム信号が出力された場合や、タイマ１３−１，１３−２から信号Ｓ１，Ｓ２が出力された場合には、その信号がオア回路１５に入力される。このとき、オア回路１５は、その出力信号を信号停止指示信号としてゲートドライブ回路３に出力する。その結果、ゲートドライブ回路３は、上記信号停止指示信号がオア回路１５から出力されている間において、つまり、異常検出回路９−０〜９−ｎのいずれかが異常を検出している期間においてゲートドライブ信号の出力を停止する。

ところで、上記オア回路１５には、異常検出回路９−１から出力されるアラーム信号ではなくて、タイマ１３−１の出力信号Ｓ１が入力される。以下、その理由について説明する。
異常検出回路９−１から出力されるアラーム信号は、短絡電流が発生した時点でＬレベルからＨレベルに変化する。従って、このアラーム信号をオア回路１５に入力した場合、該アラーム信号の発生と同時にゲートドライブ信号の出力が停止されて、短絡電流が消失することになる。短絡電流が消失すると、異常検出回路９−１から出力されるアラーム信号がＬレベルに戻されることになるので、ゲートドライブ信号の出力が再開されて、短絡電流が再発生する。
このように、異常検出回路９−１から出力されるアラーム信号をオア回路１５に入力した場合には、対抗アームのＯＮ期間において短絡電流が繰り返し発生するという不都合を生じる。

これに対して、本実施形態のようにタイマ１３−１の出力信号Ｓ１をオア回路１５に入力するようにした場合には、この出力信号Ｓ１がＨレベルである期間Ｔ１においてゲートドライブ信号の出力が停止される。従って、図２に示すように、対抗アームのＯＮ期間がタイマ１３−１の出力信号Ｓ１の時間幅Ｔ１よりも短い場合には、この対抗アームのＯＮ期間において短絡電流が繰り返し発生するという不都合が回避されることになる。

対抗アームのＯＮ期間がタイマ１３−１の出力信号Ｓ１の時間幅Ｔ１よりも長い（Ｔ１＜ＯＮ期間＜２×Ｔ１）図３に示すような場合においても、やはり、短絡電流が繰り返し発生するという不都合が回避される。
すなわち、この場合には、タイマ１３−１は最初の短絡電流が検出されたタイミングで時間Ｔ１の計時を開始するとともに、その計時の終了後、次の短絡電流が検出されたタイミングで再び時間Ｔ１の計時を開始する。図２の場合と同様に、タイマ１３−１の計時中にはゲートドライブ信号の出力が停止されるので、図３の例においても、短絡電流が繰り返し発生するという不都合が回避されることになる。
なお、対抗アームのＯＮ期間が２×Ｔ１よりも大きい場合においても、上記に準じたタイマ１３−１の計時動作が実行されるので、やはり、短絡電流が繰り返し発生するという不都合が回避される。

次に、異常検出回路９−２から図４（ａ）あるいは図５（ａ）に示す不足電圧についてのアラーム信号が出力された場合について説明する。この場合、この不足電圧に係るアラーム信号がオア回路１５に入力されるとともに、タイマ１３-２から出力される信号Ｓ２もオア回路１５に入力される。したがって、図４に示すように不足電圧発生期間がタイマ１３-２の出力信号Ｓ２の時間幅Ｔ２よりも短い場合には、この時間幅Ｔ２の信号Ｓ２が出力されている間、ゲートドライブ回路３がゲートドライブ信号の出力を停止する。また、図５に示すように不足電圧発生期間がタイマ１３-２の出力信号Ｓ２の時間幅Ｔ２よりも長い場合には、不足電圧に係るアラーム信号が発生している間、この時間幅Ｔ２の信号Ｓ２が出力されている間、ゲートドライブ回路３がゲートドライブ信号の出力を停止する。この結果、少なくとも不足電圧についてのアラーム信号が発生している間、ＩＧＢＴ５はＯＮ、ＯＦＦ動作が停止されてＯＦＦ状態を保つ。
他の異常検出回路９−０、９−３，・・・，９−ｎがアラーム信号を出力している期間においても、同様にＩＧＢＴ５のＯＮ、ＯＦＦ動作が停止される（通常はＯＦＦ状態にする）。また、異常検出回路９−３，・・・，９−ｎが検出対象とする異常の内容によっては、それに対応する信号Ｓ３，・・・，Ｓｎを単独で、またはそれに対応する異常検出回路９−３，・・・，９−ｎから出力されるアラーム信号と一緒にオア回路１５に入力するようにする。なお、本発明の適用対象によっては、異常検出回路９−０、９−３，・・・，９−ｎのいくつか、もしくは全部を省略してもよい。
また、異常検出回路９−０を本当の異常を検出するのではなく、ノイズなどによる不規則動作の検出に用いる場合もある（例えば、ノイズが一見異常と見間違う信号を発生させるが、ごく短時間で終了するので真の異常と区別できる場合など）。この場合、信号Ｓ０はオア回路１５に入力しないようにする。

前記したように、タイマ１３−１〜１３−ｎは、異常検出回路９−１〜９−ｎが異常を検出したタイミングで起動されて、それぞれ時間幅Ｔ１〜Ｔｎ（Ｔ１＜Ｔ２＜・・・＜Ｔｎ）の信号Ｓ１〜Ｓｎを出力する。従って、異常検出回路９−１〜９−ｎで検出される異常の種類と上記信号Ｓ１〜Ｓｎの時間幅Ｔ１〜Ｔｎは、互いに対応していることになる。これは、時間幅Ｔ１〜Ｔｎに基づいて異常の種類が識別できることを意味している。

異常検出回路９−０から出力されるアラーム信号Ｓ０及びタイマ１３−１〜１３−ｎの出力信号Ｓ１〜Ｓｎは、オア回路１７に入力される。
図６にオア回路１７の一例を示す。このオア回路１７は、ＮチャンネルのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-effect Transistor）Ｍ０〜Ｍｎを並列接続したいわゆるワイアードオアの構成を有し、入力信号Ｓ０〜ＳｎのいずれかがＨレベルになると、Ｌレベルの信号ＡＬａを出力する。図２（ｄ）及び図５（ｄ）にこの信号ＡＬａの一例が示されている。

フォトカプラ１８は、オア回路１７の出力信号ＡＬａを入力し、その入力信号ＡＬａに対応する信号ＡＬｂを出力する。このフォトカプラ１８の出力信号ＡＬｂは、図７に示す信号処理回路１９に入力される。
信号処理回路１９は、図８（ａ）に示すような繰り返し波形を有する信号ＡＬｂが入力された場合に、この信号ＡＬｂから図８（ｆ）に示すような単一波形の信号ＡＬｃを抽出するように動作する。なお、図８（ａ）に示す信号ＡＬｂは、図３（ｄ）に示す信号ＡＬａ（ＡＬｂ）に対応している。

以下、信号処理回路１９の構成及び作用について説明する。信号処理回路１９は、インバータＩＮ０１、セット・リセットフリップフロップＦＦ０１，ＦＦ０２及びアンド回路ＡＮ０１，ＡＮ０２を備えている。なお、フリップフロップＦＦ０１，ＦＦ０２は、外部から与えられるリセット信号よって初期化されている。
インバータＩＮ０１は、入力信号ＡＬｂを反転した図８（ｂ）に示す信号Ｓａを出力する。フリップフロップＦＦ０１は、信号Ｓａをセット端子に入力するので、この信号Ｓａが最初にＬレベルからＨレベルに変化する時点でセットされる。フリップフロップＦＦ０１がセットされると、図８（ｃ）に示すように、該フリップフロップＦＦ０１の出力信号Ｑ０１がＬレベルからＨレベルへと変化する。

アンド回路ＡＮ０１は、入力信号ＡＬｂとフリップフロップＦＦ０１の出力信号Ｑ０１とを入力して、図８（ｄ）に示す信号Ｓｂを出力する。フリップフロップＦＦ０２は、信号Ｓｂをセット端子に入力するので、この信号ＳｂがＬレベルからＨレベルへと変化する時点でセットされる。フリップフロップＦＦ０２がセットされると、図８（ｅ）に示すように、その出力信号Ｑ０２がＨレベルからＬレベルへと変化する。
アンド回路ＡＮ０２は、インバータＩＮ０１の出力信号ＳａとフリップフロップＦＦ０２の出力信号Ｑ０２とを入力して、図８（ｆ）に示す信号ＡＬｃを出力する。この信号ＡＬｃは、信号ＡＬｂの先頭波形部分を抽出して反転した単一の波形を有している。
なお、信号処理回路１９に単一波形の信号ＡＬｂが入力された場合には、この信号ＡＬｂを反転させた信号Ｓａと同じ単一波形を有する信号ＡＬｃがこの信号処理回路１９から出力される。

信号処理回路１９の出力信号ＡＬｃは、アラーム判定回路２１に入力される。図９にアラーム判定回路２１の構成例を示す。
アラーム判定回路２１は、カウンタＣＯ、デコーダＤＥ、アンド回路ＡＮ１〜ＡＮｎ、セット・リセットフリップフロップＦＦ０〜ＦＦｎ、インバータＩＮ０〜ＩＮ（ｎ−１）、アンド回路ＡＮ２０〜ＡＮ２（ｎ−１）及び遅延回路ＤＥＬを備えている。なお、カウンタＣＯ及びフリップフロップＦＦ０〜ＦＦｎは、外部から与えられるリセット信号よって初期化されている。

このアラーム判定回路２１に入力された信号ＡＬｃは、カウンタＣＯのスタート端子ＳＴに入力される。カウンタＣＯは、信号ＡＬｃがＬレベルからＨレベルに変化するタイミングでカウント動作を開始し、その時点から固定周波数のクロック信号φをカウントアップする。従って、このカウンタＣＯのカウント値は、カウント開始時点からの時間経過を表している。このカウンタＣＯは、そのＱ０〜Ｑｍ出力が全てＨレベルになった時点でカウント動作を停止する。

デコーダＤＥは、カウンタＣＯのＱ０〜Ｑｍ出力を取り込み、このＱ０〜Ｑｍ出力の組合せが時間Ｔ１〜Ｔｎ（Ｔ１＜ｔ２＜…＜ｔ（ｎ−１）＜Ｔｎ）に相当する値を示す時点でそれぞれ信号φ１〜φｎを出力する。この信号φ１〜φｎは、ＬレベルからＨレベルに変化する信号であって、カウンタＣＯがリセットされるまでの間Ｈレベルを維持する。

信号ＡＬｃは、フリップフロップＦＦ０のセット端子及びアンド回路ＡＮ１〜ＡＮｎの一方の入力端子にも入力される。また、デコーダＤＥの出力信号φ１〜φｎは、アンド回路ＡＮ１〜ＡＮｎの他方の入力端子にそれぞれ入力される。更に、アンド回路ＡＮ１〜ＡＮｎの出力信号は、フリップフロップＦＦ１〜ＦＦｎのセット端子にそれぞれ入力される。
フリップフロップＦＦ０〜ＦＦ（ｎ−１）の出力信号Ｑ０〜Ｑ（ｎ−１）は、アンド回路ＡＮ２０〜ＡＮ２（ｎ−１）の第１の入力端子にそれぞれ入力される。また、フリップフロップＦＦ１〜ＦＦｎの出力信号Ｑ１〜Ｑｎは、インバータＩＮ０〜ＩＮ（ｎ−１）によって反転された後、アンド回路ＡＮ２０〜ＡＮ２（ｎ−１）の第３の入力端子にそれぞれ入力される。
遅延回路ＤＥＬは、デコーダＤＥの出力信号φｎを入力し、この信号φｎを所定時間遅延させた信号φｎ’を出力する。この遅延信号φｎ’は、アンド回路ＡＮ２０〜ＡＮ２（ｎ−１）の第２の端子に入力される。

以下、このアラーム判定回路２１の判定動作について説明する。
図１に示す異常検出回路９−０〜９−ｎのいずれかからアラーム信号が出力されると、信号ＡＬｃがＬレベルからＨレベルに変化するので、カウンタＣＯによるクロック信号φのカウントが開始される。その後、カウンタＣＯはそのＱ０〜Ｑｍ出力が全てＨレベルになるまでカウント動作を継続するので、そのカウント動作中にデコーダＤＥの出力信号φ１〜φｎが順次Ｈレベルとなる。一方、信号ＡＬｃがＬレベルからＨレベルに変化すると、フリップフロップＦＦ０がセットされるので、その出力信号Ｑ０がＨレベルとなる。

ここで、上記信号ＡＬｃがＨレベルを継続する時間をｔとすると、この時間ｔは異常検出回路９−０〜９−ｎのいずれが上記アラーム信号を出力したかによって相違する。すなわち、上記時間ｔは、上記アラーム信号が異常検出回路９−０から出力された場合に最短となり、異常検出回路９−ｎから出力された場合に最長となる。
ここで、上記アラーム信号が異常検出回路９−０から出力されたものであるとすると、上記時間ｔが０＜ｔ＜Ｔ１になることから、デコーダＤＥの出力信号φ１がＨレベルになる前にアンド回路ＡＮ１〜ＡＮｎの一方の入力端子がＬレベルになる。従って、その後にデコーダＤＥの出力信号φ１〜φｎが順次Ｈレベルになっても、フリップフロップＦＦ１〜ＦＦｎは初期リセット状態を維持することになる。

デコーダＤＥの出力信号φｎがＨレベルになると、遅延回路ＤＥＬから遅延回路ＤＥＬにより設定される遅延時間後にＨレベルの遅延信号φｎ’が出力される。アンド回路ＡＮ２０は、フリップフロップＦＦ０からのＨレベルの信号Ｑ０と、インバータＩＮ０からのＨレベルの反転信号とを入力した状態にあるので、遅延回路ＤＥＬから遅延信号φｎ’が入力されると同時にＨレベルの判定信号ＡＬ０を出力する。この判定信号ＡＬ０は、異常検出回路９−０からアラーム信号が出力されたことを示している。従って、この判定信号ＡＬ０からアラームの種別が特定される。

次に、異常検出回路９−ｎからアラーム信号が出力された場合について説明する。この場合にも、信号ＡＬｃがＬレベルからＨレベルに変化するタイミングでフリップフロップＦＦ０がセットされる。また、信号ＡＬｃのＨレベル継続時間ｔがＴｉ≦ｔ（ここではｉ＝１〜ｎとする）になることから、デコーダＤＥの出力信号φ１〜φｎがＨレベルになるに伴ってフリップフロップＦＦ１〜ＦＦｎが順次セットされることになる。
しかし、インバータＩＮ０〜ＩＮ（ｎ−１）は、フリップフロップＦＦ１〜ＦＦｎがセットされるのに伴ってＬレベルの信号を出力する。従って、アンド回路ＡＮ２０〜ＡＮ２（ｎ−１）は、信号ＡＬ０〜ＡＬ（ｎ−１）を出力することが禁止され、その結果、フリップフロップＦＦｎのＨレベル出力信号Ｑｎが判定信号ＡＬｎとして出力されることになる。

次に、異常検出回路９−ｉ（ここではｉ＝１〜（ｎ−１）とする）からアラーム信号が出力された場合について説明する。
この場合にも、信号ＡＬｃがＬレベルからＨレベルに変化するタイミングでフリップフロップＦＦ０がセットされる。また、信号ＡＬｃのＨレベル継続時間ｔがＴｉ≦ｔ＜Ｔ（ｉ＋１）になることから、デコーダＤＥの出力信号φ１〜φｉがＨレベルになるに伴ってフリップフロップＦＦ１〜ＦＦｉが順次セットされることになる。
これに伴い、インバータＩＮ０〜ＩＮ（ｉ−１）は、フリップフロップＦＦ１〜ＦＦｉがセットされるのに伴ってＬレベルの信号を出力する。従って、アンド回路ＡＮ２０〜ＡＮ２（ｉ−１）は、Ｈレベルの信号ＡＬ０〜ＡＬ（ｉ−１）を出力することが禁止され、その結果、遅延回路ＤＥＬから遅延信号φｎ’が出力されると同時にアンド回路ＡＮ２ｉからＨレベルの判定信号ＡＬｉが出力される。
なお、フリップフロップＦＦ（ｉ＋１）〜ＦＦｎはそのセット入力がＨレベルになることがないのでリセットされたままとなり、その出力Ｑ（ｉ＋１）〜ＱｎはＬレベルを保つ。従い、信号ＡＬ（ｉ＋１）〜ＡＬｎがＨレベルとなることはない。

図１に示す制御回路２７は、上記アラーム判定回路２１から出力される判定信号ＡＬ０〜ＡＬｎに基づいて、アラームが発生したこと及び発生したアラームの種別を図示していない表示器に表示したり、図示しない別の装置にその情報を伝達したりする。
図１０は、上記したアラーム判定処理の概要を示すフローチャートである。本実施形態では、このアラーム判定処理を論理回路を用いて実行しているが、もちろんマイクロプロセッサを用いて実行することも可能である。

なお、図１に示す温度検出回路２３は、温度センサ（温度検出用ダイオード）１１の出力信号に基づいてＩＧＢＴの温度（例えばチップ温度）を検出し、その温度に対応する信号をフォトカプラ２５を介して制御回路２７に伝達する。
ＩＧＢＴ５の過熱は負荷の増大等によって発生する。そこで、制御回路２７は、温度検出回路２３によって検出される温度に基づいてＩＧＢＴ５が過熱しているか否かを判断し、加熱していると判断した場合に、例えばＩＧＢＴ５に印加されている電源電圧を低下させる等の処理を実行する。

本発明は、上記実施形態に限定されず、種々の変形態様を含み得るものである。例えば、図１に示す異常検出回路９−０は上述のように削除することが可能である。この場合、アラーム判定回路２１は、各タイマ１３−１〜１３−ｎから出力される時間信号Ｓ１〜Ｓｎの時間幅の内の最短時間幅よりも短い時間幅の信号ＡＬｃが入力された場合に、該信号をノイズに基づく信号と判定してアンド回路ＡＮ２０からその判定信号ＡＬ０を出力する。図１０に示すフローチャートは、この場合に相当するものであり、時間信号Ｓ１〜Ｓｎの時間幅の内の最短時間幅よりも短い時間幅の信号ＡＬｃが入力された場合はノイズとみなして無視するものとなっている。
また、フォトカプラは絶縁トランスなどに置き換えてもよい。

上記実施形態に係るアラーム処理回路によれば、各異常検出回路９−１〜９−ｎから出力されるアラーム信号を、異常の種類に対応した固有の時間幅をもつ時間信号にそれぞれ変換するようにしているので、この時間信号を伝送する１つの信号伝送経路、具体的には、図１に示す１つのフォトカプラ１８を含む１つの信号伝送経路を複数のアラーム信号で共用することが可能になる。しかも、アラーム信号がどのようなタイミングで発生した場合でも、そのアラーム信号がどのような異常に基づくアラーム信号であるかを判定することが可能である。
なお、本願の出願当初の特許請求の範囲の記載は以下の通りである。
（請求項１）
それぞれ異なる異常を検出してアラーム信号を出力する複数の異常検出回路と、
前記複数の異常検出回路から出力される前記アラーム信号を、前記異常の種類に対応した固有の時間幅をもつ時間信号にそれぞれ変換する信号変換回路と、
前記信号変換回路から出力される前記時間信号の時間幅に基づいて前記異常の種類を判定する判定回路と、
を備えることを特徴とするアラーム処理回路。
（請求項２）
前記信号変換回路は、
前記複数の異常検出回路から出力される前記アラーム信号によってそれぞれ起動されて前記時間信号を出力する複数のタイマと、
前記複数のタイマの出力信号の論理和をとるオア回路と、
を備えることを特徴とする請求項１に記載のアラーム処理回路。
（請求項３）
前記複数の異常検出回路は、インバータ装置に係る異常を検出するために使用されることを特徴とする請求項１または２に記載のアラーム処理回路。
（請求項４）
前記複数の異常検出回路の１つは、前記インバータ装置のブリッジ回路のパワー素子に短絡電流が流れたことを異常として検出するように構成され、当該異常検出回路から出力されるアラーム信号によって起動される前記タイマの出力信号を前記パワー素子の駆動を停止させる制御信号として用いるようにしたことを特徴とする請求項２に記載のアラーム処理回路。
（請求項５）
前記信号変換回路から出力される前記時間信号が繰り返し波形を有する場合に、この時間信号から単一波形の時間信号を抽出する信号処理回路を更に備えることを特徴とする請求項２に記載のアラーム処理回路。
（請求項６）
前記複数のタイマから出力される時間信号の時間幅の内の最短時間幅よりも短い時間幅のアラーム信号を出力する異常検出回路を更に備え、該アラーム信号を時間信号として前記オア回路に入力するようにしたことを特徴とする請求項２に記載のアラーム処理回路。
（請求項７）
前記判定回路は、前記各タイマから出力される時間信号の時間幅の内の最短時間幅よりも短い時間幅の時間信号が前記信号変換回路から出力された場合に、該時間信号をノイズと判定することを特徴とする請求項２に記載のアラーム処理回路。

１ フォトカプラ
３ ゲートドライブ回路
５ ＩＧＢＴ
９−０〜９−ｎ 異常検出回路
１１ 温度センサ
１３−１〜１３−ｎ タイマ
１５ オア回路
１７ オア回路
１８ フォトカプラ
１９ 信号処理回路
２１ アラーム判定回路
２３ 温度検出回路
２５ フォトカプラ
２７ 制御回路
ＡＮ１〜ＡＮｎ アンド回路
ＡＮ０１，ＡＮ０２ アンド回路
ＡＮ２０〜ＡＮ２（ｎ−１）アンド回路
ＣＯ カウンタ
ＤＥ デコーダ
ＤＥＬ 遅延回路
ＦＦ０〜ＦＦｎ セット・リセットフリップフロップ
ＦＦ０１，ＦＦ０２ セット・リセットフリップフロップ
ＩＮ０１ インバータ
ＩＮ０〜ＩＮ（ｎ−１） インバータ

Claims (5)

1. それぞれ異なる異常を検出してアラーム信号を出力する複数の異常検出回路と、
   前記複数の異常検出回路から出力される前記アラーム信号を、前記異常の種類に対応した異なる固有の時間幅をもつ時間信号にそれぞれ変換する信号変換回路と、
   前記信号変換回路から出力される前記時間信号の時間幅に基づいて前記異常の種類を判定する判定回路と、
   を備えてなり、
   前記信号変換回路は、
   前記複数の異常検出回路から出力される前記アラーム信号によってそれぞれ起動されて前記時間信号を出力する複数のタイマであって、前記各タイマは、前記固有の時間幅に対応する所定時間（Ｔ１〜Ｔｎ）の計時を行いつつ、該所定時間中にハイレベル信号を前記時間信号として出力する、複数のタイマと、
   前記複数のタイマの出力信号の論理和をとるオア回路と、
   を備え、
   前記複数の異常検出回路の１つは、インバータ装置のブリッジ回路のパワー素子に短絡電流が流れたことを異常として検出するように構成され、当該異常検出回路から出力されるアラーム信号によって起動される前記タイマの出力信号を前記パワー素子の駆動を停止させる制御信号として用いるようにしたことを特徴とするアラーム処理回路。
2. 前記複数の異常検出回路は、インバータ装置に係る異常を検出するために使用されることを特徴とする請求項１に記載のアラーム処理回路。
3. 前記信号変換回路から出力される前記時間信号が繰り返し波形を有する場合に、この時間信号から単一波形の時間信号を抽出する信号処理回路を更に備えることを特徴とする請求項１に記載のアラーム処理回路。
4. 前記複数のタイマから出力される時間信号の時間幅の内の最短時間幅よりも短い時間幅のアラーム信号を出力する異常検出回路を更に備え、該アラーム信号を時間信号として前記オア回路に入力するようにしたことを特徴とする請求項１に記載のアラーム処理回路。
5. 前記判定回路は、前記各タイマから出力される時間信号の時間幅の内の最短時間幅よりも短い時間幅の時間信号が前記信号変換回路から出力された場合に、該時間信号をノイズと判定することを特徴とする請求項１に記載のアラーム処理回路。

Images