JP5998895B2

JP5998895B2 - 制御システム

Info

Publication number: JP5998895B2
Application number: JP2012268657A
Authority: JP
Inventors: 敏夫後藤
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2012-12-07
Filing date: 2012-12-07
Publication date: 2016-09-28
Anticipated expiration: 2032-12-07
Also published as: JP2014115786A

Description

本発明は、シャント抵抗の両端の電位差が所定値以上と計測された場合、トランジスタ等のスイッチング素子をオフにする技術に関する。

例えば特許文献１には、シャント抵抗の両端の電位差が所定値以上と計測された場合、負荷と電源との間に設けられたトランジスタをオフにする回路が開示されている。

特開２０１０−２４４３６７号公報

しかしながら、上述の回路構成では、例えば、シャント抵抗の両端の電位差を計測するための端子のうち、負荷側の端子が外れると、過電流検知部に入力される電位差が大きくなり過電流を判定する閾値を超えてしまう。そのため、過電流が本当に流れたことによってトランジスタがオフになったのか、それ以外の原因によって過電流が誤検出されることによりトランジスタがオフになったのかが判別できない。

本発明は、過電流の誤検出を防止できる、制御システムの提供を目的とする。

上記目的を達成するため、本発明は、
負荷と、前記負荷に流れる負荷電流を監視する電流制御装置とを備え、
前記電流制御装置は、
前記負荷と電源との間に接続されるスイッチング素子と、
前記スイッチング素子と前記電源との間に接続されるシャント抵抗と、
前記シャント抵抗の両端の電位差が所定値以上と計測された場合、前記スイッチング素子をオフにする制御部とを有し、
前記制御部は、前記スイッチング素子をオフにした後の前記両端の電位差が前記所定値以上と計測される場合、前記電流制御装置の異常を表すダイアグを出力し、前記スイッチング素子をオフにした後の前記両端の電位差が前記所定値未満と計測される場合、前記負荷の異常を表すダイアグを出力する、制御システムを提供するものである。

本発明によれば、過電流の誤検出を防止できる。

一実施形態に係る制御システムのブロック図負荷の過電流異常時の動作波形の一例計測異常時の動作波形の一例

図１は、自動車等の車両用の制御システム１の構成例を示した回路ブロック図である。制御システム１は、負荷３と、負荷３に流れる負荷電流を監視する電流制御装置２とを備えている。

負荷３は、車両に搭載される任意の負荷である。その具体例として、ＥＣＵ（Electronic Control Unit）等の電子制御装置、モータ等のソレノイド負荷、抵抗負荷などが挙げられる。一方、電流制御装置２は、直流電源４と負荷３との間に配置され、負荷３に流れる負荷電流をシャント抵抗４０によって監視するＥＣＵ等の電子制御装置である。

このような制御システム１の典型的な具体例として、アイドリングストップシステムが挙げられる。アイドリングストップシステムでは、エコランＥＣＵがエンジンＥＣＵ等の他のＥＣＵの負荷電流を監視する機能を有している。例えば図１の場合、電流制御装置２がエコランＥＣＵに相当し、負荷３がエンジンＥＣＵ等の他のＥＣＵに相当する。

エコランＥＣＵは、アイドリングストップ等の、燃料消費量の節減と二酸化炭素等の排出ガスの低減を目的とした車両走行、いわゆるエコランと呼ばれている走行方式を実行するためのエコラン制御を行うＥＣＵである。エコランＥＣＵは、車両停止時にエンジンを停止させるための指令をエンジンＥＣＵに送信し、車両走行開始時にエンジンを再始動させるための指令をエンジンＥＣＵに送信する。

電流制御装置２は、制御部３０とリレー用ＭＯＳ５０とを有している。制御部３０は、過電流検出回路１０及び制御回路２０を有している。

過電流検出回路１０は、負荷３と直流電源４との間に直列に挿入されて接続されるシャント抵抗４０の両端の電位差を計測することによって、負荷３に流れる過剰な負荷電流（負荷過電流）を検出する過電流検出部である。過電流検出回路１０は、負荷過電流が検出された場合、負荷過電流が検出されたことを表す過電流検出信号ＶＣを出力する。

制御回路２０は、過電流検出信号ＶＣが過電流検出回路１０から出力された場合、リレー用ＭＯＳ５０をオフにする。そして、制御回路２０は、リレー用ＭＯＳ５０をオフにしてから所定時間経過後の過電流検出信号ＶＣをモニターする。制御回路２０は、リレー用ＭＯＳ５０をオフにした後の過電流検出信号ＶＣの有無によって、負荷３の異常によってリレー用ＭＯＳ５０をオフにしたのか、過電流検出回路１０の異常によってリレー用ＭＯＳ５０をオフにしたのかを区別できる。

図２は、負荷３の異常（負荷過電流）によって過電流検出信号ＶＣが出力されたときの動作波形であり、図３は、過電流検出回路１０の異常によって過電流検出信号ＶＣが出力されたときの動作波形である。

負荷３に負荷過電流が流れる異常が発生すると（図２の場合）、シャント抵抗４０の両端の電位差がその負荷過電流に応じて上昇する。過電流検出回路１０は、シャント抵抗４０の両端の電位差が所定の過電流判定開始閾値以上とタイミングｔ１で計測された場合、過電流検出信号ＶＣの出力を開始する（例えば、過電流検出信号ＶＣのレベルがローレベルからハイレベルに変化）。

制御回路２０のタイマー２１は、タイミングｔ１からの経過時間をカウントし、そのカウント値が所定の過電流検出閾値を超えると、リレー用ＭＯＳ５０をタイミングｔ２でオフにする。リレー用ＭＯＳ５０がオフすることにより、直流電源４の電源電圧ＶＢに基づき負荷３に印加されていた負荷電源電圧ＶＬは遮断される。

また、リレー用ＭＯＳ５０がオフすることにより、シャント抵抗４０に流れる電流が遮断されるため、シャント抵抗４０の両端に発生する電位差は、シャント抵抗４０に流れる電流の減少に伴って低下する。過電流検出回路１０に異常がなければ、シャント抵抗４０の両端の電位差が電流低下に伴って所定の閾値未満になる。これにより、過電流検出回路１０は過電流検出信号ＶＣの出力を停止する（例えば、過電流検出信号ＶＣのレベルがハイレベルからローレベルに変化）。

制御回路２０の判定部２２は、リレー用ＭＯＳ５０がオフした時点（タイミングｔ２）から所定の一定の判定待ち時間Ａの経過時（タイミングｔ３）に過電流検出信号ＶＣをモニターする。過電流検出回路１０の異常が無ければ、過電流検出信号ＶＣの出力はタイミングｔ３で既に停止している。このため、制御回路２０の判定部２２は、過電流検出信号ＶＣの出力がタイミングｔ３で停止している場合（例えば、過電流検出信号ＶＣのレベルが過電流の検出がされていないときのローレベルに一致する場合）、負荷過電流が発生したと判定したことを表すダイアグＤＧを出力する。

一方、例えば、過電流検出回路１０の負荷３側（リレー用ＭＯＳ５０側）の入力ノード（例えば図１の場合、コンパレータ１６の反転入力端子）と電流経路６０との接続が外れる異常が発生すると（図３の場合）、負荷３側の入力ノードに入力される電圧Ｖ３が低下する。これにより、シャント抵抗４０の両端の電位差として過電流検出回路１０に入力されて計測される電位差が大きくなるため、過電流検出回路１０は、シャント抵抗４０の両端の電位差が上昇したと（誤って）計測する。

その結果、過電流検出回路１０は、上記同様に、シャント抵抗４０の両端の電位差が所定の過電流判定開始閾値以上とタイミングｔ１で計測されると、過電流検出信号ＶＣの出力を開始する（例えば、過電流検出信号ＶＣのレベルがローレベルからハイレベルに変化）。

また、リレー用ＭＯＳ５０がオフすることにより、シャント抵抗４０に流れる電流が遮断されるため、シャント抵抗４０の両端に発生する電位差は、シャント抵抗４０に流れる電流の減少に伴って低下する。しかしながら、例えば、過電流検出回路１０の負荷３側の入力ノードと電流経路６０との接続が外れる異常が発生していると、シャント抵抗４０の両端の電位差は低下しても、過電流検出回路１０に入力される電位差は低下せず、所定の過電流判定開始閾値以上のままである。したがって、過電流検出回路１０は、リレー用ＭＯＳ５０がオフになっても、過電流検出信号ＶＣの出力を継続する（例えば、過電流検出信号ＶＣのレベルをハイレベルのまま維持）。

制御回路２０の判定部２２は、リレー用ＭＯＳ５０がオフした時点（タイミングｔ２）から所定の一定の判定待ち時間Ａの経過時（タイミングｔ３）に過電流検出信号ＶＣをモニターする。過電流検出回路１０に異常があれば、過電流検出信号ＶＣの出力はタイミングｔ３でも継続している。このため、制御回路２０の判定部２２は、過電流検出信号ＶＣの出力がタイミングｔ３で停止せずに継続している場合（例えば、過電流検出信号ＶＣのレベルが過電流の検出がされているときのハイレベルに一致する場合）、過電流検出回路１０による電位差の計測に異常があることを表すダイアグＤＧを出力する。

このように、制御回路２０は、例えば、過電流検出回路１０の負荷３側の入力ノードと電流経路６０との接続が外れる異常が発生しても、負荷過電流の発生と誤検出することを防止できる。また、制御回路２０は、リレー用ＭＯＳ５０をオフさせた異常原因を判別できるので、その異常原因に応じた別々のダイアグＤＧを異常情報として外部装置に出力することもできる。

また、制御回路２０は、異常原因毎のダイアグＤＧを表示装置やスピーカ等の報知手段により出力できる。そのため、作業者は、そのダイアグＤＧの内容に基づいて、過電流検出回路１０（又は、過電流検出回路１０を含む電流制御装置２）の異常なのか、負荷３の異常なのかを容易に確認できる。その結果、作業者は、例えば、過電流検出回路１０（又は、過電流検出回路１０を含む電流制御装置２）と負荷３のどちらを異常品として交換すればよいのか容易に判断できる。そのため、正常品を誤って交換すること等の無駄を省くことができ、修理時の費用低減が可能となる。

次に、図１に示した構成例について更に詳細に説明する。

負荷３に流れる負荷電流は、直流電源４の電源電圧ＶＢによって供給される。直流電源４の具体例として、二次電池、ＤＣ／ＤＣコンバータ、レギュレータなどが挙げられる。電流制御装置２は、リレー用ＭＯＳ５０と、シャント抵抗４０と、制御部３０とを有している。

リレー用ＭＯＳ５０は、負荷３と直流電源４との間に直列に接続されるスイッチング素子であり、制御回路２０から供給される駆動信号であるゲート電圧ＶＧによってオンオフするものである。図１の場合、リレー用ＭＯＳ５０は、ゲートが制御回路２０に接続され、ドレインが負荷３に接続され、ソースがシャント抵抗４０の負荷３側の端部に接続されているＰチャネル型のＭＯＳＦＥＴを備えている。

リレー用ＭＯＳ５０は、ゲート電圧ＶＧに従って、直流電源４と負荷３とを結ぶ電流経路６０を導通／遮断可能な半導体リレーである。リレー用ＭＯＳ５０は、ゲート電圧ＶＧがローレベルのとき、電流経路６０が導通するようにオンし、ゲート電圧ＶＧがハイレベルのとき、電流経路６０が遮断するようにオフする。電流経路６０が導通状態では、シャント抵抗４０には電流が流れ、負荷３には負荷電源電圧ＶＬが印加され、電流経路６０が遮断状態では、シャント抵抗４０には電流が流れず、負荷３には負荷電源電圧ＶＬが印加されない。

シャント抵抗４０は、リレー用ＭＯＳ５０と直流電源４との間に直列に接続される抵抗素子であり、電流経路６０に直列に挿入された電流検出用素子である。

制御部３０は、シャント抵抗４０の両端の電位差を計測する過電流検出回路１０と、過電流検出回路１０の計測結果に従ってリレー用ＭＯＳ５０のオンオフを制御する制御回路２０とを有している。

過電流検出回路１０は、シャント抵抗４０と、基準電圧生成用抵抗１４と、定電流源１５と、コンパレータ１６とを有している。過電流検出回路１０の直流電源４側の入力ノード（図１の場合、例えば、基準電圧生成用抵抗１４の直流電源４側の一端）は、シャント抵抗４０と直流電源４とを結ぶ電流経路６０に接続点１１で接続される。過電流検出回路１０の負荷３側（リレー用ＭＯＳ５０側）の入力ノード（図１の場合、例えば、コンパレータ１６の反転入力端子）は、シャント抵抗４０とリレー用ＭＯＳ５０とを結ぶ電流経路６０に接続点１３で接続される。

シャント抵抗４０の直流電源４側の端部は、基準電圧生成用抵抗１４の直流電源４側の一端に接続され、基準電圧生成用抵抗１４の直流電源４とは反対側の他端は、定電流源１５に接続される。基準電圧生成用抵抗１４と定電流源１５との間の中間ノード１２から出力される電圧Ｖ２は、コンパレータ１６の非反転入力端子に供給される。電圧Ｖ２は、シャント抵抗４０の直流電源４側の端部の電圧Ｖ１から、定電流源１５による定電流が基準電圧生成用抵抗１４を流れることによって生じる電圧降下分を減算した電圧である。シャント抵抗４０の負荷３側の端部の電圧Ｖ３は、コンパレータ１６の反転入力端子に入力される。過電流よりも低い電流値の正常時の電流がシャント抵抗４０に流れているときに、コンパレータ１６が過電流を誤検出しないように、そのような正常時において、電圧Ｖ３は電圧Ｖ２よりも大きくなるように設定されている。

シャント抵抗４０の両端の電位差（Ｖ１−Ｖ３）は、直流電源４とシャント抵抗４０との間の電流経路６０の電圧Ｖ１から、シャント抵抗４０とリレー用ＭＯＳ５０との間の電流経路６０の電圧Ｖ３を引いた差である。電位差（Ｖ１−Ｖ３）が、過電流検出回路１０に入力される。

直流電源４からシャント抵抗４０に電流が流れることにより、電圧Ｖ３が低下する。過電流検出回路１０は、電圧Ｖ３の低下により電圧Ｖ３が電圧Ｖ２よりも低くなると、シャント抵抗４０の両端の電位差が所定値以上であると計測する。コンパレータ１６は、電圧Ｖ３が電圧Ｖ２よりも低いと計測される場合（つまり、シャント抵抗４０の両端の電位差が所定値以上と計測される場合）、負荷３に過電流が流れたとして、ハイレベルの過電流検出信号ＶＣを出力する（過電流検出信号ＶＣをローレベルからハイレベルに切り替える）。

制御回路２０は、タイマー２１と判定部２２とを有している。制御回路２０は、例えばＣＰＵを備えるマイクロコンピュータを含んで構成された回路である。タイマー２１は、ハイレベルの過電流検出信号ＶＣの出力時点を起点に経過時間をカウントするデジタル回路である。また、タイマー２１は、リレー用ＭＯＳ５０のオフ時点を起点に経過時間をカウントするデジタル回路である。

判定部２２は、図２で示したように、過電流検出信号ＶＣの出力がタイミングｔ３で停止していることを検出することで、リレー用ＭＯＳ５０をオフにした後のシャント抵抗４０の両端の電位差が所定値未満と計測される場合、負荷の異常により過電流が発生したと判定する。一方、判定部２２は、図３に示したように、過電流検出信号ＶＣの出力がタイミングｔ３で停止せずに継続していることを検出することで、リレー用ＭＯＳ５０をオフにした後のシャント抵抗４０の両端の電位差が所定値以上と計測される場合、当該電位差の計測に異常があると判定する。

以上、電流制御装置及び制御システムを実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、本発明に係る電流制御装置として、上述の実施形態では、リレー用ＭＯＳ５０、シャント抵抗４０及び制御部３０を内蔵する電流制御装置２を例示した。しかしながら、負荷と電源との間に接続されるスイッチング素子、及びスイッチング素子と電源との間に接続されるシャント抵抗は、スイッチング素子をオフに制御する制御部とは別の筐体に配置されてもよい。

また、負荷と電源との間に接続されるスイッチング素子として、上述の実施形態では、Ｐチャネル型のＭＯＳＦＥＴを例示した。しかしながら、当該スイッチング素子は、Ｎチャネル型のＭＯＳＦＥＴ、ＩＧＢＴ，バイポーラトランジスタ等の他のスイッチング素子でもよい。

また、本発明に係る電流制御装置として、負荷３に流れる負荷電流を監視する電流制御装置２を例示したが、これ以外の電流制御装置でもよい。例えば、本発明に係る電流制御装置は、負荷３に電流を供給するシリーズレギュレータやスイッチングレギュレータ等の電源装置であってもよい。

また、上述の実施形態では、シャント抵抗の両端の電位差の計測異常の原因として、過電流検出回路１０の負荷３側の入力ノードと電流経路６０との接続が外れる異常が発生したケースを例示した。しかしながら、当該計測異常の原因は、コンパレータ１６自体の故障であってもよい。判定部２２は、コンパレータ１６自体の故障により出力された過電流検出信号ＶＣに従ってリレー用ＭＯＳ５０をオフした後も、過電流検出信号ＶＣの出力が継続して計測される場合（すなわち、シャント抵抗４０の両端の電位差が所定値以上と計測される場合）、電位差の計測に異常があると判定する。

１制御システム
２電流制御装置
３負荷
４直流電源
１０過電流検出回路
１４基準電圧生成用抵抗
１５定電流源
１６コンパレータ
２０制御回路
３０制御部
４０シャント抵抗
５０リレー用ＭＯＳ（スイッチング素子の一例）
６０電流経路

Claims

負荷と、前記負荷に流れる負荷電流を監視する電流制御装置とを備え、
前記電流制御装置は、
前記負荷と電源との間に接続されるスイッチング素子と、
前記スイッチング素子と前記電源との間に接続されるシャント抵抗と、
前記シャント抵抗の両端の電位差が所定値以上と計測された場合、前記スイッチング素子をオフにする制御部とを有し、
前記制御部は、前記スイッチング素子をオフにした後の前記両端の電位差が前記所定値以上と計測される場合、前記電流制御装置の異常を表すダイアグを出力し、前記スイッチング素子をオフにした後の前記両端の電位差が前記所定値未満と計測される場合、前記負荷の異常を表すダイアグを出力する、制御システム。