WO2016052011A1

WO2016052011A1 - 半導体装置

Info

Publication number: WO2016052011A1
Application number: PCT/JP2015/073912
Authority: WO
Inventors: 正裕田岡
Original assignee: 富士電機株式会社
Priority date: 2014-09-29
Filing date: 2015-08-25
Publication date: 2016-04-07
Also published as: CN106134047B; US10374593B2; US20170019092A1; JP6394704B2; CN106134047A; JPWO2016052011A1

Abstract

　１つの警報信号出力端子で警報用の保護動作信号と予告警報用の信号を出力できるようにする。　過熱検出端子ＯＨに入力されたＩＧＢＴチップ（１）の温度を表す信号は、保護動作を検出する比較器（１７）と予告警報を検出する比較器（２０）とに同時に入力される。チップ温度が低い通常時は、警報信号出力端子（ＡＬＭ）に抵抗（２４）を介して接続されたトランジスタ（Ｎ１）およびツェナーダイオード（２５）を介して接続されたトランジスタ（Ｎ２）がオフ状態となり、外部プルアップ回路によりプルアップされた警報信号出力端子（ＡＬＭ）を高いレベルの電圧にする。比較器（２０）が予告警報状態を検出すると、トランジスタ（Ｎ２）がオン状態となり、警報信号出力端子（ＡＬＭ）を中間レベルの電圧にし、比較器（１７）がチップの過熱を検出すると、トランジスタ（Ｎ１）がオン状態となり、警報信号出力端子（ＡＬＭ）を低いレベルの電圧にする。

Description

半導体装置

　本発明は半導体装置に関し、特に電力変換用のパワー半導体素子と、このパワー半導体素子を駆動するとともにその異常時にパワー半導体素子を保護して警報を出力するように制御する制御ＩＣ（Integrated Circuit）とを備えた半導体装置に関する。

　電力変換装置では、パワー半導体素子とこのパワー半導体素子を駆動する駆動回路および保護回路を内蔵した制御ＩＣとを同一のパッケージに集約してＩＰＭ（Intelligent Power Module）として構成される半導体装置が使用されている。パワー半導体素子には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などが用いられている。

　制御ＩＣは、パワー半導体素子のチップ過電流、チップ過熱などの異常を検出してパワー半導体素子を保護するとともにパッケージに設けられた警報信号用の端子より外部へ警報を出力するような保護回路を備えている。この保護回路は、パワー半導体素子のチップが所定の電流、温度などを検出すると、パワー半導体素子の動作を停止してパワー半導体素子を過電流、過熱などの異常による破壊から保護するようにしている。

　このような保護回路では、パワー半導体素子のチップに何らかの異常が発生したことを検出した場合、パワー半導体素子の動作を停止するため、パワー半導体素子のチップ破壊を回避することができる。しかし、このＩＰＭを備えた電力変換装置を使用して構成されるシステムにおいては、その電力変換装置だけが突然停止したことによって、システム全体が停止してしまうことがある。

　このような突然のシステム停止を回避するために、保護回路にＩＰＭの異常発生を予告する機能を備え、突然のシステム停止となる前に、ＩＰＭの異常停止を招く要因を排除できるようにする技術が知られている（たとえば、特許文献１参照）。この技術によれば、保護回路は、パワー半導体素子の異常を検出して警報を出力する前に、その前兆となる予告警報を出力するようにしている。このため、保護回路は、パワー半導体素子の異常を検出する機能を備え、ＩＰＭは、外部に予告警報を出力するようにしている。

特許第３６３５９８８号公報

　しかしながら、特許文献１の技術では、予告警報と警報を同じ端子から出力させるために、予告警報と警報を互いに異なるパルス幅のデジタル信号としている。この場合、パルス幅を計測してそれが何を意味するかを判断する受け手側の識別は、通常マイコンのソフトウェアによって行われるためある程度の処理時間を要し、即時性に欠けるという問題点がある。

　また、複数のパワー半導体素子を用いる半導体装置においては、パワー半導体素子と同数の保護回路を用意してそれぞれが一つのパワー半導体素子に対応する構成とすることが通常である。この場合、それぞれの保護回路はそれぞれ個別の半導体集積回路（ＩＣ）として構成され、端子数および配線を節約するために全ての保護回路の警報出力端子のワイアードオア（警報ライン）をとって外部に接続する形態をとることが多い。この接続形態による従来の半導体装置では、各保護回路は警報ラインのレベルを監視して、他の保護回路から警報が出されたら半導体装置全体の安全のために自分が対象としているパワー半導体素子を停止させるようにしている。ところが、警報だけではなく、半導体装置を直ちに停止させる必要のない予告警報も同じ端子から警報と同じレベル（電圧）で出力するようにしてしまうと、各保護回路が適切な動作を行うことが難しくなってしまうという問題も生じる。

　本発明はこのような点に鑑みてなされたものであり、警報用の端子と予告警報用の端子とを共用することができ、即時性に優れ、複数のパワー半導体素子があるものにも柔軟に対応できる半導体装置を提供することを目的とする。

　本発明では上記の課題を解決するために、パワー半導体素子と、このパワー半導体素子を駆動するとともにその異常時にパワー半導体素子を保護して警報を出力するように制御する制御ＩＣとを備えた半導体装置が提供される。この半導体装置の制御ＩＣは、パワー半導体素子を制御するゲート制御回路と、パワー半導体素子の異常検出時に保護動作信号をゲート制御回路および警報信号出力端子に出力する保護警報出力回路と、パワー半導体素子の異常の前兆を検出し、保護動作信号とは異なるレベルの予告警報信号を警報信号出力端子に出力する予告警報回路と、を備えていることを特徴とする。

　このような半導体装置によれば、異常検出時の保護動作信号と予告警報信号とをレベルを変えて共通の警報信号出力端子に出力する。これにより、専用の端子を設けることなく予告警報信号を出力することができる。

　上記構成の半導体装置は、予告警報と保護動作時とで警報信号出力端子に出力される電圧レベルを変えることで、予告警報と保護動作を１つの端子で構築することができ、即時性に優れるという利点がある。また、複数のパワー半導体素子を有する半導体装置においては、予告警報の場合に予告警報を受けた側の保護回路は自分のパワー半導体素子を直ちにオフさせる必要はないことが分かるので、複数のパワー半導体素子があるものにも柔軟に対応できるという利点がある。

　本発明の上記および他の目的、特徴および利点は、本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

第１の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。ＩＰＭに接続される外部プルアップ回路を示す図であって、（Ａ）は外部プルアップ回路の一例を示し、（Ｂ）は外部プルアップ回路の変形例を示している。チップ過熱予告警報および保護動作時に警報信号出力端子に出力される警報信号のタイミングチャートである。第２の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。第３の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。第４の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。第５の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。第６の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。出力された警報信号を識別する識別回路の一構成例を示す回路図である。警報信号出力端子から出力される警報信号と識別用の閾値との関係を説明する図である。

　以下、本発明の実施の形態について、パワー半導体素子にＩＧＢＴを使用したＩＰＭに適用した場合を例に図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を組み合わせて実施することができる。

　図１は第１の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図、図２はＩＰＭに接続される外部プルアップ回路を示す図であって、（Ａ）は外部プルアップ回路の一例を示し、（Ｂ）は外部プルアップ回路の変形例を示している。図３はチップ過熱予告警報および保護動作時に警報信号出力端子に出力される警報信号のタイミングチャートである。

　第１の実施の形態に係る半導体装置は、ＩＧＢＴチップ１と制御ＩＣ１０とを備えている。なお、この図１では、１組のＩＧＢＴチップ１および制御ＩＣ１０を示しているが、一般には、複数組のＩＧＢＴチップ１および制御ＩＣ１０を備えて１つのＩＰＭを構成している。

　ＩＧＢＴチップ１は、主電流が流れるメイン素子とこのメイン素子の電流を検出する電流センス素子とを備え（図１ではメイン素子と電流センス素子とを一つのＩＧＢＴシンボルで示し、エミッタ端子だけ区別して、メイン素子のエミッタ端子と電流センス素子のエミッタ端子の２つを示している。）、チップの表面には、温度検出用ダイオード２が形成されている。この温度検出用ダイオード２は、温度依存性のある順方向電圧をモニタすることによってメイン素子のチップ温度を検出するためのものである。

　制御ＩＣ１０は、制御信号入力端子Ｖｉｎ、ゲート信号出力端子ＯＵＴ、過電流検出端子ＯＣ、過熱検出端子ＯＨ、制御電源電圧端子Ｖｃｃ（当該端子の電圧もＶｃｃで表す）および警報信号出力端子ＡＬＭを備えている。

　制御信号入力端子Ｖｉｎには、ＩＰＭの外部よりＩＧＢＴチップ１をオン・オフ制御する制御信号が入力される。ゲート信号出力端子ＯＵＴは、ＩＧＢＴチップ１のゲート端子に接続され、過電流検出端子ＯＣは、ＩＧＢＴチップ１の電流センス素子のエミッタ端子に接続され、過熱検出端子ＯＨは、温度検出用ダイオード２のアノード端子に接続されている。温度検出用ダイオード２のカソード端子は、接地されている。警報信号出力端子ＡＬＭは、ＩＰＭ内の異常およびその前兆の予告警報を表す警報信号を出力する。なお、この実施の形態では、ＩＰＭの保護機能として、ＩＧＢＴチップ１の過熱保護について説明するが、これ以外にも、過電流保護、制御電源不足電圧保護やケース過熱保護を備えるＩＰＭもある。

　制御ＩＣ１０は、ゲート制御回路１１を備え、その入力は、制御信号入力端子Ｖｉｎに接続され、出力は、ゲート信号出力端子ＯＵＴに接続されている。制御ＩＣ１０の過電流検出端子ＯＣは、過電流検出抵抗１２の一方の端子と、比較器１３の非反転入力端子とに接続されている。過電流検出抵抗１２の他方の端子は、接地されている。比較器１３は、その反転入力端子に基準電圧源１４の正極端子が接続され、基準電圧源１４の負極端子は、接地されている。比較器１３の出力端子は、保護警報出力回路１５の過電流検出入力に接続されている。

　これにより、ＩＧＢＴチップ１のメイン素子に流れる主電流に応じて電流センス素子に流れる電流は、過電流検出抵抗１２に流れ、そのときの過電流検出抵抗１２による電圧降下が比較器１３に印加される。過電流検出抵抗１２による電圧降下が基準電圧源１４の電圧より小さい場合、比較器１３は、ロー（Ｌ）レベルの信号を保護警報出力回路１５に出力する。過電流が流れたことにより過電流検出抵抗１２による電圧降下が基準電圧源１４の電圧より大きくなると、比較器１３は、ハイ（Ｈ）レベルの信号を保護警報出力回路１５に出力する。このとき、保護警報出力回路１５は、ゲート制御回路１１にＩＧＢＴチップ１をオフ動作させる信号を出力し、ＩＧＢＴチップ１のチップ破壊を回避することができる。

　制御ＩＣ１０の過熱検出端子ＯＨは、一方の端子が制御電源電圧端子Ｖｃｃに接続された定電流源１６の他方の端子と、比較器１７の反転入力端子とに接続されている。比較器１７の非反転入力端子は、基準電圧源１８の正極端子に接続され、基準電圧源１８の負極端子は、接地されている。比較器１７の出力端子は、保護警報出力回路１５の過熱検出入力に接続されている。

　これにより、温度検出用ダイオード２は、定電流源１６により一定の電流が流されており、ＩＧＢＴチップ１のチップ温度に応じた電圧が過熱検出端子ＯＨに与えられている。このチップ温度に応じた電圧（チップ温度が高いほど低くなる。）は、比較器１７においてチップ過熱保護温度に相当する基準電圧源１８の電圧と比較される。チップ温度が低くてその温度に応じた電圧が基準電圧源１８の電圧より大きい場合、比較器１７は、ロー（Ｌ）レベルの信号を保護警報出力回路１５に出力する。チップ温度がチップ過熱保護温度に達すると、比較器１７は、ハイ（Ｈ）レベルの信号を保護警報出力回路１５に出力する。このとき、保護警報出力回路１５は、ゲート制御回路１１にＩＧＢＴチップ１をオフ動作させる信号を出力し、ＩＧＢＴチップ１のチップ破壊を回避することができる。

　制御ＩＣ１０の過熱検出端子ＯＨは、また、過熱保護機能を拡張する予告警報回路１９に接続されている。予告警報回路１９は、比較器２０を備え、その反転入力端子は、過熱検出端子ＯＨに接続され、非反転入力端子は、基準電圧源２１の正極端子に接続され、基準電圧源２１の負極端子は、接地されている。比較器２０の出力端子は、ＡＮＤ回路２２の一方の入力端子に接続されている。ＡＮＤ回路２２の他方の入力端子は、ＮＯＴ回路２３を介して保護警報出力回路１５の警報出力に接続されている。保護警報出力回路１５の警報出力は、また、スイッチ素子であるトランジスタＮ１のゲート端子に接続される。

　トランジスタＮ１のドレイン端子は、抵抗２４を介して警報信号出力端子ＡＬＭに接続され、ソース端子は、接地されている。ＡＮＤ回路２２の出力端子は、スイッチ素子であるトランジスタＮ２のゲート端子に接続され、トランジスタＮ２のドレイン端子は、ツェナーダイオード２５のアノード端子に接続され、ツェナーダイオード２５のカソード端子は、警報信号出力端子ＡＬＭに接続されている。トランジスタＮ２のソース端子は、接地されている。なお、この予告警報回路１９において、ＡＮＤ回路２２、ＮＯＴ回路２３、抵抗２４、ツェナーダイオード２５およびトランジスタＮ１，Ｎ２は、マルチレベル生成回路を構成している。

　この予告警報回路１９は、チップ温度がチップ過熱保護温度よりも低い所定の予告警報動作温度に達したときに、チップ過熱保護温度に達する兆候があることを事前に外部に通知する機能を有する。

　なお、この実施の形態では、予告警報回路１９を動作させるのに必要なプルアップ回路を内蔵していないので、ＩＰＭの外部において、警報信号出力端子ＡＬＭに外部プルアップ回路を接続する必要がある。この外部プルアップ回路は、たとえば、図２の（Ａ）に示すように、プルアップ抵抗２６およびプルアップ電圧源２７を直列に接続して警報信号出力端子ＡＬＭに接続したものとすることができる。すなわち、警報信号出力端子ＡＬＭには、プルアップ抵抗２６の一端が接続され、プルアップ抵抗２６の他端は、プルアップ電圧源２７の正極端子に接続され、プルアップ電圧源２７の負極端子は、接地されている。これにより、プルアップ電圧源２７の電圧がプルアップ抵抗２６を介して警報信号出力端子ＡＬＭに常時印加される。

　また、外部プルアップ回路は、図２の（Ｂ）に示すように、ＩＰＭの外部において、制御電源電圧端子Ｖｃｃと警報信号出力端子ＡＬＭとの間にプルアップ抵抗２６を接続することによって構成することもできる。この場合は、警報信号出力端子ＡＬＭには、プルアップ抵抗２６を介して制御電源電圧端子Ｖｃｃの電圧が常時印加される。

　次に、以上の構成のＩＰＭにおけるチップ過熱時の動作について、図３を参照しながら説明する。図３の上のグラフはチップの温度そのものの変化を示すものであるが、定電流源１６の定電流を温度検出用ダイオード２に流した状態でチップ温度が変化したときに制御ＩＣ１０の過熱検出端子ＯＨに現れる温度検出用ダイオード２の順方向電圧の特性は、このグラフを上下方向で反転させた形となる。

　まず、チップ温度が予告警報動作温度に達していない通常時においては、過熱検出端子ＯＨの電圧は、比較器２０の基準電圧源２１よりも高い電圧になっている。このとき、比較器１７および比較器２０は、いずれも、ロー（Ｌ）レベルの信号を出力している。保護警報出力回路１５は、比較器１７からロー（Ｌ）レベルの信号を受けた場合に、ロー（Ｌ）レベルの信号をトランジスタＮ１のゲート端子およびＮＯＴ回路２３の入力端子に出力する。このため、ロー（Ｌ）レベルの信号をゲート端子に受けているトランジスタＮ１は、オフ状態になっている。また、保護警報出力回路１５が出力しているロー（Ｌ）レベルの信号は、ＮＯＴ回路２３によって論理反転され、ハイ（Ｈ）レベルの信号となってＡＮＤ回路２２に入力される。このため、ＡＮＤ回路２２は、比較器２０からロー（Ｌ）レベルの信号を受け、ＮＯＴ回路２３からハイ（Ｈ）レベルの信号を受けているので、ロー（Ｌ）レベルの信号を出力する。これにより、ロー（Ｌ）レベルの信号をゲート端子に受けているトランジスタＮ２も、オフ状態になっている。

　したがって、チップ温度が予告警報動作温度に達していない通常時においては、トランジスタＮ１，Ｎ２がオフ状態になっているので、警報信号出力端子ＡＬＭには、外部プルアップ回路によりプルアップされた高いレベルの電圧が出力される。この高いレベルの電圧は、外部プルアップ回路が図２の（Ａ）に示す回路の場合、プルアップ電圧源２７の電圧に等しく、図２の（Ｂ）に示す回路の場合、制御電源電圧端子Ｖｃｃの電圧に等しい。また、図３に示すタイミングチャートにおいては、この高いレベルの電圧は、「通常時」で示したレベルの電圧に等しい。

　次に、チップ温度が予告警報動作温度を超えた予告警報時においては、過熱検出端子ＯＨの電圧は、低下して比較器２０の基準電圧源２１よりも低い電圧になっている。このとき、比較器１７は、ロー（Ｌ）レベルの信号出力を継続し、比較器２０は、ハイ（Ｈ）レベルの信号を出力する。保護警報出力回路１５は、比較器１７から引き続きロー（Ｌ）レベルの信号を受けることで、ロー（Ｌ）レベルの信号をトランジスタＮ１のゲート端子およびＮＯＴ回路２３の入力端子に出力している。このため、ロー（Ｌ）レベルの信号をゲート端子に受けているトランジスタＮ１は、オフ状態になっている。また、保護警報出力回路１５が出力しているロー（Ｌ）レベルの信号は、ＮＯＴ回路２３によって論理反転され、ハイ（Ｈ）レベルの信号となってＡＮＤ回路２２に入力される。ＡＮＤ回路２２は、ＮＯＴ回路２３および比較器２０からハイ（Ｈ）レベルの信号を受けているので、ハイ（Ｈ）レベルの信号を出力する。これにより、ハイ（Ｈ）レベルの信号をゲート端子に受けているトランジスタＮ２は、オン状態になる。

　したがって、チップ温度が予告警報動作温度を超えた予告警報時においては、トランジスタＮ１がオフ状態、トランジスタＮ２がオン状態になっているので、警報信号出力端子ＡＬＭには、ツェナーダイオード２５のツェナー電圧が与えられることなる。このツェナー電圧は、通常時に警報信号出力端子ＡＬＭに出力される電圧と接地電圧との中間レベルの電圧である。この中間レベルの電圧は、図３に示すタイミングチャートにおいて「予告警報時」で示したレベルの電圧に等しい。

　さらに、チップ温度が上昇してチップ過熱保護温度に達した保護動作時においては、過熱検出端子ＯＨの電圧はさらに低下して、比較器１７の基準電圧源１８の電圧に達する。このとき、比較器１７および比較器２０は、いずれも、ハイ（Ｈ）レベルの信号を出力している。保護警報出力回路１５は、比較器１７からハイ（Ｈ）レベルの信号を受けると、ハイ（Ｈ）レベルの信号をトランジスタＮ１のゲート端子およびＮＯＴ回路２３の入力端子に出力するとともに、ゲート制御回路１１に対してＩＧＢＴチップ１をオフ動作させる信号を出力し、ＩＧＢＴチップ１のチップ破壊を回避する。保護警報出力回路１５が出力するハイ（Ｈ）レベルの信号は、トランジスタＮ１のゲート端子に供給されることで、トランジスタＮ１をオン状態にする。また、保護警報出力回路１５が出力しているハイ（Ｈ）レベルの信号は、ＮＯＴ回路２３によって論理反転され、ロー（Ｌ）レベルの信号となってＡＮＤ回路２２に入力される。このため、ＡＮＤ回路２２は、ＮＯＴ回路２３からロー（Ｌ）レベルの信号を受け、比較器２０からハイ（Ｈ）レベルの信号を受けているので、ロー（Ｌ）レベルの信号を出力する。これにより、ロー（Ｌ）レベルの信号をゲート端子に受けているトランジスタＮ２は、オフ状態になる。

　したがって、チップ温度がチップ過熱保護温度に達した保護動作時においては、トランジスタＮ１だけがオン状態になるので、警報信号出力端子ＡＬＭには、外部プルアップ回路のプルアップ抵抗２６と抵抗２４とが直列接続された状態となる。ここで、抵抗２４は、プルアップ抵抗２６よりも十分に小さな値を有するように設定してあるので、警報信号出力端子ＡＬＭには、ツェナーダイオード２５のツェナー電圧より低いレベルの電圧が与えられることになる。この低いレベルの電圧は、外部プルアップ回路が図２の（Ａ）に示す回路の場合、プルアップ電圧源２７の電圧をプルアップ抵抗２６と抵抗２４との分圧比で分圧した電圧に等しい。また、外部プルアップ回路が図２の（Ｂ）に示す回路の場合、制御電源電圧端子Ｖｃｃの電圧をプルアップ抵抗２６と抵抗２４との分圧比で分圧した電圧に等しい。なお、図３に示すタイミングチャートにおいては、この低いレベルの電圧は、「保護動作時」で示したレベルの電圧に等しい。

　以上のように、チップ温度が上昇した場合、チップ温度がチップ過熱保護温度に達する前に、予告警報を発することができるので、チップ温度がチップ過熱保護温度に達するまでの間、チップ破壊を回避するような何らかの回避措置を執ることができる。なお、実際に、チップ温度がチップ過熱保護温度に達した場合、ＩＧＢＴチップ１をオフさせて保護し、その後は、チップ温度が徐々に低下してチップ過熱保護解除温度になると、警報信号出力端子ＡＬＭの警報信号は、中間レベルの電圧になる。チップ温度がさらに低下して、予告警報動作温度より低下すると、通常時の低いレベルの電圧になる。

　なお、第１の実施の形態において、外部プルアップ回路を設けずに、制御ＩＣ１０の内部でプルアップするようにしてもよい。例えば、定電流源をプルアップ素子としてトランジスタＮ１のドレイン端子で接続すると、トランジスタＮ１，Ｎ２がともにオフしている通常時の警報信号出力端子ＡＬＭの警報信号は定電流源の電源電圧（すなわち制御ＩＣ１０の電源電圧）Ｖｃｃとなり、トランジスタＮ２のみがオンしている予告警報時の警報信号はツェナーダイオード２５のツェナー電圧となり、トランジスタＮ１がオンしている保護動作時の警報信号は接地電位となる。

　図４は第２の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。なお、図４において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、この図４では、過電流保護機能の部分とＩＧＢＴチップ１は省略して示している（以下同様）。

　この第２の実施の形態に係る半導体装置においては、予告警報回路１９の構成を第１の実施の形態に係る半導体装置のものと変更している。すなわち、この予告警報回路１９は、警報信号出力端子ＡＬＭとグランドとの間に、トランジスタＰ１および抵抗２８，２９の直列回路が接続され、さらに、抵抗２８には、トランジスタＮ３が並列に接続されている。このトランジスタＮ３のゲート端子には、保護警報出力回路１５の出力が接続され、トランジスタＰ１のゲート端子には、抵抗３０を介して制御電源電圧端子Ｖｃｃが接続されるとともに比較器２０の出力端子が接続されている。ここで抵抗３０は比較器２０の出力端子がオープンコレクタもしくはオープンエミッタとなっている場合に出力端子をプルアップするためのものであり、比較器２０の出力端子がオープンコレクタもしくはオープンエミッタでない場合は、制御電源電圧端子ＶｃｃとトランジスタＰ１のゲート端子とを結ぶ抵抗３０を使った接続回路は省略してよい（以下同様）。なお、この実施の形態では、比較器２０は、その非反転入力端子を過熱検出端子ＯＨに接続し、反転入力端子を基準電圧源２１に接続している。また、外部プルアップ回路については、図２の（Ｂ）に示す構成を採用している。

　以上の構成の予告警報回路１９において、チップ温度が予告警報動作温度に達していない通常時においては、比較器１７は、ロー（Ｌ）レベルの信号を出力し、比較器２０は、ハイ（Ｈ）レベルの信号を出力している。このとき、保護警報出力回路１５は、ロー（Ｌ）レベルの信号をトランジスタＮ３のゲート端子に出力しているため、トランジスタＮ３は、オフ状態になっている。一方、トランジスタＰ１も、比較器２０のハイ（Ｈ）レベルの出力信号を受けてオフ状態になっている。これにより、予告警報回路１９は、警報信号出力端子ＡＬＭに高いレベルの電圧を出力する。この場合、高いレベルの電圧は、制御電源電圧端子Ｖｃｃに印加される電圧Ｖｃｃに等しい。

　次に、チップ温度が予告警報動作温度を超えた予告警報時においては、比較器１７は、ロー（Ｌ）レベルの信号の出力を継続し、比較器２０は、その非反転入力端子に入力される電圧が基準電圧源２１よりも低くなるので、ロー（Ｌ）レベルの信号を出力する。このとき、保護警報出力回路１５は、引き続きロー（Ｌ）レベルの信号をトランジスタＮ３のゲート端子に出力し、トランジスタＮ３は、オフ状態のままである。一方、トランジスタＰ１は、比較器２０が出力しているロー（Ｌ）レベルの信号によりオン状態になる。これにより、予告警報回路１９は、警報信号出力端子ＡＬＭに中間レベルの電圧を出力する。この場合、中間レベルの電圧は、制御電源電圧端子Ｖｃｃに印加される電圧をプルアップ抵抗２６と抵抗２８，２９とで分圧した電圧に等しい。

　次に、チップ温度がチップ過熱保護温度に達した保護動作時においては、比較器１７は、ハイ（Ｈ）レベルの信号を出力し、比較器２０は、ロー（Ｌ）レベルの信号を出力する。保護警報出力回路１５は、比較器１７からハイ（Ｈ）レベルの信号を受けると、ハイ（Ｈ）レベルの信号をトランジスタＮ３のゲート端子に出力するとともに、ゲート制御回路１１に対してＩＧＢＴチップ１をオフ動作させる信号を出力し、ＩＧＢＴチップ１のチップ破壊を回避する。保護警報出力回路１５が出力するハイ（Ｈ）レベルの信号は、トランジスタＮ３をオン状態にし、抵抗２８の両端を短絡する。一方、トランジスタＰ１は、比較器２０が出力しているロー（Ｌ）レベルの信号によりオン状態のままである。これにより、予告警報回路１９は、警報信号出力端子ＡＬＭに低いレベルの電圧を出力する。この場合、低いレベルの電圧は、制御電源電圧端子Ｖｃｃに印加される電圧をプルアップ抵抗２６と抵抗２９とで分圧した電圧に等しい。

　なお、この第２の実施の形態では、直列に接続された抵抗２８，２９のうち、抵抗２８に並列にトランジスタＮ３を接続したが、抵抗２９に並列にトランジスタＮ３を接続するようにしてもよい。

　図５は第３の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。なお、図５において、図４に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

　この第３の実施の形態に係る半導体装置においては、外部プルアップ回路を不要にした予告警報回路１９にしている。すなわち、予告警報回路１９は、プルアップ抵抗３１とプルアップ電圧源３２との直列回路を備え、この直列回路を警報信号出力端子ＡＬＭとグランドとの間に接続している。これにより、予告警報回路１９は、内蔵されたプルアップ電圧源３２により警報信号出力端子ＡＬＭをプルアップすることができる。その他の構成については、第２の実施の形態に係る半導体装置と同じであり、その作用も同じである。

　図６は第４の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。なお、図６において、図４に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

　この第４の実施の形態に係る半導体装置においては、予告警報回路１９は、３レベルの電圧を生成する回路を、定電流源３３と、抵抗３０，３４，３５と、トランジスタＰ１，Ｎ３と、ＮＯＴ回路３６と、ＡＮＤ回路３８とによって構成している。すなわち、直列接続した定電流源３３および抵抗３４，３５を制御電源電圧端子Ｖｃｃとグランドとの間に接続し、定電流源３３および抵抗３４との接続点を警報信号出力端子ＡＬＭに接続している。さらに、抵抗３４，３５には、これらと並列にトランジスタＰ１，Ｎ３を接続している。トランジスタＰ１のゲート端子は、ＮＯＴ回路３６を介して保護警報出力回路１５の出力に接続され、トランジスタＮ３のゲート端子は、ＡＮＤ回路３８の出力端子に接続されている。このＡＮＤ回路３８は、その一方の入力端子がＮＯＴ回路３６の出力端子に接続され、他方の入力端子が比較器２０の出力端子に接続されている。抵抗３０は、その一端が制御電源電圧端子Ｖｃｃに接続され、他端が比較器２０の出力端子に接続されている。なお、この実施の形態では、比較器２０は、その反転入力端子を過熱検出端子ＯＨに接続し、非反転入力端子を基準電圧源２１に接続している。また、抵抗３４，３５については、抵抗３４の抵抗値を抵抗３５の抵抗値よりも高い値に設定している。

　以上の構成の予告警報回路１９において、チップ温度が予告警報動作温度に達していない通常時においては、比較器１７および比較器２０は、いずれも、ロー（Ｌ）レベルの信号を出力している。このとき、保護警報出力回路１５は、ロー（Ｌ）レベルの信号をＮＯＴ回路３６の入力端子に出力しているので、ＮＯＴ回路３６により論理反転されたハイ（Ｈ）レベルの信号がトランジスタＰ１のゲート端子とＡＮＤ回路３８の一方の入力端子とに供給されている。このため、トランジスタＰ１は、オフ状態になっている。一方、ＡＮＤ回路３８は、比較器２０からロー（Ｌ）レベルの信号を受けているので、ロー（Ｌ）レベルの信号をトランジスタＮ３のゲート端子に供給し、トランジスタＮ３をオフ状態にしている。トランジスタＰ１，Ｎ３のいずれもオフ状態であるので、警報信号出力端子ＡＬＭには、高いレベルの電圧が出力される。この高いレベルの電圧は、直列接続された抵抗３４，３５に定電流源３３の定電流が流れることにより生成される電圧に等しい。

　次に、チップ温度が予告警報動作温度を超えた予告警報時においては、比較器１７は、ロー（Ｌ）レベルの信号の出力を維持し、比較器２０は、ハイ（Ｈ）レベルの信号を出力する。このとき、保護警報出力回路１５は、引き続きロー（Ｌ）レベルの信号をＮＯＴ回路３６の入力端子に出力するので、トランジスタＰ１は、オフ状態のままである。一方、比較器２０の出力がハイ（Ｈ）レベルの信号になったことにより、ＡＮＤ回路３８は、その両方の入力端子にハイ（Ｈ）レベルの信号が入力され、ハイ（Ｈ）レベルの信号を出力し、トランジスタＮ３をオン状態にする。これにより、直列接続された抵抗３４，３５の抵抗３５がトランジスタＮ３により短絡され、その結果、警報信号出力端子ＡＬＭには、中間レベルの電圧が出力される。この中間レベルの電圧は、抵抗３４に定電流源３３の定電流が流れることにより生成される電圧に等しい。

　次に、チップ温度がチップ過熱保護温度に達した保護動作時においては、比較器１７および比較器２０は、いずれも、ハイ（Ｈ）レベルの信号を出力する。保護警報出力回路１５は、比較器１７からハイ（Ｈ）レベルの信号を受けると、ハイ（Ｈ）レベルの信号をＮＯＴ回路３６の入力端子に出力するとともに、ゲート制御回路１１に対してＩＧＢＴチップ１をオフ動作させる信号を出力し、ＩＧＢＴチップ１のチップ破壊を回避する。保護警報出力回路１５が出力するハイ（Ｈ）レベルの信号は、ＮＯＴ回路３６で論理反転されることにより、ロー（Ｌ）レベルの信号となり、トランジスタＰ１をオン状態にし、抵抗３４の両端を短絡する。一方、ＡＮＤ回路３８は、その一方の入力端子がロー（Ｌ）レベルとなったことによりロー（Ｌ）レベル信号をトランジスタＮ３のゲート端子に出力して、トランジスタＮ３は、オフ状態になる。これにより、直列接続された抵抗３４，３５の抵抗３４がトランジスタＰ１により短絡され、その結果、警報信号出力端子ＡＬＭには、低いレベルの電圧が出力される。この低いレベルの電圧は、抵抗３４よりも抵抗値の小さな抵抗３５に定電流源３３の定電流が流れることにより生成される電圧に等しい。

　以上のように、この実施の形態では、警報信号出力端子ＡＬＭに、ＩＰＭの通常の動作時では、高いレベルの電圧が出力され、予告警報時では、中間レベルの電圧が出力され、保護動作時では、低いレベルの電圧が出力される。

　なお、この実施の形態では、トランジスタＰ１，Ｎ３によって抵抗３４，３５の両端を接続または開放しているが、トランジスタＰ１，Ｎ３が同時にオン状態とならないようにトランジスタＰ１，Ｎ３を排他的に制御するようにしている。排他的な制御が不要な場合は、比較器２０の出力端子をトランジスタＮ３のゲート端子に直接接続すればよい。この場合、保護動作時にはトランジスタＰ１とＮ１がともにオンし、警報信号出力端子ＡＬＭの電位は接地電位となる。

　図７は第５の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。なお、図７において、図６に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

　この第５の実施の形態に係る半導体装置においては、予告警報回路１９は、３レベルの電圧信号をＤ／Ａコンバータ（Digital to Analog Converter）３９によって生成している。すなわち、このＤ／Ａコンバータ３９は、保護警報出力回路１５および比較器２０からそれぞれ２値の論理信号を入力し、これらの論理信号に基づいて、３レベルの電圧信号を生成し、警報信号出力端子ＡＬＭに出力している。この場合、３レベルの中の低いレベルの電圧信号は、接地電位に設定することもできる。

　図８は第６の実施の形態に係る半導体装置が構成されるＩＰＭの一構成例を示す回路図である。なお、図８において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。

　この第６の実施の形態に係る半導体装置においては、予告警報回路１９を、過電流検出回路に適用した場合を示している。この予告警報回路１９は、図１に示したものと同じ回路構成を有しているが、比較器２０の入力端子については、過熱検出端子ＯＨではなく、過電流検出端子ＯＣに接続している。また、比較器２０は、比較器１３に合わせて、その非反転入力端子を過電流検出端子ＯＣに接続し、反転入力端子を基準電圧源２１に接続している。

　この第６の実施の形態における予告警報回路１９は、第１の実施の形態の場合と同様に、チップ電流に応じて３レベルの電圧信号を警報信号出力端子ＡＬＭに出力する。すなわち、チップ電流が予告警報動作電流に達していない通常時には高いレベルの電圧信号が出力される。予告警報動作電流を超えた予告警報時には、中間レベルの電圧信号が出力され、チップ過電流保護電流に達した保護動作時に、低いレベルの電圧信号が出力される。

　なお、この実施の形態では、チップ電流の過電流を予告する予告警報回路１９について説明したが、第１ないし第５の実施の形態におけるチップ温度の過熱を予告する予告警報回路１９と併用することができる。この場合、警報信号は、過電流の予告なのか、過熱の予告なのかを区別するために、４レベルの電圧信号にすることができる。さらに、予告警報回路１９は、チップ過熱および過電流の予告警報検出の他に、制御電源電圧の異常低下を事前に予告するように構成することもできる。

　図９は出力された警報信号を識別する識別回路の一構成例を示す回路図、図１０は警報信号出力端子から出力される警報信号と識別用の閾値との関係を説明する図である。
　ＩＰＭは、その警報信号出力端子ＡＬＭから複数レベルの電圧信号を含む警報信号が出力されるが、その警報信号を上位の制御装置に通知するときには、識別回路が警報信号に含まれるレベルを識別し、予告警報信号および保護動作信号に分離して送出する。

　図９に示す識別回路によれば、制御電源電圧端子Ｖｃｃとグランド端子ＧＮＤとの間には、ＩＰＭの制御ＩＣ１０に制御電源電圧を供給する制御電源電圧源４１が接続される。警報信号出力端子ＡＬＭは、比較器４２，４３の反転入力端子にそれぞれ接続され、比較器４２，４３の非反転入力端子には、基準電圧源による閾値電圧が印加されている。この実施の形態では、比較器４２の閾値は、１０ボルト、比較器４３の閾値は、５ボルトにしてある。

　比較器４２，４３の出力は、ＮＯＴ回路４４，４５および抵抗４６，４７を介してフォトカプラ４８，４９にそれぞれ接続されている。フォトカプラ４８，４９は、発光ダイオード４８ａ，４９ａとフォトトランジスタ４８ｂ，４９ｂとを備えている。発光ダイオード４８ａ，４９ａは、そのアノード端子が制御電源電圧端子Ｖｃｃに接続され、カソード端子が抵抗４６，４７に接続されている。フォトトランジスタ４８ｂ，４９ｂは、そのコレクタ端子が上位の制御装置に接続され、エミッタ端子がフレームグランドに接続されている。

　ここで、ＩＰＭの警報信号出力端子ＡＬＭから出力される警報信号は、図１０に示したように、通常時に出力される電圧が１５ボルト、予告警報時に出力される電圧が７ボルト、保護動作時に出力される電圧が０ボルトであるとする。

　まず、警報信号出力端子ＡＬＭから通常時に出力される１５ボルトの電圧が出力されている場合、比較器４２，４３は、いずれもそれらの閾値を超えた電圧が反転入力端子に入力されているので、ロー（Ｌ）レベルの信号を出力する。これらのロー（Ｌ）レベルの信号は、ＮＯＴ回路４４，４５にてハイ（Ｈ）レベルの信号に変換され、抵抗４６，４７を介してフォトカプラ４８，４９の発光ダイオード４８ａ，４９ａのカソード端子に印加される。これにより、発光ダイオード４８ａ，４９ａは、電流が流れないため発光せず、したがって、フォトトランジスタ４８ｂ，４９ｂは、オフ状態のままである。

　次に、警報信号の電圧が低下して、比較器４２の閾値である１０ボルトを下回ると、比較器４２は、ハイ（Ｈ）レベルの信号を出力し、比較器４３の出力は、ロー（Ｌ）レベルのままである。比較器４２の出力信号が反転されたことで、ＮＯＴ回路４４の出力は、ロー（Ｌ）レベルとなり、発光ダイオード４８ａに電流が流れて発光するようになる。この結果、フォトトランジスタ４８ｂは、オン状態に切り替わり、一方、フォトトランジスタ４９ｂは、オフ状態を継続している。フォトカプラ４８は、そのフォトトランジスタ４８ｂがオン状態になることで、予告警報信号を出力していることになる。

　さらに、警報信号の電圧が低下して、比較器４３の閾値である５ボルトをも下回ってしまうと、比較器４３も、ハイ（Ｈ）レベルの信号を出力し、ＮＯＴ回路４５により論理反転されてロー（Ｌ）レベルの信号を出力する。これにより、フォトカプラ４９は、その発光ダイオード４９ａに電流が流れて発光し、フォトトランジスタ４９ｂがオン状態になることで、保護動作信号を出力することになる。このとき、フォトカプラ４８は、そのフォトトランジスタ４８ｂがオン状態のままなので、同時に予告警報信号を出力していることになる。

　以上のように、警報信号出力端子ＡＬＭから出力される警報信号のレベルが変化して、出力電圧が１０ボルトより高い場合、予告警報信号も保護動作信号も出力されない。出力電圧が５～１０ボルトの場合、予告警報信号のみが出力され、出力電圧が５ボルト未満の場合、予告警報信号および保護動作信号の両方が出力される。このように、１つの警報信号出力端子ＡＬＭから複数レベルの電圧が出力されたとしても、図９に示すような識別回路によって、予告警報信号および保護動作信号を区別して出力することができる。

　また、保護動作が実行される前に予告警報を出すことができるので、予告警報が出てから保護動作が実行されるまでの間に、異常により停止する要因の排除を促すことが可能となり、これによって、システムの突然の停止を防止することができる。

　さらに、この識別回路は、比較器４２，４３によって警報信号の電圧レベルを識別しているが、これに限定されるものではなく、たとえば、降伏電圧の異なるツェナーダイオードを利用して警報信号の電圧レベルを識別するようにしてもよい。

　なお、上述の実施の形態においては、トランジスタＮ１，Ｎ２，Ｎ３はＮチャネルＭＯＳトランジスタ、トランジスタＰ１はＰチャネルＭＯＳトランジスタを想定している。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

　１　ＩＧＢＴチップ
　２　温度検出用ダイオード
　１０　制御ＩＣ
　１１　ゲート制御回路
　１２　過電流検出抵抗
　１３　比較器
　１４　基準電圧源
　１５　保護警報出力回路
　１６　定電流源
　１７　比較器
　１８　基準電圧源
　１９　予告警報回路
　２０　比較器
　２１　基準電圧源
　２２　ＡＮＤ回路
　２３　ＮＯＴ回路
　２４　抵抗
　２５　ツェナーダイオード
　２６　プルアップ抵抗
　２７　プルアップ電圧源
　２８，２９，３０　抵抗
　３１　プルアップ抵抗
　３２　プルアップ電圧源
　３３　定電流源
　３４，３５　抵抗
　３６　ＮＯＴ回路
　３８　ＡＮＤ回路
　３９　Ｄ／Ａコンバータ
　４１　制御電源電圧源
　４２，４３　比較器
　４４，４５　ＮＯＴ回路
　４６，４７　抵抗
　４８，４９　フォトカプラ
　４８ａ，４９ａ　発光ダイオード
　４８ｂ，４９ｂ　フォトトランジスタ
　ＡＬＭ　警報信号出力端子
　ＧＮＤ　グランド端子
　Ｎ１，Ｎ２，Ｎ３　トランジスタ
　ＯＣ　過電流検出端子
　ＯＨ　過熱検出端子
　ＯＵＴ　ゲート信号出力端子
　Ｐ１　トランジスタ
　Ｖｃｃ　制御電源電圧端子
　Ｖｉｎ　制御信号入力端子

Claims

　パワー半導体素子と、前記パワー半導体素子を駆動するとともにその異常時に前記パワー半導体素子を保護して警報を出力するように制御する制御ＩＣとを備えた半導体装置において、
　前記制御ＩＣは、
　前記パワー半導体素子を制御するゲート制御回路と、
　前記パワー半導体素子の異常検出時に保護動作信号を前記ゲート制御回路および警報信号出力端子に出力する保護警報出力回路と、
　前記パワー半導体素子の異常の前兆を検出し、前記保護動作信号とは異なるレベルの予告警報信号を前記警報信号出力端子に出力する予告警報回路と、
　を備えていることを特徴とする半導体装置。
　前記予告警報回路は、前記パワー半導体素子の異常を検出する閾値とは異なる閾値を有する比較器と、前記保護警報出力回路が出力する第１の信号と前記比較器が出力する第２の信号とから、通常時、予告警報時および保護動作時に対応して異なるレベルの信号を生成して前記警報信号出力端子に出力するマルチレベル生成回路とを備えていることを特徴とする請求項１記載の半導体装置。
　前記マルチレベル生成回路は、前記警報信号出力端子とグランドとの間に接続された抵抗と第１のスイッチ素子との第１の直列回路と、前記警報信号出力端子とグランドとの間に接続されたツェナーダイオードと第２のスイッチ素子との第２の直列回路と、前記第１の信号を論理反転するＮＯＴ回路と、前記第２の信号と前記ＮＯＴ回路の出力信号とを受けるＡＮＤ回路とを有し、前記第１のスイッチ素子を前記第１の信号によって制御し、前記第２のスイッチ素子を前記ＡＮＤ回路の出力信号によって制御することを特徴とする請求項２記載の半導体装置。
　前記マルチレベル生成回路は、前記警報信号出力端子とグランドとの間に接続された第１のスイッチ素子と第１の抵抗と第２の抵抗との直列回路と、前記第１の抵抗または前記第２の抵抗に並列に接続された第２のスイッチ素子とを有し、前記第１のスイッチ素子を前記比較器の出力信号によって制御し、前記第２のスイッチ素子を前記第１の信号によって制御することを特徴とする請求項２記載の半導体装置。
　前記マルチレベル生成回路は、制御電源電圧端子とグランドとの間に接続された定電流源と第１の抵抗と第２の抵抗との直列回路と、前記第１の抵抗に並列に接続された第１のスイッチ素子と、前記第２の抵抗に並列に接続された第２のスイッチ素子とを有し、前記定電流源と前記第１の抵抗との接続点を前記警報信号出力端子に接続し、前記第１のスイッチ素子および前記第２のスイッチ素子を前記第１の信号および前記比較器の出力信号によって制御することを特徴とする請求項２記載の半導体装置。
　前記マルチレベル生成回路は、前記第１の信号および前記第２の信号に基づいて異なるレベルの信号を生成するＤ／Ａコンバータとしたことを特徴とする請求項２記載の半導体装置。
　前記予告警報回路は、前記警報信号出力端子を電位的にプルアップするプルアップ回路を有していることを特徴とする請求項１記載の半導体装置。
　前記制御ＩＣは、前記パワー半導体素子に形成された温度検出用ダイオードが検出するチップ温度の信号を入力して前記パワー半導体素子の過熱異常を検出し、前記予告警報回路が前記パワー半導体素子の過熱異常の前兆を検出することを特徴とする請求項１記載の半導体装置。
　前記制御ＩＣは、前記パワー半導体素子の主電流が流れるメイン素子の電流を検出する電流センス素子が出力する電流信号を入力して前記パワー半導体素子の過電流異常を検出し、前記予告警報回路が前記パワー半導体素子の過電流異常の前兆を検出することを特徴とする請求項１記載の半導体装置。