JP5724730B2 - 半導体素子の駆動装置 - Google Patents

半導体素子の駆動装置 Download PDF

Info

Publication number
JP5724730B2
JP5724730B2 JP2011168512A JP2011168512A JP5724730B2 JP 5724730 B2 JP5724730 B2 JP 5724730B2 JP 2011168512 A JP2011168512 A JP 2011168512A JP 2011168512 A JP2011168512 A JP 2011168512A JP 5724730 B2 JP5724730 B2 JP 5724730B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
protection
alarm signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011168512A
Other languages
English (en)
Other versions
JP2012143125A (ja
Inventor
幸哲 小松
幸哲 小松
覚 本橋
覚 本橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011168512A priority Critical patent/JP5724730B2/ja
Priority to US13/316,230 priority patent/US8779929B2/en
Priority to EP11193412.1A priority patent/EP2466752B1/en
Priority to CN201110443134.7A priority patent/CN102570401B/zh
Publication of JP2012143125A publication Critical patent/JP2012143125A/ja
Application granted granted Critical
Publication of JP5724730B2 publication Critical patent/JP5724730B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18Modifications for indicating state of switch
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Description

本発明は、たとえば電力変換装置を構成する半導体素子を駆動するとともに、保護動作識別機能を有する半導体素子の駆動装置に関する。
この種の半導体素子の駆動装置としては、たとえば、特許文献1に記載された警報回路が知られている。この特許文献1に記載された従来例では、インバータを駆動するパワートランジスタモジュールであるインテリジェントパワーモジュール(IPM:Intelligent Power Module)が過電流警報手段、過電圧警報手段及び過熱警報手段を備えている。
この特許文献1に記載された従来例では、過電流警報手段はパワートランジスタの過電流状態を検出したときに第1のパルス幅を有する第1警報信号を出力するようにしている。また、過電圧警報手段は、パワートランジスタの出力端子の過電圧状態を検出して第2のパルス幅を有する第2警報信号を出力するようにしている。さらに、過熱警報手段は、パワートランジスタの過熱状態を検出して第3のパルス幅を有する第3警報信号を出力するようにしている。このため、出力された警報信号のパルス幅を検出するだけで、容易にパワートランジスタが過電流状態にあるか、過電圧状態にあるか、あるいは過熱状態にあるかを判別することができる。
また、他の半導体素子の駆動装置としては、特許文献2に示すインテリジェントパワーモジュールが提案されている。この特許文献2に記載された従来例では、所要数の半導体スイッチング素子と、駆動回路と、スイッチング素子又は駆動回路等の致命的以上及び前兆的異常を検出する各種の検出回路及びウォーニング回路とを備えている。また、特許文献2に記載された従来例では、検出回路及びウォーニング回路による異常検出時にスイッチング素子の保護動作を行う異常検出ロジックと、異常検出信号に基づく信号を外部に出力するための制御回路と、伝送回路とを備えている。
この特許文献2に記載された従来例にあっては、伝送回路に、致命的異常の検出時にアラーム信号を出力する出力端子と、致命的異常及び前兆的異常を含む異常要因を示す異常要因識別信号を出力する出力端子と設け、好ましくはこれらを単一の出力端子として供用するようにしている。
さらに、他の半導体素子の駆動装置としては、特許文献3に記載されたインテリジェントパワーモジュールが提案されている。この特許文献3に記載された従来例は、インバータ装置の電力変換用ブリッジ回路を構成するIGBTと、抵抗を介しモータの回生電力を消費する電流を断続するIGBT1DBと、対応するIGBTのドライブ回路及び保護回路を内蔵するプリドライバとを一体に収納した半導体装置とを備えている。そして、保護回路は異常時にアラームイネーブルラインを介しインテリジェントパワーモジュールの外部に警報ALM1を出力する。しかしながら、警報ALM1を出力する前にIGBTのコレクタ電流又はチップ温度が、正常値より高く、警報ALM1を発する時のレベルより低い所定値を超えた時点に異常発生の兆しがあると判別する。この異常発生の兆しがあると判別した場合には、IGBTは遮断せず予告警報ラインを介して予告警報ALM2をインテリジェントパワーモジュールの外部へ出力するようにしている。
また、特許文献4に記載された半導体素子の駆動回路が提案されている。この特許文献4に記載された従来例では、IGBTの制御信号を生成する司令部と、IGBTを制御するゲート回路とIGBTの主電流又はコレクタ電圧を監視する監視回路とを備えている。そして、保護回路で、監視回路からの出力が所定の値を超えた時にゲート回路を制御し、指令部に異常を通知し、カウント回路で、前記保護回路からの異常通知を受け、その回数をカウントし、カウント数が少なくとも2以上になった場合に司令部で、異常が発生したと判定するようにしている。
さらに、特許文献5に記載の電動機の駆動制御装置が提案されている。この特許文献5に記載の従来例では、直流電源を交流に変換し、負荷の電動機を駆動する主回路部と、主回路部の電力半導体スイッチング素子を駆動するドライバ回路部と、ドライバ回路部へ駆動信号を送る上位コントローラとを備えている。そして、前記ドライバ回路部が、異常検知回路部と、検知した異常の種類に対応したデューティにしたPWMパルスを異常情報として上位コントローラへ送る異常情報PWM変換部とを備えている。
特開平08−70580号公報 特開2002−27665号公報 特開2000−341960号公報 特開2007−324828号公報 特開2007−82360号公報
ところで、上記特許文献1に記載された従来例にあっては、インバータを構成するパワートランジスタの過電流異常、過電圧異常及び過熱異常を個別に検出して、異なるパルス幅の第1警報信号〜第3警報信号を外部に出力する。そして、各警報信号のパルス幅を検出することにより、過電流異常、過電圧異常及び過熱異常の何れであるかを検出することができるものである。しかしながら、上記特許文献1に記載された従来例では、過電流警報手段、過電圧警報手段及び過熱警報手段のそれぞれは過電流異常、過電圧異常及び過熱異常を検出したときに、ワンショットマルチバイブレータとして機能して、所定のパルス幅の1つの警報信号を出力する。このため、複数の警報手段で同時に又は1つの警報信号がオン状態に復帰する前に他の警報手段から警報信号が出力されたときには、警報信号を誤検出することになるという未解決の課題がある。
また、上記特許文献2に記載された従来例にあっては、アラーム信号と異常要因識別信号との2種類の信号を出力する必要があり、信号形成回路の構成が複雑となるという未解決の課題がある。
さらに、上記特許文献3に記載された従来例にあっては、保護回路が異常時にはアラームイネーブルラインを介して外部に警報ALM1を出力する。また、警報ALM1を出力する前に、IGBTのコレクタ電流又はチップ温度が、正常時より高く、警報ALM1を発する時のレベルより低い所定値を超えた時点に異常発生の兆しがあると判断する。そして、異常発生の兆しがあると判断したときに、予告警報ラインを介して予告警報ALM2を外部に出力するようにしている。しかしながら、上記特許文献3に記載された従来例では、コレクタ電流又はチップ温度を識別することはできず、単に異常発生状態であるかその前の異常発生の兆しがある状態であることを判別できるだけであり、異常状態を判別することはできないという未解決の課題がある。
また、上記特許文献4に記載された従来例にあっては、保護回路からの誤った信号によってインバータを停止させないように、保護回路からの異常通知を受けた回数をカウントするカウント数が2以上となったときに、司令部が異常と判断するようにしているが、単に異常状態を判別することはできないという未解決の課題がある。
さらに、上記特許文献5に記載された従来例にあっては、検知した異常の種類に対応したデューティにしたPWMパルスを異常情報として上位コントローラへ送るようにしており、検知した異常の種類に応じてパルス幅が変更されるものである。しかしながら、デューティの大小では異常の種類を正確に判別することが困難であるとともに、PWMパルスが異常を継続している間出力されるので、デューティ比が大きくなると、隣接するパルス間の間隔が狭くなる。このため、上記特許文献5に記載された従来例では、繰り返し出力されるPWMパルスの合計のアラーム時間を測定することになり、アラーム時間の計測に誤差が生じ易く、異常の種類を正確に判別することが困難であるという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、パルス幅に基づいて複数の保護回路の何れかが保護動作状態であるかを正確に判別することができる半導体素子の駆動装置を提供することを目的としている。
上記目的を達成するために、本発明に係る半導体素子の駆動装置の第1の態様は、電力変換装置を構成する半導体素子を個別に駆動する半導体素子の駆動装置であって、前記半導体素子の保護動作を行うために必要な情報を検出する複数の保護回路を備えている。また、第1の態様は、前記複数の保護回路毎に異なるパルス幅のパルス信号が設定され、前記複数の保護回路のうち最初に保護動作が必要であることを検出した保護回路に対応するパルス信号を、当該保護動作が必要であることを検出している期間継続してアラーム信号として出力するアラーム信号出力回路を備えている。さらに、第1の態様では、前記アラーム信号出力回路からアラーム信号が出力されたときに、前記設定されたパルス幅に相当する1パルス分を保護動作通知信号として出力する通知信号出力回路を備えている。
この構成によると、複数の保護回路毎に、異なるパルス幅のパルス列信号が設定されており、最初に保護動作が必要であることを検出した保護回路に対応するパルス幅のパルス列信号がアラーム信号出力回路から出力される。このアラーム信号は、通知信号出力回路に供給されて、保護回路に対応するパルス幅の1パルス分に相当する保護動作通知信号を出力する。このため、保護動作通知信号を受信した外部の装置は、保護動作通知信号を受信して、そのパルス幅に応じた積算時間を計測すればよく、計測誤差の発生を抑制することができる。
また、本発明に係る半導体素子の駆動装置の第2の態様は、前記通知信号出力回路が、ナンドゲートとRS型フリップフロップ回路とを備えている。また、第2の態様は、前記ナンドゲートの一方の入力側にアラーム信号出力回路のアラーム信号を、論理反転回路を介して入力する。そして、当該ナンドゲートの出力を外部出力端子に出力するとともに、論理反転回路を介してRS型フリップフロップ回路の反転セット端子に入力し、前記RS型フリップフロップ回路の反転出力を前記ナンドゲートの他方の入力側に供給するようにしている。
この構成によると、通知信号出力回路をナンドゲートとRS型フリップフロップとで構成することができ、簡易な構成で1パルス分の通知信号を正確に形成することができる。
また、本発明に係る半導体素子の駆動装置の第3の態様は、前記アラーム信号出力回路が、前記アラーム信号の出力時に前記半導体素子を保護動作させる保護信号を出力するように構成されている。そして第3の態様は、該アラーム信号出力回路から出力される前記保護信号が停止され且つ当該半導体素子の動作信号がオン状態であるときに、前記通知信号出力回路のRS型フリップフロップ回路をリセットするリセット回路を備えている。
この構成によれば、保護回路での異常検出が終了してアラーム信号出力回路から出力される保護信号の出力が停止され且つ半導体素子の動作信号がオン状態であるときにリセット回路でRS型フリップフロップ回路をリセットして再度通知信号の出力が可能となる。
さらに、本発明に係る半導体素子の駆動装置の第4の態様は、前記保護回路が、前記半導体素子の温度を検出する温度検出回路と、前記半導体素子の過電流を検出する過電流検出回路と、制御電圧を検出する制御電圧検出回路とを少なくとも備えている。
この構成によると、保護回路で、半導体素子の過熱状態、過電流状態及び制御電圧の低下状態を掲出して、半導体素子を保護回路で保護動作が必要な状態を検出することができる。
また、本発明に係る半導体素子の駆動装置の第5の態様は、電力変換装置を構成する半導体素子を個別に駆動する半導体素子の駆動装置であって、前記半導体素子の保護動作を行うために必要な情報を検出する複数の保護回路を備えている。また、第5の態様は、前記複数の保護回路毎に異なるパルス幅のパルス信号が設定され、前記複数の保護回路のうち最初に保護動作が必要であることを検出した保護回路に対応するパルス信号を、当該保護動作が必要であることを検出している期間継続してアラーム信号として出力するアラーム信号出力回路を備えている。さらに、第5の態様は、前記アラーム信号出力回路からアラーム信号が出力されたときに、前記設定されたパルス幅に相当する1パルス分を保護動作通知信号として所定間隔を保って複数回出力する通知信号出力回路を備えている。
この構成によると、アラーム信号出力回路からアラーム信号が出力されときに、設定されたパルス幅に相当する1パルス分を保護動作通知信号として所定間隔を保って複数回出力するので、保護動作通知信号を誤判断することなく、正確に通知することができる。
また、本発明に係る半導体素子の駆動装置の第6の態様は、前記通知信号出力回路は、ナンドゲートとRS型フリップフロップ回路とを備えている。また、第6の態様は、前記ナンドゲートの一方の入力側にアラーム信号出力回路のアラーム信号を論理反転回路を介して入力する。そして、当該ナンドゲートの出力を外部出力端子に出力するとともに、論理反転回路を介してRS型フリップフロップ回路の反転セット端子に入力し、前記RS型フリップフロップ回路の反転出力を前記ナンドゲートの他方の入力側に供給するようにしている。
この構成によると、通知信号出力回路をナンドゲートとRS型フリップフロップとで構成することができ、簡易な構成で1パルス分の通知信号を正確に形成することができる。
また、本発明に係る半導体素子の駆動装置の第7の態様は、前記アラーム信号出力回路が、前記アラーム信号の出力時に前記半導体素子を保護動作させる保護信号を出力するように構成されている。そして、第7の態様では、前記アラーム信号出力回路から出力される前記保護信号が停止され且つ当該半導体素子の動作信号がオン状態であるときに、前記通知信号出力回路のRS型フリップフロップ回路をリセットするリセット信号形成回路と、所定時間間隔で前記アラーム信号の1パルス分の立ち上がりの直前で当該RS型フリップフロップ回路をリセットする保護動作通知信号継続回路とを備えている。
この構成によると、保護動作通知信号継続回路で、所定間隔でアラーム信号の1パルス分の立ち上がりの直前でRS型フリップフロップ回路をリセットすることにより、1パルス分の保護動作通知信号を所定間隔を保って複数回出力することができる。
本発明によれば、電力変換装置を構成する半導体素子を個別に駆動する半導体素子の駆動装置に、半導体素子の保護動作を行うために必要な情報を検出する複数の保護回路を設けた場合に、複数の保護回路毎に異なるパルス幅に設定されたパルス信号が同時期に出力されることを防止する。このため、パルス信号のパルス幅で保護回路を正確に識別することができるとともに、保護動作状態の誤検出を防止することができるという効果が得られる。
また、パルス信号出力回路から出力される連続するパルス信号を通知信号出力回路で、異常となったパルス幅に応じた1パルス分を通知信号として出力するので、複数のパルスの合計時間を検出する必要がなく、パルス幅に応じた積算時間を正確に検出することができる。
さらに、パルス信号出力回路から出力される連続するパルス信号を通知信号出力回路で、異常となったパルス幅に応じた1パルス分の通知信号を所定間隔を保って複数回出力するので、動作通知信号を誤判断することなく、外部に対する保護動作の通知を確実に行うことができる。
本発明を適用し得る電力変換装置を示す回路図である。 本発明の第1の実施形態を示すブロック図である。 図2のアラーム信号出力回路から出力されるパルス信号を示す信号波形図である。 第1の実施形態の動作の説明に供する信号波形図である。 第1の実施形態の他の動作の説明に供する信号波形図である。 本発明の第2の実施形態を示すブロック図である。 第2の実施形態の動作の説明に供する信号波形図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は本発明を適用し得る電力変換装置を示すブロック図である。この図1において、電力変換装置1は、直流電力を交流電力に変換するインバータ2と、このインバータ2を構成する各相の半導体素子を個別に駆動する半導体素子の駆動装置としての各相ドライバ回路3U〜3Zとを備えている。
インバータ2は、6個の半導体素子としてのIGBT(Insulated gate
Bipolar Transistor)11〜16を有する。これらIGBT11〜16は、直流電源に接続されて直流電力が供給される正極側ラインLp及び負極側ラインLn間に、IGBT11及び12の直列回路、IGBT13及び14の直列回路並びにIGBT15及び16の直列回路が夫々並列に接続されている。ここで、各IGBT11〜16には、フリーホイールダイオード21〜26が逆並列に接続されている。
また、IGBT11、13及び15がそれぞれU相、V相及びW相とされて上アームUAが構成されている。また、IGBT12、14及び16がそれぞれX相、Y相及びW相とされて下アームLAが構成されている。さらに、IGBT11及び12の接続点、IGBT13及び14の接続点並びにIGBT15及び16の接続点から3相交流電力が出力され、この三相交流電力が電動モータ等の交流負荷4に供給されている。
そして、IGBT11〜16は、図2に示すように、チップ17内に配設されている。このチップ17内に、IGBT1i(i=1〜6)のコレクタ及びエミッタ間を流れる電流を検出する電流センス用IBGTや電流センス抵抗で構成される電流センサ18と、例えば温度検出用ダイオードで構成される温度センサ19とが設けられている。
各相ドライバ回路3U〜3Zは、図2に示すように、インバータ2を構成する各IGBT1iのゲートをオン/オフ制御するゲート制御回路31と、保護回路としての制御電圧検出回路32、過電流検出回路33及びチップ温度検出回路34と、アラーム信号出力回路35と、通知信号出力回路36と、リセットパルス形成回路37とを備えている。
ゲート制御回路31には、ドライバ回路3U〜3Zの外部からパルス幅変調(PWM)信号が動作信号Smとして入力されるとともに、アラーム信号出力回路35から出力される保護信号Spが入力されている。このゲート制御回路31は、保護信号Spがローレベルであるときに、動作信号SmをIGBT1iのゲートに出力し、保護信号Spがハイレベルであるときに、動作信号SmのIGBT1iへの出力を停止する。
制御電圧検出回路32は、外部の制御電源38から制御電圧Vcが入力されるとともに、低電圧閾値Vth1が入力された比較器CP1を有する。この比較器CP1は、制御電圧Vcが低電圧閾値Vth1を下回ると制御電圧不足を表すハイレベルの低電圧検出信号Svdをアラーム信号出力回路35へ出力する。
過電流検出回路33は、電流センサ18から出力される電流検出値が入力されるとともに過電流閾値Vth2が入力された比較器CP2を有する。この比較式CP2は、電流検出値が過電流閾値を上回ると過電流状態を表すハイレベルの過電流検出信号Socをアラーム信号出力回路35へ出力する。
チップ温度検出回路34は、温度センサ19で検出した温度検出値が入力されるとともに、過熱閾値Vht3が入力された比較器CP3を有する。この比較器CP3は、温度検出値が過熱閾値を上回ると過熱状態を表すハイレベルの過熱検出信号Sohをアラーム信号出力回路35へ出力する。なお、チップ温度検出回路34内の電源34aは、温度センサ19を温度検出用ダイオードで構成した場合に、このダイオードに定電流を供給するためのものである。
アラーム信号出力回路35には、制御電圧検出回路32から出力される低電圧検出信号Svd、過電流検出回路33から出力される過電流検出信号Soc及びチップ温度検出回路34から出力される過熱検出信号Sohが入力される。アラーム信号出力回路35は、低電圧検出信号Svd、過電流検出信号Soc及び過熱検出信号Sohのうち何れか1つがハイレベルになったときに、ハイレベルの保護信号Spをゲート制御回路31及びリセットパルス形成回路37に出力する。また、アラーム信号出力回路35は、検出信号Soc、Soh及びSvdの内最初にハイレベルとなった検出信号を識別し、識別した検出信号Sj(j=oc、oh及びvd)に応じたパルス列信号PSjをアラーム信号として通知信号出力回路36に出力する。
ここで、パルス列信号PSvdは、制御電圧検出回路32がIC電源の低電圧を検出して低電圧検出信号Svdが入力されたときに、図3(a)に示すように、ローレベルを維持するパルス幅が例えば基本パルス幅Tで、パルス間隔が例えば基本パルス幅Tより短い幅のTaとなるパルス列信号で構成されている。このパルス列信号PSvdがアラーム信号として低電圧検出信号Svdがハイレベルを継続している間出力される。このパルス列信号PSvdの出力は、低電圧検出信号Svdがローレベルとなった後、パルス列信号PSvdがハイレベルに復帰した時点で停止される。
また、パルス例信号PSocは、過電流検出回路33でIGBT1iの過電流状態を検出して過電流検出信号Socが入力されたときに、図3(b)に示すように、ローレベルのパルス幅が例えば2Tでパルス間隔がTaとなるパルス列信号で構成されている。このパルス列信号PSocがアラーム信号として過電流検出信号Socがハイレベルを継続している間出力される。このパルス列信号PSocの出力は、低電圧検出信号Svdがローレベルとなった後、パルス列信号PSocがハイレベルに復帰した時点で停止される。
さらに、パルス信号PSohは、チップ温度検出回路34でIGBT1iを形成したチップ内温度が所定過熱閾値以上となる過熱状態を検出して過熱検出信号Sohが入力されたときに、図3(c)に示すように、パルス幅が4Tでパルス間隔がTaとなるパルス列信号で構成されている。このパルス列信号PSohがアラーム信号として過熱検出信号Sohがハイレベルを継続している間出力される。このパルス列信号PSohの出力は、低電圧検出信号Svdがローレベルとなった後、パルス列信号PSohがハイレベルに復帰した時点で停止される。
また、保護信号Spは各検出信号Sjがハイレベルを継続している間ハイレベルを維持する。
通知信号出力回路36は、図2に示すように、ナンドゲート36bと、RS型フリップフロップ回路36dとを備えている。ナンドゲート36bは、アラーム信号出力回路35から出力されるパルス列信号PSjが論理反転回路36aを介して一方の入力側に入力されている。このナンドゲート36bの他方の入力側には、RS型フリップフロップ回路36dの反転出力端子QBから出力される出力信号が入力されている。このナンドゲート36bの出力が保護動作通知信号Snとして外部に出力される。
RS型フリップフロップ回路36dは、ナンドゲート36bから出力される保護動作通知信号Snが論理反転回路36cを介して反転セット端子SBに入力されるとともに、反転リセット端子RBにリセットパルス形成回路37からのリセット信号Srが入力されている。そして、RS型フリップフロップ回路36dの反転出力端子QBから出力される出力信号Sfがナンドゲート36bの他方の入力側に入力されている。
リセットパルス形成回路37は、3入力のアンドゲート37bとその出力が供給されるワンショット回路37cとを備えている。アンドゲート37bには、外部の動作信号Smが直接入力されるとともに、アラーム信号出力回路35から出力される保護信号Spが論理反転回路37aを介して入力されている。さらに、アンドゲート37bには、アラーム信号出力回路35から出力される検出信号Sjが入力されている。このアンドゲート37bの出力がワンショット回路37cに入力されている。このワンショット回路37cは、アンドゲート37bの出力がローレベルからハイレベルに反転したときに、ハイレベルからローレベルとなる。ワンショット回路37cは、ローレベル状態を比較的短い時間保持してからハイレベルに復帰するリセット信号Srを通知信号出力回路36におけるRS型フリップフロップ回路36dのリセット端子RBに出力する。
次に、上記実施形態の動作を説明する。
今、インバータ2を構成するIGBT11〜16に流れる電流が過電流閾値未満で正常であり、且つ,IGBT11〜16を形成したチップ内温度が過熱閾値未満で正常であり、さらに各ドライバ回路3U〜3Zに供給するIC電源電圧が低電圧閾値を超えていて正常であるものとする。
この正常状態では、図4に示すように、時点t0で、各ドライバ回路3U〜3Zの制御電圧検出回路32から出力される低電圧検出信号Svd、過電流検出回路33から出力される過電流検出信号Soc及びチップ温度検出回路34から出力される過熱検出信号Sohがともに図4(b)に示すように、ローレベルとなっている。アラーム信号出力回路35から出力されるアラーム信号PSjは図4(d)に示すようにハイレベルを維持しているとともに、保護信号Spも図4(e)に示すようにローレベルを維持している。
このとき、リセットパルス形成回路37では、外部から入力されるゲート制御回路31に入力される動作信号が、図4(a)に示すように、ハイレベルであるものとする。この場合には、アラーム信号出力回路35から出力される保護信号Spがローレベルを維持しているので、アンドゲート37bの出力がハイレベルを維持している。このため、ワンショット回路37cから出力されるリセット信号Srは、図4(c)に示すように、ローレベルを維持している。
このとき、通知信号出力回路36では、アラーム信号出力回路35から出力されるアラーム信号PSjが、図4(d)に示すように、ハイレベルを維持している。このため、論理反転回路36aから出力される反転パルス列信号Siは、図4(f)に示すように、ローレベルを維持している。このとき、RS型フリップフロップ回路36dがリセット状態にあって、その出力端子QBの出力が、図4(h)に示すように、ハイレベルを維持しているものとする。この場合には、ナンドゲート36bから出力される保護動作通知信号Snは、図4(g)に示すように、正常状態を表すハイレベルを維持している。
このため、各ドライバ回路3X〜3Zでは、外部の制御装置(図示せず)から入力される動作信号に応じたゲート信号がIGBT11〜16に供給されることにより、インバータ2で直流電力が交流電力に変換されて交流負荷4に交流電力が出力される。
このインバータ2の各相のIGBT11〜16が正常状態であり、IC電源電圧が正常である状態から、例えば、X相のIGBT1iを駆動するドライバ回路3k(k=X〜Z)に供給されるIC電源電圧が低電圧閾値以下に低下する低電圧異常が発生したときには、この低電圧異常が制御電圧検出回路32で検出される。
すると、制御電圧検出回路32からハイレベルの低電圧検出信号Svdがアラーム信号出力回路35に供給される。このため、アラーム信号出力回路35から図3(a)に示すローレベルのパルス幅Tに比較してパルス間間隔Taが小さく設定されたパルス列信号PSvdが図4(d)に示すように出力される。これと同時に、保護信号Spが図4(e)に示すように、ローレベルからハイレベルに反転される。
このため、保護信号Spがゲート制御回路31に供給されることにより、このゲート制御回路31からのゲート駆動信号の出力が停止されてIGBT1iの駆動が停止される。
また、リセットパルス形成回路37では、保護信号Spがハイレベルとなることにより、アンドゲート37bの出力が低レベルとなり、ワンショット回路37cから出力されるリセット信号Srは、図4(c)に示すように、ハイレベルを維持する。
このため、通知信号出力回路36のRS型フリップフロップ回路36dは、リセット状態を維持し、その出力信号Sfは、図4(h)に示すように、ハイレベルを維持する。
ところが、時点t1で、アラーム信号出力回路35から出力されるアラーム信号となるパルス列信号PSvdがローレベルに反転することにより、論理反転回路36aの反転パルス列信号Siが図4(f)に示すようにハイレベルに反転する。このため、ナンドゲート36bから出力される保護動作通知信号Snが図4(g)に示すようにローレベルに反転する。このとき、論理反転回路36cの出力はハイレベルとなるが、RS型フリップフロップ回路36dのセット端子SBが反転入力とされているので、このRS型フリップフロップ回路36dがセットされることはなく、リセット状態を維持する。
その後、時点t2で、アラーム信号出力回路35から出力されるパルス列信号PSvdが図4(d)に示すようにローレベルからハイレベルに反転する。これに応じて論理反転回路36aの反転パルス列信号Siが図4(f)に示すようにハイレベルからローレベルに反転する。このため、ナンドゲート36bから出力される保護動作通知信号Snが図4(g)に示すように、ローレベルからハイレベルに反転する。このとき、論理反転回路36cの出力信号はハイレベルからローレベルに反転することになり、この出力信号がセット信号としてRS型フリップフロップ回路36dのセット端子SBに供給される。これにより、RS型フリップフロップ回路36dがセットされる。このため、RS型フリップフロップ回路36dの出力信号Sfが、図4(h)に示すように、ハイレベルからローレベルに反転する。
このため、ナンドゲート36bから出力される保護動作通知信号Snは、図4(g)に示すように、ハイレベルに反転することになる。
その後、時点t3でアラーム信号出力回路35から出力されるパルス列信号PL1がハイレベルからローレベルに反転すると、通知信号出力回路36の論理反転回路36aの反転パルス列信号Siが図4(f)に示すようにローレベルからハイレベルに反転する。しかしながら、RS型フリップフロップ回路36dの出力信号Sfは図4(h)に示すようにローレベルを維持している。このため、ナンドゲート36bから出力される保護動作通知信号Snは、図4(g)に示すように、ハイレベルを維持する。
その後、時点t4で、制御電源38の制御電圧Vcが低電圧閾値Vth1より高い正常な電圧に復帰すると、制御電圧検出回路32から出力される低電圧検出信号Svdが図4(b)に示すようにハイレベルからローレベルに復帰し、これに応じてアラーム信号出力回路35から出力される保護信号Spも図4(e)に示すようにハイレベルからローレベルに復帰する。
このため、ゲート制御回路31から外部から入力される動作信号Smに応じたゲート駆動信号がIGBT1iに出力されて、正常な動作状態に復帰する。
その後、時点t5で外部から入力される動作信号Smがオン状態に反転すると、リセットパルス形成回路37のアンドゲート37bに入力されている動作信号Sm及び論理反転回路37aの出力信号がハイレベルとなるが、アラーム信号出力回路35から出力されるアラーム信号PSvdが図4(d)に示すようにローレベルを維持する。このため、アンドゲート37bの出力信号はローレベルを維持する。
その後、時点t6でアラーム信号Svdがハイレベルに復帰することにより、アラーム信号出力回路35からのアラーム信号PSjの出力が停止される。このため、アラーム信号PSjがハイレベルを維持する。
したがって、その後、時点t7で外部から入力される動作信号Smがオン状態に反転すると、リセットパルス形成回路37のアンドゲート37bの出力がローレベルからハイレベルに反転する。これに応じてワンショット回路37cから図4(c)に示すローレベルを所定時間維持するリセット信号Srが通知信号出力回路36におけるRS型フリップフロップ回路36dのリセット端子RBに出力される。
この結果、RS型フリップフロップ回路36dの出力信号Sfが図4(h)に示すように、ローレベルからハイレベルに復帰する。この時点t7では、論理反転回路36aの反転パルス列信号Siは図4(f)に示すようにローレベルを維持している。このため、ナンドゲート36bから出力されるから出力される保護動作通知信号Snは、図4(g)に示すように、ハイレベルを維持する。
一方、外部の制御装置では、ドライバ回路3kから保護動作通知信号Snが入力されると、この保護動作通知信号Snがローレベルを維持している間に、図4(i)に示すクロック信号CPを図4(j)に示すローベルの区間でカウントする。このカウント数とクロック信号間の時間を乗算して積算時間を算出し、この積算時間から保護動作通知信号Snが低電圧検出信号Svdによるものであることを検出することができる。
このとき、保護動作通知信号Snがドライバ回路3kのアラーム信号出力回路35から出力されるパルス列信号PL1の最初の1周期のパルス幅に対応するものであるので、パルス幅に相当する積算時間を正確に検出することができる。しかも、保護動作通知信号Snが低電圧検出信号Svdに対応するパルス列信号PSvdのパルス幅に相当する1つの信号であり、連続したパルス列信号ではないので、アラーム信号出力回路35から出力されるパルス列信号のパルス間隔Taが狭い場合でも計数誤差を生じることはなく、正確に保護動作通知信号Snの積算時間を検出することができる。
また、保護動作通知信号Snがローレベルで異常を通知するようにしたので、保護動作通知信号Snにノイズが混入した場合に、容易にノイズであるか否かを容易に判別することができる。
また、制御電圧検出回路32で検出される低電圧状態がアラーム信号出力回路35から出力されるパルス列信号PL1の最初のパルス幅より短い場合には、図5に示すように、アラーム信号出力回路35から出力されるパルス列信号PSvdが最初の1パルス分のみが出力されることになることを除いては図4と同様の動作を行う。
同様に、あるドライバ回路3kの過電流検出回路33でインバータ2を構成するIGBT1iのコレクタ及びエミッタ間の電流が過電流閾値以上となったことを検出した場合には、過電流検出回路33からハイレベルの過電流検出信号Socがハイレベルとなる。この過電流検出信号Socがアラーム信号出力回路35に供給される。このため、アラーム信号出力回路35から図3(b)に示すパルス列信号PSocがアラーム信号として出力される。したがって、通知信号出力回路36からパルス列信号PSocの最初の1周期におけるローレベル区間のパルス幅に対応する保護動作通知信号Snが外部の制御装置に出力される。このため、外部の制御装置では、保護動作通知信号Snのローレベルのパルス幅が長くなることから過電流異常が発生していると認識することができる。このとき、保護信号Spがゲート制御回路31に出力されることにより、ゲート駆動信号がIGBT1iに出力されることが禁止される。
同様に、あるドライバ回路3kのチップ温度検出回路34でインバータ2を構成するIGBT1iを内蔵するチップ温度が上昇すると、チップ温度検出回路34でハイレベルの過熱検出信号Sohが出力される。したがって、アラーム信号出力回路35から図3(c)に示す比較的長いパルス幅のパルス列信号PSohが出力されることになり、これがアラーム信号出力回路35に供給される。このため、アラーム信号出力回路35から図3(c)に示すパルス列信号PSohが出力されることになり、通知信号出力回路36からその最初の1周期におけるローレベル区間のパルス幅に対応する保護動作通知信号Snが外部の制御装置に出力される。したがって、外部の制御装置では、保護動作通知信号Snのローレベルのパルス幅がさらに長くなることから過熱異常が発生していると認識することができる。このとき、保護信号Spがゲート制御回路31に出力されることにより、ゲート駆動信号がIGBT1iに出力されることが禁止される。
次に、本発明の第2の実施形態を図6について説明する。
この第2の実施形態では、前述した第1の実施形態のように、保護動作通知信号Snをアラーム信号となるパルス列信号PSvd、PSoc及びPSohに応じて複数回ローレベルとして、外部の制御装置に保護動作を複数回通知するようにしたものである。
すなわち、第2の実施形態では、図6に示すように、前述した第1の実施形態の図2の構成において、リセット信号形成回路37とRS型RS型フリップフロップ回路36dの反転リセット端子RBとの間に反転入力端子を有するノアゲート41が介挿されている。このノアゲート41の一方の反転入力側にはリセット信号形成回路37から出力されるリセット信号Srが入力され、他方の反転入力側には保護動作通知継続回路42から出力される第2のリセット信号Sr2が入力されている。
保護動作通知継続回路42は、単安定回路42aと、ナンドゲート42bとを備えている。単安定回路42aには、通知信号出力回路36から出力される保護動作通知信号Snが入力されている。この単安定回路42aでは、保護動作通知信号Snがハイレベルからローベルに反転した時点でトリガされてハイレベルからローレベルとなる。そして、単安定回路42aでは、ローレベル状態を例えば前述したアラーム信号出力回路35の最大周期のパルス列信号PSohの1周期より僅かに長い所定期間Tmだけ維持してからハイレベルに復帰する出力信号Soを出力する。
ナンドゲート42bは、単安定回路42aから出力される出力信号Soが入力されている。また、ナンドゲート42bの入力側には、アラーム信号出力回路35から出力されるパルス列信号PSjが入力されるオフ遅延回路42cの遅延出力が入力されている。ここで、オフ遅延回路42cの遅延時間は反転パルス列信号Siがハイレベルとなった後も僅かにハイレベルを継続する程度に設定されている。さらに、ナンドケーと42bの入力側には、パルス列信号PSjとを論理反転回路42dで論理反転した前述した通知信号出力回路36の論理反転回路36aから出力される反転パルス列信号Siと同一の反転パルス列信号Siが入力されている。
そして、ナンドゲート42bから出力される出力信号が第2のリセット信号Sr2としてノアゲート41に供給されている。
この第2の実施形態におけるその他の構成は、前述した第1の実施形態における図2と同様の構成を有し、図2との対応部分には同一符号を付し、その詳細説明はこれを省略する。
次に、上記第2の実施形態の動作を図7に示す信号波形図を伴って説明する。
今、インバータ2を構成するIGBT11〜16に流れる電流が過電流閾値未満で正常であり、且つIGBT11〜16を形成したチップ内温度が過熱閾値未満で正常であり、さらに各ドライバ回路3U〜3Zに供給するIC電源電圧が低電圧閾値を超えていて正常であるものとする。
この正常状態では、前述した第1の実施形態と同様に、時点t0で、各ドライバ回路3U〜3Zの制御電圧検出回路32から出力される低電圧検出信号Svd、過電流検出回路33から出力される過電流検出信号Soc及びチップ温度検出回路34から出力される過熱検出信号Sohがともに図7(b)に示すように、ローレベルとなっており、アラーム信号出力回路35から出力されるアラーム信号はハイレベルを維持しているとともに、保護信号Spも図7(e)に示すようにローレベルを維持している。
このとき、リセットパルス形成回路37から出力されるリセット信号Srは、図7(c)に示すように、ローレベルを維持している。
このとき、通知信号出力回路36では、アラーム信号出力回路35から出力されるアラーム信号PSjが、図7(d)に示すように、ハイレベルを維持し、論理反転回路36aから出力される反転パルス列信号Siは、図7(f)に示すように、ローレベルを維持している。このとき、RS型フリップフロップ回路36dがリセット状態にあって、その出力端子QBの出力が、図4(h)に示すように、ハイレベルを維持しているものとする。この場合には、ナンドゲート36bから出力される保護動作通知信号Snは、図7(g)に示すように、正常状態を表すハイレベルを維持している。
また、保護動作信号継続回路42では、保護動作通知信号Snがハイレベルであるので、単安定回路42aはトリガされず、その出力信号Soは図7(i)に示すようにハイレベルを維持する。アラーム信号出力回路35から出力されるパルス列信号PSjも図7(d)に示すようにハイレベルを維持する。しかしながら、論理反転回路42dから出力される反転パルス列信号Siはローレベルを維持する。このため、ナンドゲート42bから出力される第2のリセット信号Sr2は図7(j)に示すようにハイレベルを維持している。
したがって、ノアゲート41の出力信号はローレベルを維持し、これがRS型フリップフロップ回路36dの反転リセット端子RBに入力される。このとき、ノアゲート41の出力信号が、ハイレベルからローレベルへの反転時ではないので、RS型フリップフロップ回路36dは状態変化せずリセット状態を維持する。したがって、RS型フリップフロップ回路36dの出力端子QBから出力される出力信号Sfはハイレベルを維持する。
このインバータ2の各相のIGBT11〜16が正常状態であり、IC電源電圧が正常である状態から、時点t11で、例えば、X相のIGBT1iを駆動するドライバ回路3k(k=X〜Z)に供給されるIC電源電圧が低電圧閾値以下に低下する低電圧異常が発生したときには、この低電圧異常が制御電圧検出回路32で検出される。
これによって、前述した第1の実施形態と同様に、ハイレベルの低電圧検出信号Svdがアラーム信号出力回路35に供給される。このため、アラーム信号出力回路35から図3(a)に示すローレベルのパルス幅Tに比較してパルス間間隔Taが小さく設定されたパルス列信号PSvdが図7(d)に示すように出力される。これと同時に、保護信号Spが図7(e)に示すように、ローレベルからハイレベルに反転される。この保護信号Spがゲート制御回路31に供給されることにより、このゲート制御回路31からのゲート駆動信号の出力が停止されてIGBT1iの駆動が停止される。
この時点t11で、アラーム信号出力回路35から出力されるアラーム信号となるパルス列信号PSvdがローレベルに反転することにより、論理反転回路36aから出力される反転パルス列信号Siが図7(f)に示すようにハイレベルに反転する。このため、ナンドゲート36bから出力される保護動作通知信号Snが図7(g)に示すようにローレベルに反転する。このとき、論理反転回路36cの出力はハイレベルとなるが、RS型フリップフロップ回路36dのセット端子SBが反転入力とされているので、このRS型フリップフロップ回路36dがセットされることはなく、リセット状態を維持する。
このとき、保護動作信号継続回路42では、時点t11で単安定回路42aがトリガされる直前で、オフ遅延回路42cの出力信号がハイレベルであり、論理反転回路42dから出力される反転パルス列信号Siがローレベルからハイレベルに反転する。このため、ナンド回路42bから出力される第2のリセット信号Sr2が図7(j)に示すように一瞬ローレベルとなる。この第2のリセット信号Sr2によってノアゲート41の出力信号がハイレベルからローレベルに反転されるので、RS型フリップフロップ回路36dがリセットされる。しかしながら、もともとRS型フリップフロップ回路36dはリセット状態であるので、このリセット状態を維持し、その反転出力端子QBから出力される出力信号Sfはハイレベルを維持する。
また、保護動作信号継続回路42では、保護動作通知信号Snがローレベルに反転することにより、この保護動作通知信号Snにトリガされて単安定回路42aの出力信号Soが図7(i)に示すように、ハイレベルからローレベルに反転し、このローレベル状態が最大周期のパルス列信号PSohの1周期より僅かに長い所定期間Tmだけ維持される。
したがって、ナンドゲート42bから出力される第2のリセット信号Sr2は瞬時にハイレベルに復帰し、ノアゲート41から出力されるリセット信号もハイレベルに復帰する。このハイレベルのリセット信号がRS型フリップフロップ回路36dの反転リセット端子RBに供給されるが、RS型フリップフロップ回路36dはリセット状態を維持する。
その後、時点t12で、アラーム信号出力回路35から出力されるパルス列信号PSvdが図7(d)に示すようにローレベルからハイレベルに反転する。これに応じて論理反転回路36aから出力される反転パルス列信号Siが図7(f)に示すようにハイレベルからローレベルに反転する。このため、ナンドゲート36bから出力される保護動作通知信号Snが、図7(g)に示すように、ローレベルからハイレベルに反転する。
このとき、論理反転回路36cの出力信号はハイレベルからローレベルに反転することになり、この出力信号がセット信号としてRS型フリップフロップ回路36dのセット端子SBに供給される。これにより、RS型フリップフロップ回路36dがセットされる。このため、RS型フリップフロップ回路36dの出力信号Sfが、図7(h)に示すように、ハイレベルからローレベルに反転する。
この時点t12では、保護動作通知信号継続回路42の単安定回路42aの出力信号Soは、ローレベルを継続しており、ナンドゲート42bから出力される第2のリセット信号Sr2は図7(i)に示すようにハイレベルを継続する。このため、ノアゲート41から出力されるリセット信号もハイレベルを継続する。
その後、RS型フリップフロップ回路36dの出力信号Sfが図7(h)に示すように、ローレベルを維持するので、ナンドゲート36bから出力される保護動作通知信号Snはパルス列信号がハイレベル及びローレベルの反転を繰り返してもハイレベルを維持する。外部の制御装置への保護動作通知が抑制される。
その後、保護動作通知信号継続回路42の単安定回路42の所定期間Tmが経過する時点t14で、単安定回路42bの出力信号がハイレベルに復帰する。その後、時点15でパルス列信号PSvdが図7(d)に示すようにハイレベルからローレベルに反転し、これと同時に反転パルス列信号Siが図7(f)に示すようにローレベルからハイレベルに反転する。このため、オフ遅延回路42cでパルス列信号PSvdのハイレベル状態が遅延されるので、ナンドゲート42bから出力される第2のリセット信号Sr2が図7(j)に示すようにローベルとなる。このため、ノアゲート41から出力されるリセット信号がローベルとなり、RS型フリップフロップ回路36dがリセットされる。このため、RS型フリップフロップ回路36dの反転出力端子QBから出力される出力信号Sfが図7(h)に示すようにローレベルからハイレベルに反転する。
この時点t15では、論理反転回路36aから出力される反転パルス列信号Siがハイレベルに反転しており、ナンドゲート36bから出力される保護通知信号Snはローレベルに反転し、保護動作状態が外部の制御装置に通知される。
その後、時点t16で反転パルス列信号Siがローレベルに反転すると、これに応じてナンドゲート36bから出力される保護動作通知信号Snもハイレベルに復帰する。この保護動作通知信号Snがハイレベルとなることにより、RS型フリップフロップ回路36dがセットされて、その出力信号Sfがローレベルに反転する。これと同時に、保護動作通知継続回路42の単安定回路42aがトリガされてその出力信号がローレベルに反転し、ナンドゲート42bから出力される第2のリセット信号Sr2がハイレベルとなる。このため、ノアゲート41から出力されるリセット信号もハイレベルに反転する。
その後、保護動作通知継続回路42からローレベルの第2のリセット信号Sr2が出力される毎に、保護動作信号Snがローレベルとなって保護動作状態を外部の制御装置に通知する。
また、時点t20で、制御電源38の制御電圧Vcが低電圧閾値Vth1より高い正常な電圧に復帰すると、前述した第1の実施形態と同様に、時点t21で動作信号Smが図7(a)に示すようにハイレベルに反転し、その後時点t22でパルス列信号PSvdがハイレベルとなる。このため、リセット信号形成回路37から出力されるリセット信号Srが図7(c)に示すようにローレベルとなり、ノアゲート41から出力されるリセット信号がローレベルとなることにより、RS型フリップフロップ回路36dがリセットされる。アラーム信号出力回路35からのパルス列信号PSjの受入れ状態に復帰する。
同様に、あるドライバ回路3kの過電流検出回路33でインバータ2を構成するIGBT1iのコレクタ及びエミッタ間の電流が過電流閾値以上となったことを検出した場合には、過電流検出回路33からハイレベルの過電流検出信号Socがハイレベルとなる。この過電流検出信号Socがアラーム信号出力回路35に供給される。このため、アラーム信号出力回路35から図3(b)に示すパルス列信号PSocがアラーム信号として出力される。したがって、通知信号出力回路36からパルス列信号PSocの最初の1周期におけるローレベル区間のパルス幅に対応する保護動作通知信号Snが複数回外部の制御装置に出力される。このため、外部の制御装置では、保護動作通知信号Snのローレベルのパルス幅が長くなることから過電流異常が発生していると認識することができる。このとき、保護信号Spがゲート制御回路31に出力されることにより、ゲート駆動信号がIGBT1iに出力されることが禁止される。
同様に、あるドライバ回路3kのチップ温度検出回路34でインバータ2を構成するIGBT1iを内蔵するチップ温度が上昇すると、チップ温度検出回路34でハイレベルの過熱検出信号Sohが出力される。したがって、アラーム信号出力回路35から図3(c)に示す比較的長いパルス幅のパルス列信号PSohが出力されることになり、これがアラーム信号出力回路35に供給される。このため、アラーム信号出力回路35から図3(c)に示すパルス列信号PSohが出力されることになり、通知信号出力回路36からその最初の1周期におけるローレベル区間のパルス幅に対応する保護動作通知信号Snが外部の制御装置に複数回出力される。したがって、外部の制御装置では、保護動作通知信号Snのローレベルのパルス幅がさらに長くなることから過熱異常が発生していると認識することができる。このとき、保護信号Spがゲート制御回路31に出力されることにより、ゲート駆動信号がIGBT1iに出力されることが禁止される。
このように、第2の実施形態によると、アラーム出力回路35から保護信号Spが出力されている間、保護動作信号継続回路42の単安定回路42aから出力される出力信号Soがローレベルを維持している間パルス列信号PSjに基づく保護動作の通知が抑制される。その後、単安定回路42aの出力信号Soがローレベルからハイレベルに復帰した状態で、反転パルス列信号Siがローレベルからハイレベルに反転する時点で、反転パルス列信号Siがハイレベルを維持する間保護動作通知信号Snがローレベルとなって保護動作状態を外部の制御装置に通知することができる。
このとき、保護動作通知信号Snは、パルス列信号PSjの変化に同期して連続的にローレベルに反転するのではなく、保護動作通知信号Snが単安定回路42aで設定された所定期間Tmを開けて通知される。このため、外部の制御装置で、保護動作通知信号Snのローレベルの区間でクロック信号CPをカウントし、このカウント数とクロック信号間の時間を乗算して積算時間を算出し、この積算時間から保護動作通知信号Snが低電圧検出信号Svdによるものであることを検出する場合でも、積算時間を誤ることがなく、正確に保護動作通知信号Snの判定を行うことができる。
しかも、保護動作通知信号Snが外部の制御装置に複数回通知されるので、前述した第1の実施形態における1回の通知に比較して保護動作通知信号の伝達の確実性を向上させることができる。また、保護動作通知信号Snを複数回ローレベルとすることにより、1回の通知では満足できない需要者に対して、保護動作通知信号Snの利用を拡大して汎用性を確保することができる。
なお、上記第2の実施形態においては、アラーム信号出力回路35からパルス列信号PSjが出力されている間継続して、所定間隔を保って保護動作通知信号をローレベルとする場合を説明した。しかしながら、上記第2の実施形態では、通知信号出力回路36で保護動作通知信号をローレベルとする回数を2回以上の所定回数に限定することもできる。この場合には、保護動作通知信号のローレベルの回数をカウンタや複数段のシフトレジスタ等で検出し、所定回数に達したときに、保護動作通知信号継続回路42から出力される第2のリセット信号Sr2を停止させるようにすればよい。
なお、上記第1及び第2の実施形態においては、電力変換装置としてインバータを適用した場合について説明したが、これに限定されるものではなく、交流電力を直流電力に変換するコンバータや直流電力を昇降圧するチョッパ回路等にも適用することもでき、その他半導体素子を含む任意の電力変換装置に本発明を適用することができる。また、三相の電力変換装置に本発明を適用した場合について説明したが、4相以上の電力変換装置や単相の電力変換装置に本発明を適用することもできる。
また、上記第1及び第2の実施形態においては、アラーム信号出力回路35で、発生するパルス列信号PSvd、PSoc及びPSohのパルス幅を基本パルス幅T、2T及び4Tに設定した場合について説明したが、これに限定されるものではなく、制御装置で識別可能な異なるパルス幅であれば任意のパルス幅のパルス列信号を適用することができる。
さらに、上記第1及び第2の実施形態においては、アラーム信号出力回路35から出力されるパルス列信号PSvd、PSoc及びPSohをローレベルのパルス幅が異なるように設定した場合について説明したが、これに限定されるものではなく、パルス列信号PSvd、PSoc及びPSohをハイレベルのパルス幅を異なるように設定することもできる。この場合には、通知信号出力回路36の論理反転回路36aを省略すればよい。
また、上記第1及び第2の実施形態においては、通知信号出力回路36から保護動作時にローレベルとなる保護動作通知信号Snを出力する場合について説明したが、保護動作時にハイレベルとなる保護動作通知信号Snを出力するようにしてもよい。
また、上記第1及び第2の実施形態においては、保護動作通知信号Snを、各ドライバ回路3X〜3Zから個別に出力する場合について説明したが、例えば、ドライバ回路3X〜3Zから出力される保護動作通知信号SnをIPM(Intelligent Power Module)内のオアゲートに入力し、オアゲートの出力を保護動作通知信号としてIPMの外部に出力する構成としてもよい。
さらに、上記第1及び第2の実施形態においては、半導体素子としてIGBTを適用した場合について説明したが、これに限定されるものではなく、パワーFET等の任意の半導体素子を適用することができる。
さらに、上記第1及び第2の実施形態においては、制御電源の低電圧、IGBTの過電流及び過熱を検出する場合について説明したが、これに限定されるものではなく、上記の3種類の保護動作の内の2種類を検出するようにしてもよく、さらには過電圧等の保護動作を必要とする他の状態を検出する異常検出回路を設けるようにしてもよい。
1…電力変換装置、2…インバータ、3U〜3Z…ドライバ回路、4…交流負荷、11〜16…IGBT、17…チップ、18…電流センサ、19…温度センサ、21〜26…フリーホイールダイオード、UA…上アーム、LA…下アーム、31…ゲート制御回路、32…制御電圧検出回路、33…過電流検出回路、34…チップ温度検出回路、35…アラーム信号出力回路、36…通知信号出力回路、36a…論理反転回路、36b…ナンドゲート、36c…論理反転回路、36d…RS型フリップフロップ回路、37…リセットパルス形成回路、38…制御電源、41…ノアゲート、42…保護動作通知継続回路、42a…単安定回路、42b…ナンドゲート

Claims (7)

  1. 電力変換装置を構成する半導体素子を個別に駆動する半導体素子の駆動装置であって、
    前記半導体素子の保護動作を行うために必要な情報を検出する複数の保護回路と、
    前記複数の保護回路毎に異なるパルス幅のパルス信号が設定され、前記複数の保護回路のうち最初に保護動作が必要であることを検出した保護回路に対応するパルス信号を、当該保護動作が必要であることを検出している期間継続してアラーム信号として出力するアラーム信号出力回路と、
    該アラーム信号出力回路からアラーム信号が出力されたときに、前記設定されたパルス幅に相当する1パルス分を保護動作通知信号として出力する通知信号出力回路と
    を備えたことを特徴とする半導体素子の駆動装置。
  2. 前記通知信号出力回路は、ナンドゲートとRS型フリップフロップ回路とを備え、前記ナンドゲートの一方の入力側にアラーム信号出力回路のアラーム信号を論理反転回路を介して入力し、当該ナンドゲートの出力を外部出力端子に出力するとともに、論理反転回路を介してRS型フリップフロップ回路の反転セット端子に入力し、前記RS型フリップフロップ回路の反転出力を前記ナンドゲートの他方の入力側に供給することを特徴とする請求項1に記載の半導体素子の駆動装置。
  3. 前記アラーム信号出力回路は、前記アラーム信号の出力時に前記半導体素子を保護動作させる保護信号を出力するように構成され、該アラーム信号出力回路から出力される前記保護信号が停止され且つ当該半導体素子の動作信号がオン状態であるときに、前記通知信号出力回路のRS型フリップフロップ回路をリセットするリセット回路を備えていることを特徴とする請求項2に記載の半導体素子の駆動装置。
  4. 前記保護回路は、前記半導体素子の温度を検出する温度検出回路と、前記半導体素子の過電流を検出する過電流検出回路と、制御電圧を検出する制御電圧検出回路とを少なくとも備えていることを特徴とする請求項1乃至3の何れか1項に記載の半導体素子の駆動装置。
  5. 電力変換装置を構成する半導体素子を個別に駆動する半導体素子の駆動装置であって、
    前記半導体素子の保護動作を行うために必要な情報を検出する複数の保護回路と、
    前記複数の保護回路毎に異なるパルス幅のパルス信号が設定され、前記複数の保護回路のうち最初に保護動作が必要であることを検出した保護回路に対応するパルス信号を、当該保護動作が必要であることを検出している期間継続してアラーム信号として出力するアラーム信号出力回路と、
    該アラーム信号出力回路からアラーム信号が出力されたときに、前記設定されたパルス幅に相当する1パルス分を保護動作通知信号として所定間隔を保って複数回出力する通知信号出力回路と
    を備えたことを特徴とする半導体素子の駆動装置。
  6. 前記通知信号出力回路は、ナンドゲートとRS型フリップフロップ回路とを備え、前記ナンドゲートの一方の入力側にアラーム信号出力回路のアラーム信号を論理反転回路を介して入力し、当該ナンドゲートの出力を外部出力端子に出力するとともに、論理反転回路を介してRS型フリップフロップ回路の反転セット端子に入力し、前記RS型フリップフロップ回路の反転出力を前記ナンドゲートの他方の入力側に供給することを特徴とする請求項5に記載の半導体素子の駆動装置。
  7. 前記アラーム信号出力回路は、前記アラーム信号の出力時に前記半導体素子を保護動作させる保護信号を出力するように構成され、該アラーム信号出力回路から出力される前記保護信号が停止され且つ当該半導体素子の動作信号がオン状態であるときに、前記通知信号出力回路のRS型フリップフロップ回路をリセットするリセット信号形成回路と、所定時間間隔で前記アラーム信号の1パルス分の立ち上がりの直前で当該RS型フリップフロップをリセットする保護動作通知信号継続回路とを備えていることを特徴とする請求項6に記載の半導体素子の駆動装置。
JP2011168512A 2010-12-14 2011-08-01 半導体素子の駆動装置 Active JP5724730B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011168512A JP5724730B2 (ja) 2010-12-14 2011-08-01 半導体素子の駆動装置
US13/316,230 US8779929B2 (en) 2010-12-14 2011-12-09 Semiconductor element drive device having a plurality of protection circuits and outputting a protection operation notification signal that identifies which of the protection circuits detected a problem
EP11193412.1A EP2466752B1 (en) 2010-12-14 2011-12-14 Semiconductor element drive device
CN201110443134.7A CN102570401B (zh) 2010-12-14 2011-12-14 半导体元件驱动设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010277689 2010-12-14
JP2010277689 2010-12-14
JP2011168512A JP5724730B2 (ja) 2010-12-14 2011-08-01 半導体素子の駆動装置

Publications (2)

Publication Number Publication Date
JP2012143125A JP2012143125A (ja) 2012-07-26
JP5724730B2 true JP5724730B2 (ja) 2015-05-27

Family

ID=45217409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011168512A Active JP5724730B2 (ja) 2010-12-14 2011-08-01 半導体素子の駆動装置

Country Status (3)

Country Link
US (1) US8779929B2 (ja)
EP (1) EP2466752B1 (ja)
JP (1) JP5724730B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6201296B2 (ja) * 2012-11-06 2017-09-27 富士電機株式会社 電力変換装置の制御装置
JP6201302B2 (ja) * 2012-11-22 2017-09-27 富士電機株式会社 半導体素子の駆動装置
JP2014138521A (ja) * 2013-01-18 2014-07-28 Fuji Electric Co Ltd 半導体素子の駆動装置
JP6187093B2 (ja) * 2013-09-26 2017-08-30 株式会社ジェイテクト 電力変換装置
JP6394704B2 (ja) * 2014-09-29 2018-09-26 富士電機株式会社 半導体装置
CN106464249B (zh) 2014-11-06 2020-03-03 富士电机株式会社 半导体元件的驱动装置
JPWO2016103929A1 (ja) * 2014-12-26 2017-04-27 富士電機株式会社 半導体装置および温度警報出力方法
JP6398949B2 (ja) 2015-11-05 2018-10-03 三菱電機株式会社 半導体素子の駆動装置
DE112016003049T5 (de) * 2016-02-17 2018-03-29 Fuji Electric Co., Ltd. Überstromschutzvorrichtung für halbleitervorrichtung
JP6468399B2 (ja) * 2016-06-03 2019-02-13 富士電機株式会社 半導体素子の駆動装置
CN106230409B (zh) * 2016-08-25 2023-05-26 中车株洲电力机车研究所有限公司 一种带ntc采集功能的igbt并联驱动器
CN106327775A (zh) * 2016-08-28 2017-01-11 桂林市晶准测控技术有限公司 一种基于云服务的电气火灾监控系统
CN109005673B (zh) 2016-09-02 2020-09-08 富士电机株式会社 半导体元件的驱动装置
US10728960B2 (en) * 2017-03-16 2020-07-28 Infineon Technologies Ag Transistor with integrated active protection
JP6824142B2 (ja) * 2017-11-22 2021-02-03 三菱電機株式会社 電力半導体モジュールおよび電力変換装置
JP6948980B2 (ja) 2018-04-23 2021-10-13 三菱電機株式会社 半導体素子の駆動装置
JP7038647B2 (ja) * 2018-12-12 2022-03-18 三菱電機株式会社 インテリジェントパワーモジュール
DE112020001283T5 (de) * 2019-04-17 2021-12-02 Hitachi Astemo, Ltd. Lasttreiber
US11201459B1 (en) 2019-05-02 2021-12-14 Motiv Power Systems, Inc. EFuse for use in high voltage applications
JP2021191208A (ja) 2020-06-04 2021-12-13 富士電機株式会社 半導体装置
US11881857B2 (en) * 2021-07-09 2024-01-23 Semiconductor Components Industries, Llc Gate driver with temperature monitoring features
DE112022000234T5 (de) * 2021-07-12 2023-09-14 Fuji Electric Co., Ltd. Steuervorrichtung und schaltvorrichtung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811872B2 (ja) 1990-02-26 1998-10-15 富士電機株式会社 半導体装置の保護回路
JP3460209B2 (ja) 1993-11-29 2003-10-27 株式会社安川電機 電動機駆動回路の遮断制御方法
JPH07274485A (ja) * 1994-03-31 1995-10-20 Meidensha Corp パワートランジスタ・モジュールの故障識別方式
JPH0870580A (ja) * 1994-08-30 1996-03-12 Sanyo Electric Co Ltd 警報回路
JPH1117508A (ja) * 1997-06-20 1999-01-22 Toshiba Corp パワーモジュール及び電力変換装置
JP3635988B2 (ja) 1999-05-27 2005-04-06 富士電機デバイステクノロジー株式会社 半導体装置
US6934139B2 (en) 2000-05-01 2005-08-23 Fuji Electric Device Technology Co., Ltd. Intelligent power module
JP4792655B2 (ja) * 2000-05-01 2011-10-12 富士電機株式会社 インテリジェントパワーモジュール
JP2003088093A (ja) * 2001-09-11 2003-03-20 Toshiba Corp インテリジェントパワーモジュール、およびその制御回路
US20030218891A1 (en) * 2002-05-24 2003-11-27 Hong-Chung Liu A method and apparatus for preventing overload of a digital power inverter
JP4600226B2 (ja) * 2005-09-16 2010-12-15 株式会社日立製作所 電動機の駆動制御装置
JP2007324828A (ja) * 2006-05-31 2007-12-13 Hitachi Ltd 半導体素子の駆動回路
WO2009035677A1 (en) * 2007-09-12 2009-03-19 International Rectifier Corporation Switched mode power converter with over temperature detection
US7804415B2 (en) * 2007-09-14 2010-09-28 Astec International Limited Health monitoring for power converter components
JP2010263712A (ja) * 2009-05-08 2010-11-18 Mitsuba Corp モータ駆動装置、及び、モータ駆動システム
JP5360002B2 (ja) * 2010-06-28 2013-12-04 富士電機株式会社 半導体素子の駆動装置

Also Published As

Publication number Publication date
US20120146782A1 (en) 2012-06-14
JP2012143125A (ja) 2012-07-26
EP2466752A2 (en) 2012-06-20
CN102570401A (zh) 2012-07-11
US8779929B2 (en) 2014-07-15
EP2466752B1 (en) 2020-03-11
EP2466752A3 (en) 2014-04-23

Similar Documents

Publication Publication Date Title
JP5724730B2 (ja) 半導体素子の駆動装置
JP5360002B2 (ja) 半導体素子の駆動装置
JP5725166B2 (ja) 電力変換装置の制御装置
JP6201302B2 (ja) 半導体素子の駆動装置
JP6201296B2 (ja) 電力変換装置の制御装置
JP6569816B2 (ja) 半導体素子の駆動装置
JP6468399B2 (ja) 半導体素子の駆動装置
US10965119B2 (en) Semiconductor device
JP2017093065A (ja) 半導体素子の駆動装置
JP6007605B2 (ja) 半導体素子の駆動装置
JP5915232B2 (ja) スイッチング素子の制御回路及びスイッチング素子の制御方法
JP2014215234A (ja) 配線状態検出装置
JP2020088975A (ja) 電気自動車
CN102570401B (zh) 半导体元件驱动设备
JP2014036455A (ja) 電力変換装置およびその出力欠相検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150316

R150 Certificate of patent or registration of utility model

Ref document number: 5724730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250