JP6201302B2 - 半導体素子の駆動装置 - Google Patents

Description

本発明は、電力変換装置を構成する複数の半導体素子を駆動すると共に、半導体素子の保護に必要な情報の通知機能を備えた半導体素子の駆動装置に関する。

近時、インテリジェント・パワーモジュール（ＩＰＭ）が注目されている。このインテリジェント・パワーモジュールは、半導体素子（ＩＧＢＴ等のパワートランジスタ）とその駆動回路と共に、前記半導体素子の過電流、制御電源の電圧低下、過熱等の異常に対する保護回路を１つの電子部品としてモジュール化したものである。また上述した異常をそれぞれ検出する複数の保護回路に加えて、各保護回路にて検出した異常の種別に応じて、予め設定したパルス幅のアラーム信号を外部出力する通知回路（出力回路）を前記インテリジェント・パワーモジュールに組み込むことも提唱されている（例えば特許文献１を参照）。このようなアラーム信号の通知回路を備えることで、前記駆動装置を制御する制御装置側、例えばインバータ制御装置においては前記アラーム信号のパルス幅を検出することで、半導体素子に生じた異常の種別を判別することができる。

しかしながら前記通知回路からパルス幅の異なる複数のアラーム信号が同時期に出力された場合、その判別が困難になると言う問題を含んでいる。そこで本出願人は先に上記不具合を回避し、また一般的にはパルス信号列として出力される前記アラーム信号の判別を容易化する半導体素子の駆動装置を提唱した（特許文献２を参照）。この半導体素子の駆動装置は、最初に異常を検出した保護回路の出力（保護信号）に応じて、予め異常の種別毎に定めたパルス幅のアラーム信号を１パルス分だけ、或いは予め設定した時間間隔を経て１パルス分ずつ出力するものである。

特開平８−７０５８０号公報 特開２０１２−１４３１２５号公報

特許文献２で提唱した半導体素子の駆動装置によれば、パルス幅の異なる複数種のアラーム信号が同時期に出力されることがない。従って通知されたアラーム信号のパルス幅の検出（計測）が容易であり、検出したアラーム信号のパルス幅から異常の種別を正確に識別することができる。しかし半導体素子の異常検出時にその種別に応じたパルス幅のアラーム信号が１パルス分だけ、或いは予め設定した時間間隔を経て１パルス分ずつ出力されるだけなので、前記半導体素子の異常が解消されても、これを検出することができないと言う不具合がある。

このような不具合を解消する為に、例えば前記半導体素子の異常が解消されたとき、前記複数の保護回路からの前記保護信号の出力が停止することを利用して、前記アラーム信号とは異なるパルス幅の異常解消信号を出力することも考えられる。しかし異常解消信号を明確に識別し得るように、例えば前記アラーム信号に比較してそのパルス幅を長くすると、異常解消を検出するまでに長い時間が掛かると言う新たな問題が生じる。

本発明はこのような事情を考慮してなされたもので、その目的は、半導体素子に生じた異常要因に応じたパルス幅のアラーム信号を的確に通知する機能を備えると共に、前記半導体素子の異常要因が解消されたことを速やかに通知する機能を備えた半導体素子の駆動装置を提供することにある。

上述した目的を達成するべく本発明に係る半導体素子の駆動装置は、電力変換装置を構成する半導体素子を駆動する駆動回路と、前記半導体素子の保護動作に必要な情報を検出して保護信号を生成し、前記駆動回路による前記半導体素子の駆動を停止させる複数の保護回路と、これらの保護回路の出力に応じて異常の種別に応じたパルス幅のアラーム信号を生成するアラーム生成回路と、前記アラーム信号を所定のレベルで外部出力する出力回路とを備え、特に
前記複数の保護回路からの前記保護信号の出力が停止すると共に、前記アラーム生成回路からの前記アラーム信号の出力が停止したときに一定期間に亘って保護解除信号を生成する保護解除回路と、
前記保護解除信号に従って前記出力回路の信号出力レベルを変更する出力制御回路と
を備えたことを特徴としている。

好ましくは前記複数の保護回路は、当該駆動装置に加えられる制御電圧を検出する制御電圧検出回路、前記半導体素子の温度を検出する温度検出回路および前記半導体素子に流れる電流を検出する電流検出回路を含み、低電圧保護、過熱保護、および過電流保護を促す保護信号をそれぞれ生成する。そして前記保護解除回路は、前記複数の保護回路からの前記保護信号の出力が停止し、且つ前記アラーム信号の出力が停止したときに付勢されて、一定期間に亘って保護解除信号を生成するワンショット回路を含んで構成される。

また前記出力制御回路は、例えば前記出力回路を構成する出力トランジスタに並列に設けられて、前記保護解除信号を受けて該出力トランジスタの出力電圧を分圧する分圧回路として実現される。

好ましくは前記アラーム生成回路は、例えば前記複数の保護回路の中で最初に保護信号を出力した保護回路に対して予め定められたパルス幅のアラーム信号を、前記保護信号の出力が継続している期間に亘って連続して生成するように構成される。更に前記アラーム生成回路は、例えば前記複数の保護回路のいずれかが保護信号を出力したときに前記アラーム信号の生成を開始し、前記保護信号の出力が停止したときには前記アラーム信号を形成するパルス信号列における１パルス分のパルス信号の出力が完了した時点で当該アラーム信号の生成を停止するように構成される。

このような構成の半導体素子の駆動装置によれば、半導体素子に生じた異常要因に応じたパルス幅のアラーム信号が１パルス分、または予め設定した時間間隔を経て１パルス分ずつ出力される。従って前記駆動装置から通知されたアラーム信号のパルス幅の検出（計測）が容易であり、検出したアラーム信号のパルス幅から異常の種別（要因）を正確に識別することができる。しかも前記半導体素子の異常要因が解消されて前記アラーム信号の出力が終了したときには該アラーム信号とは異なるレベルの保護解除信号が出力される。従って前記保護解除信号のパルス幅を検出しなくても、その信号出力レベルから該保護解除信号を前記アラーム信号とは明確に区別して検出することができる。故に前記保護解除信号から前記異常要因の解消を容易に、且つ速やかに検出することができる。

換言すれば、例えば電力変換装置を構成する半導体素子を駆動する前記動作信号を生成する制御部側においては、前記半導体素子の異常要因を正確に把握して適切な保護対策を講じることが可能である。そして半導体素子の異常要因が解消されたときには、その異常解消を前記保護解除信号から速やかに検出して前記制御装置を正常状態に迅速に復帰させることが可能となる等の効果が奏せられる。

本発明が適用される電力変換装置の全体的な概略構成を示す図。 本発明の一実施形態に係る半導体素子の駆動装置の要部概略構成図。 図２に示すアラーム生成回路が生成するアラーム信号を示す図。 図２に示す駆動装置の動作を説明する為の信号波形図。 駆動装置からの出力信号に対する検出回路の構成例を示す図。

以下、図面を参照して本発明の実施形態について説明する。

図１は本発明が適用される電力変換装置の全体的な概略構成を示すブロック図である。この電力変換装置１は、直流電力を交流電力に変換するインバータ２を備えると共に、インバータ２を構成する複数（この例では６個）の半導体素子（ＩＧＢＴ；Insulated Gate Bipolar Transistor）１１〜１６を個別に駆動する複数（６個）の駆動回路（ドライバ回路）３Ｕ〜３Ｚを備える。尚、図中２１〜２６は、前記ＩＧＢＴ１１〜１６の各エミッタ・コレクタ間にそれぞれ逆並列に接続されたフリーホイール・ダイオードをそれぞれ示している。

インバータ２を構成する６個のＩＧＢＴ１１〜１６は、２個ずつ直列に接続されて３組のハーフブリッジ回路を構成する。これらのハーフブリッジ回路は直流電源（図示せず）の正極ラインＬｐと負極ラインＬｎとの間にそれぞれ介装されている。並列に設けられた前記３組のハーフブリッジ回路は、前記正極ラインＬｐと前記負極ラインＬｎとの間に供給される直流電力を三相交流電力に変換する三相フルブリッジ回路を構成する。このインバータ２により変換された三相交流電力は、電動モータ等の交流負荷４に供給される。

より詳しくは前記インバータ２を構成する６個のＩＧＢＴ１１〜１６の内、正極ラインＬｐに接続されたＩＧＢＴ１１,１３,１５は、三相交流のＵ相、Ｖ相およびＷ相をそれぞれ形成する上アームＵＡを構成する。また負極ラインＬｎに接続されたＩＧＢＴ１２,１４,１６は、三相交流のＸ相、Ｙ相およびＺ相をそれぞれ形成する下アームＬＡを構成している。そしてこれらのＩＧＢＴ１１〜１６は、互いに位相を異ならせてオン・オフ駆動されることで前記直流電力をスイッチングし、各ＩＧＢＴ１１〜１６間の直列接続点から三相交流電力を出力する。

ところで前記各ＩＧＢＴ１１〜１６は、例えば図２に示すように電流センサ１８および温度センサ１９と共にそれぞれ１つの半導体チップ１７に組み込まれて１チップ化されている。前記電流センサ１８は、特に図示しないがＩＧＢＴ１１のコレクタ・エミッタ間を流れる電流を検出する電流検出用ＩＧＢＴや電流検出抵抗を有している。この電流センサ１８は、ＩＧＢＴ１１のコレクタ・エミッタ間に流れる電流の大きさに応じた電圧Ｖｉを出力する。また前記温度センサ１９はサーミスタや温度検出用ダイオードを備える。この温度センサ１９は、半導体チップ１７の温度Ｔに応じた電圧Ｖtを出力する。また前記電流センサ１８および温度センサ１９を備えて１チップ化されたＩＧＢＴ１１〜１６は、例えばその駆動回路３Ｕ〜３Ｚと共にそれぞれ１つのパッケージに収められて電子部品化され、前述したインテリジェント・パワーモジュール（ＩＰＭ）１ａとして実現される。

図２はインテリジェント・パワーモジュール１ａとして実現された前記ＩＧＢＴ１１とその駆動回路３Ｕとからなる半導体素子の駆動装置の概略構成を示している。尚、ここでは前記電力変換装置１を代表して、１つの電子部品（ＩＰＭ１ａ）として実現される前記Ｕ相のＩＧＢＴ１１とその駆動回路３Ｕとからなる駆動装置の概略構成について説明するが、残りの各相Ｖ〜Ｚについても同様に構成されるので、その説明については省略する。

駆動回路３Ｕは、前記半導体素子のインバータ制御部（図示せず）から与えられる制御信号Ｓｍを入力して前記ＩＧＢＴ１１のゲートをオン・オフ制御するゲート制御回路３１を備える。前記制御信号Ｓｍは、前記インバータ制御部において前述したＵ相〜Ｚ相のそれぞれに応じた位相制御の下でパルス幅変調（ＰＷＭ）したパルス信号からなる。また前記ゲート制御回路３１には、後述するオア回路３５から保護信号（駆動停止信号）Ｓpが入力されている。

前記ゲート制御回路３１は前記保護信号Ｓpがオフ（Ｌレベル）のとき、つまり保護信号Ｓpが出力されていないとき、前記ＩＧＢＴ１１のゲートに前記制御信号Ｓｍを印加して該ＩＧＢＴ１１をオン・オフ駆動する。また前記ゲート制御回路３１は前記保護信号Ｓpがオン（Ｈレベル）のとき、前記制御信号Ｓｍの通過を阻止することで前記ＩＧＢＴ１１の駆動を禁止し、これによってＩＧＢＴ１１を異常から保護する。

また前記駆動回路３Ｕは、前記ＩＧＢＴ１１の保護機能を実現する複数の保護回路として、制御電圧検出回路３２、電流検出回路３３、および温度検出回路３４を備える。制御電圧検出回路３２は、外部電源３９から供給される当該駆動回路３Ｕの制御電圧Ｖｃと、予め設定した第１の閾値電圧Ｖth１とを比較する第１の比較器ＣＰ１を主体として構成される。そしてこの制御電圧検出回路３２（第１の比較器ＣＰ１）は、前記制御電圧Ｖｃが第１の閾値電圧Ｖth１以下に低下したとき、これを制御電圧Ｖｃの異常低下として検出してＨレベルの電圧異常検出信号（保護信号）Ｓvdを出力する。

また前記電流検出回路３３は、前記電流センサ１８から出力される電圧Ｖiと、予め設定した第２の閾値電圧Ｖth２とを比較する第２の比較器ＣＰ２を主体として構成される。そして電流検出回路３３（第２の比較器ＣＰ２）は、前記電圧Ｖiが第２の閾値電圧Ｖth２を超えるとき、これを過電流として検出してＨレベルの過電流異常検出信号（保護信号）Ｓocを出力する。

更に前記温度検出回路３４は、前記温度センサ１９から出力される半導体チップ１７の温度Ｔを示す電圧Ｖtと、予め設定した第３の閾値電圧Ｖth３とを比較する第３の比較器ＣＰ３を主体として構成される。そしてこの温度検出回路３４（第３の比較器ＣＰ３）は、前記電圧Ｖtが第３の閾値電圧Ｖth３を下回るとき、これを過熱として検出してＨレベルの過熱異常検出信号（保護信号）Ｓohを出力する。尚、温度検出回路３４に設けられた電源３４ａは、前記温度センサ１９として用いられる温度検出用ダイオードに一定電流を供給して該温度検出用ダイオードを駆動する役割を担う。

そして前記ＩＧＢＴ１１に異常要因が生じていないとき、具体的には前記制御電圧Ｖｃの異常低下、前記ＩＧＢＴ１１の過電流、および前記ＩＧＢＴ１１が形成された半導体チップ１７の過熱がない場合には、前記制御電圧検出回路３２（第１の比較器ＣＰ１）、電流検出回路３３（第２の比較器ＣＰ２）、および温度検出回路３４（第３の比較器ＣＰ３）の各出力はそれぞれＬレベルに保たれる。従って前記各異常検出信号（保護信号）Ｓvd,Ｓoc,Ｓohは出力されない。

ところで前記オア回路３５は、前記制御電圧検出回路３２、電流検出回路３３、および温度検出回路３４からそれぞれ出力される異常検出信号Ｓvd,Ｓoc,Ｓohを入力して前記ＩＧＢＴ１１の駆動を停止する為の駆動停止信号（保護信号）Ｓpを生成する。この駆動停止信号Ｓpは、前述したように前記ゲート制御回路３１に与えられる。また前記異常検出信号Ｓvd,Ｓoc,Ｓohをそれぞれ入力するアラーム生成回路３６は、前記各異常検出信号（保護信号）Ｓvd,Ｓoc,Ｓohに応じたアラーム信号ＰＳvd,ＰＳoc,ＰＳohを択一的に生成する。

即ち、前記アラーム生成回路３６は、予め前記各検出回路３２,３３,３４のそれぞれに対応付けて設定した互いに異なるパルス幅Ｔvd,Ｔoc,Ｔohのパルス信号の１つを、パルス間隔Ｔaで生成するパルス信号発生器（図示せず）を備える。この前記アラーム生成回路３６は、前記検出回路３２,３３,３４のいずれかから前記異常検出信号Ｓvd,Ｓoc,Ｓohが与えられたときに前記パルス信号発生器を起動する。そして前記アラーム生成回路３６は、当該異常検出信号Ｓvd,Ｓoc,Ｓohを出力した検出回路３２,３３,３４に対応付けられたパルス幅Ｔvd,Ｔoc,Ｔohのパルス信号列からなるアラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）を生成して出力する。

尚、前記アラーム生成回路３６は、前記検出回路３２,３３,３４から前記異常検出信号Ｓvd,Ｓoc,Ｓohが同時に与えられた場合、最初に与えられた異常検出信号Ｓvd（Ｓoc,Ｓoh）だけを、その異常発生の主要因として取り込んで動作する。また前記パルス信号発生器は、前記検出回路３２,３３,３４からの前記異常検出信号Ｓvd,Ｓoc,Ｓohの入力がなくなったとき、前記アラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）の生成動作を停止する。つまり前記パルス信号発生器は、異常検出信号Ｓvd,Ｓoc,Ｓohの出力が停止したとき、前記パルス幅Ｔvd,Ｔoc,Ｔohからなるパルス信号の１パルス分の出力が完了した時点で前記アラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）の生成動作を停止する。

ちなみに前記パルス信号発生器は、特に図示しないが、例えばコンデンサの充放電を利用した積分回路と、この積分回路の動作（コンデンサの充放電）を制御するヒステリシス型の比較器とを備えて構成される。ヒステリシス型の比較器は、前記コンデンサの充放電の上限電圧および下限電圧をそれぞれ規定する第１および第２の判定閾値Ｖ1,Ｖ2と前記積分回路の出力電圧とを比較し、その比較結果に応じて前記コンデンサの充放電を制御する。

特にパルス信号発生器は、前記異常検出信号Ｓvd,Ｓoc,Ｓohに応じて前記コンデンサの充電電流を選択設定して前記パルス幅Ｔvd,Ｔoc,Ｔohを規定するＬレベルの出力を前記ヒステリシス型の比較器から得ている。またパルス信号発生器は、前記コンデンサに蓄積された電荷を一定電流で放電させて前記パルス間隔Ｔaを規定するＨレベルの出力を前記ヒステリシス型の比較器から得ている。パルス信号発生器は、これら比較器の出力を用いることで前記パルス信号列を生成する。

具体的には前記アラーム生成回路３６のパルス信号発生器は、例えば電圧異常検出信号Ｓvdが与えられた場合には、前記ヒステリシス型の比較器の制御の下で前記コンデンサを基準電流Ｉcで充電した後、一定電流Ｉdで放電する動作を繰り返す。すると、図３(ａ)に示すようにパルス幅Ｔvdのパルス信号（Ｌレベル）がパルス間隔Ｔaで連続して生成される。また前記パルス信号発生器は、前記過電流を示す異常検出信号Ｓocが与えられた場合には、前記基準電流Ｉcの１／２の電流で前記コンデンサを充電した後、前記一定電流Ｉdで放電する動作を繰り返す。すると、図３(ｂ)に示すように前記パルス幅Ｔvdの２倍のパルス幅Ｔoc（＝２Ｔvd）のパルス信号（Ｌレベル）が前記パルス間隔Ｔaで連続して生成される。

更に前記パルス信号発生器は、前記過熱異常検出信号Ｓohが与えられた場合には、前記基準電流Ｉcの１／４の電流で前記コンデンサを充電した後、前記一定電流Ｉdで放電する動作を繰り返す。すると、図３(ｃ)に示すように前記パルス幅Ｔvdの４倍のパルス幅Ｔoh（＝４Ｔvd＝２Ｔoc）のパルス信号（Ｌレベル）が前記パルス間隔Ｔaで連続して生成される。尚、上述したパルス幅Ｔvd,Ｔoc,Ｔohについては、互いに明確に識別可能な時間差を有するものであれば良く、任意に設定可能である。

そして前記アラーム生成回路３６が生成した異常の種別に応じたパルス幅のアラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）は、出力回路を構成するＭＯＳ-ＦＥＴからなる出力トランジスタ３７のゲートに印加され、該出力トランジスタ３７をオン・オフ制御する。この結果、前記出力トランジスタ３７を介して、前記制御電圧ＶcをＨレベルとする前記所定のパルス幅のパルス信号（Ｌレベル）が出力端子を介して外部出力される。尚、図中３８は前記出力トランジスタ（ＭＯＳ-ＦＥＴ）３７のドレインと前記制御電圧Ｖcの電源ラインとの間に介装された負荷抵抗である。

尚、前記アラーム生成回路３６は、前記異常検出信号Ｓvd,Ｓoc,Ｓohに応じて前述したパルス幅Ｔvd,Ｔoc,Ｔohのパルス信号の１つを、１パルスだけ出力するように構成することも勿論可能である。この場合、前記パルス信号発生器を、例えば前記パルス幅Ｔvd,Ｔoc,Ｔohの各パルス信号をそれぞれ生成するワンショット回路を用いて構成すれば良い。

ここで本発明に係る駆動回路３Ｕが特徴とするところは、上述した構成に加えて更に前記オア回路３５の出力と前記アラーム生成回路３６の出力とに従って一定期間に亘って異常解除信号を生成する保護解除回路４０を備える点にある。この保護解除回路４０は、前記オア回路３５の出力をインバータ回路４１を介して入力すると共に、前記アラーム生成回路３６の出力を負論理端子に入力するアンド回路４２を備える。

このアンド回路４２は、前記保護信号Ｓpの出力がＨレベルのとき、或いは前記アラーム信号ＰＳjが出力されているときには、その出力をＬレベルに保つ。そして前記オア回路３５の出力がＬレベルとなり、且つ前記アラーム生成回路３６の出力がＬレベルとなったとき、つまり前記保護信号Ｓpの出力が停止すると共に前記アラーム信号ＰＳjの出力が停止したときにＨレベルに反転する。そして前記アンド回路４２は、その出力をＨレベルに反転させることでワンショット回路４３を付勢し、該ワンショット回路４３の出力として一定期間に亘る保護解除信号を生成する役割を担う。

このワンショット回路４３の出力（保護解除信号）は、前記出力トランジスタ３７に並列に設けられたＭＯＳ-ＦＥＴからなるトランジスタ４４のゲートに印加され、該トランジスタ４４をオン制御する。このトランジスタ４４は、オン動作によって前記出力トランジスタ３７のドレイン・ソース間に所定の抵抗４５を並列接続する役割を担う。従って前記アラーム信号ＰＳjの出力の停止に伴って前記出力トランジスタ３７がオフ動作したとき、前記トランジスタ４４は、前記ワンショット回路４３の出力を受けてオン動作する。すると前記抵抗３８と前記抵抗４５とによって前記制御電圧Ｖcが分圧されて前記出力トランジスタ３７のドレイン電圧を低下させる。このため、前記出力端子の出力信号レベルは変化する。故に前記トランジスタ４４は、前記出力端子の出力信号レベル（出力電圧）を前記アラーム信号ＰＳjの出力時とは異なる電圧レベルに変化させる出力制御回路としての役割を担う。

かくしてこのように機能する保護解除回路４０を備えた半導体素子の駆動回路３Ｕによれば、図４にその動作波形図を示すように、前記制御電圧検出回路３２、電流検出回路３３、および温度検出回路３４のいずれかにおいて異常が検出されたとき、その異常の種別に応じたアラーム信号ＰＳjが前記アラーム生成回路３６から生成出力される。同時に前記オア回路３５から前記ＩＧＢＴ１１の駆動を停止する駆動停止信号（保護信号）Ｓpが出力される＜タイミングｔ１＞。この際、１パルス分の前記アラーム信号ＰＳjの出力が停止しても＜タイミングｔ２＞、前記駆動停止信号（保護信号）Ｓpの出力が継続している限り、保護解除信号が生成されることはない。

しかる後、異常が解消されて前記検出回路３２,３３,３４からの保護信号（異常検出信号）の出力が停止すると＜タイミングｔ３＞、これに伴って前記駆動停止信号Ｓpの出力が停止する。すると前記アラーム信号ＰＳjの出力が停止していることを条件として前記ワンショット回路４３の入力がＨレベルに反転し、所定パルス幅の保護解除信号が生成出力される。そしてこの補助解除信号によって前記トランジスタ４４がオン駆動され、前記アラーム信号ＰＳjを外部出力していた出力端子の電圧が、該アラーム信号ＰＳjの出力時とは異なるレベルにシフトされる。

尚、図４においては所定のパルス幅のアラーム信号ＰＳjを１パルス分だけ出力する場合を例示しているが、図３に示したように所定のパルス幅のアラーム信号ＰＳjを、一定のパルス間隔Ｔaで繰り返し出力する場合も同様である。この場合には、特に図示しないが異常が解消された時点がアラーム信号ＰＳjの出力中である場合には、その１パルス分のアラーム信号ＰＳjの出力が終了した時点で該アラーム信号ＰＳjの生成が停止する。よって、前記アンド回路４２の負論理入力はＬレベルとなる。従って前記１パルス分のアラーム信号ＰＳjの出力が終了したタイミングで前記ワンショット回路４３が付勢されて所定パルス幅の保護解除信号が生成されることになる。故に前記アラーム信号ＰＳjの出力終了時点で、該アラーム信号ＰＳjとは電圧レベルの異なる保護解除信号が前記アラーム信号ＰＳjに代わって速やかに出力される。

従って前記半導体素子（ＩＧＢＴ１１〜１６）をそれぞれ駆動する動作信号を生成する制御部（インバータ制御部）側においては前記出力端子の出力電圧レベルを監視し、その出力パルス幅を計測することでアラーム信号ＰＳjが示す異常の種別を容易に識別することができる。更には前記出力端子の出力電圧レベルの違いから前記アラーム信号ＰＳjとは明確に区別して前記異常解消信号を確実に検出できる。特に出力電圧レベルの違いから異常解消信号を検出するので、敢えて該異常解消信号のパルス幅を計測する必要がなく、従って異常の解消を時間遅れなく速やかに検出することができる。

尚、前記制御部（インバータ制御部）側において前記アラーム信号ＰＳjおよび異常解消信号を検出する場合、例えば図５に示すように、抵抗Ｒを用いて電流制限した第１のフォトカプラＰＣ１と、電流制限することのない第２のフォトカプラＰＣ２を前記出力端子と外部電源３９との間に並列に介装し、これらのフォトカプラＰＣ１,ＰＣ２の出力を検出するようにすれば良い。

このように構成された信号検出回路によれば、第１のフォトカプラＰＣ１は抵抗Ｒにより電流制限されているので、信号レベルの大きい前記アラーム信号ＰＳjの出力時にだけ駆動される。これに対して第２のフォトカプラＰＣ２は、電流制限されていないので、前記アラーム信号ＰＳjおよび異常解除信号のいずれかが出力されたときに駆動される。換言すれば前記第２のフォトカプラＰＣ２は、前記アラーム信号ＰＳjが出力されたときだけではなく、前記異常解除信号が出力されたときにも駆動される。

従って前記第１および第２のフォトカプラＰＣ１,ＰＣ２において、前記駆動回路３Ｕからの出力信号が同時に検出される場合には、これを前記アラーム信号ＰＳjの出力として判定する。そして、例えば前記第１のフォトカプラＰＣ１による検出出力から当該信号のパルス幅を計測することで、該アラーム信号ＰＳjの種別（異常の種別）が明確に識別できる。また前記第２のフォトカプラＰＣ２だけが前記駆動回路３Ｕからの出力信号を検出した場合には、これを前記保護解除信号の出力であるとして前記アラーム信号ＰＳjと区別して検出することができる。

かくして上述した如く構成された半導体素子の駆動装置によれば、半導体素子（ＩＧＢＴ１１〜１６）の異常の発生を、その種別に応じてパルス幅が異なるアラーム信号ＰＳjとして外部機器である制御部側に的確に通知することができる。またその異常が解消されたことを示す異常解除信号を前記アラーム信号ＰＳjと識別可能な、信号レベルの異なる信号として外部機器に通知することができる。しかも前記アラーム信号ＰＳjを出力する出力端子を共用して前記異常解除信号が出力できる。従って駆動回路３Ｕの構成の複雑化や出力端子数の増加させることなしに、該駆動回路３Ｕを備えたインテリジェント・パワーモジュール１ａが実現でき、その実用的利点が多大である。

尚、本発明は上述した実施形態に限定されるものではない。例えば各実施形態においては、駆動装置をインテリジェント・パワーモジュール１ａとして実現する場合を例に説明したが、半導体素子（ＩＧＢＴ１１）とその駆動回路３Ｕと別個に構築することも勿論可能である。逆に本発明は複数の半導体素子（ＩＧＢＴ１１〜１６）とその駆動回路３Ｕ〜３Ｚを纏めて１つのインテリジェント・パワーモジュールとして構築することも可能である。

また前述した複数の保護回路の数とその構成については、ＩＧＢＴ１１に対する異常要因の種別に応じて定めれば良い。具体的にはＩＧＢＴ１１に加えられる直流駆動電圧の異常を検出するようにしても良い。また前述したアラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）をそれぞれ形成する各パルス信号のパルス幅Ｔvd,Ｔoc,Ｔohについても、相互に明確に識別可能な時間幅として設定すれば十分である。

更には前述した各信号についても、例えば前記アラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）をパルス幅Ｔvd,Ｔoc,ＴohのＨレベルの信号列として生成する等、本発明はその論理を逆に設定することも勿論可能である。この場合、各信号の論理に合わせて出力回路や出力制御回路等を構築すれば良いことは言うまでもない。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１ 電力変換装置
１ａ インテリジェント・パワーモジュール（ＩＰＭ）
２ インバータ
３Ｕ〜３Ｚ 駆動回路（ドライバ回路）
４ 交流負荷
１１〜１６ 半導体素子（ＩＧＢＴ）
１７ 半導体チップ
１８ 電流センサ
１９ 温度センサ
２１〜２６ フリーホイール・ダイオード
３１ ゲート制御回路
３２ 制御電圧検出回路（保護回路）
３３ 電流検出回路（保護回路）
３４ 温度検出回路（保護回路）
３５ オア回路
３６ アラーム生成回路
３７ 出力トランジスタ（出力回路）
３８ 負荷抵抗
３９ 外部電源
４０ 保護解除回路
４１ インバータ回路
４２ アンド回路
４３ ワンショット回路
４４ トランジスタ（出力制御回路）

Claims (6)

1. 電力変換装置を構成する半導体素子を駆動する駆動回路と、
   前記半導体素子の保護動作に必要な情報を検出して保護信号を生成し、前記駆動回路による前記半導体素子の駆動を停止させる複数の保護回路と、
   これらの保護回路の出力に応じて、異常の種別に応じたパルス幅のアラーム信号を生成するアラーム生成回路と、
   前記アラーム信号を所定のレベルで外部出力する出力回路と、
   前記複数の保護回路からの前記保護信号の出力が停止すると共に、前記アラーム生成回路からの前記アラーム信号の出力が停止したときに一定期間に亘って保護解除信号を生成する保護解除回路と、
   前記保護解除信号に従って前記出力回路の信号出力レベルを変更する出力制御回路と
   を具備したことを特徴とする半導体素子の駆動装置。
2. 前記複数の保護回路は、当該駆動装置に加えられる制御電圧を検出する制御電圧検出回路、前記半導体素子の温度を検出する温度検出回路および前記半導体素子に流れる電流を検出する電流検出回路を含み、低電圧保護、過熱保護、および過電流保護を促す保護信号をそれぞれ生成するものである請求項１に記載の半導体素子の駆動装置。
3. 前記保護解除回路は、前記複数の保護回路からの前記保護信号の出力が停止し、且つ前記アラーム信号の出力が停止したときに付勢されて、一定期間に亘って保護解除信号を生成するワンショット回路を含む請求項１に記載の半導体素子の駆動装置。
4. 前記出力制御回路は、前記出力回路を構成する出力トランジスタに並列に設けられて、前記保護解除信号を受けて該出力トランジスタの出力電圧を分圧する分圧回路からなる請求項１に記載の半導体素子の駆動装置。
5. 前記アラーム生成回路は、前記複数の保護回路の中で最初に保護信号を出力した保護回路に対して予め定められたパルス幅のアラーム信号を、前記保護信号の出力が継続している期間に亘って連続して生成するものである請求項１に記載の半導体素子の駆動装置。
6. 前記アラーム生成回路は、前記複数の保護回路のいずれかが保護信号を出力したときに前記アラーム信号の生成を開始し、前記保護信号の出力が停止したときには前記アラーム信号を形成するパルス信号列における１パルス分のパルス信号が出力された時点で当該アラーム信号の生成を停止するものである請求項１に記載の半導体素子の駆動装置。

Images