WO2014080737A1 - 半導体素子の駆動装置 - Google Patents

半導体素子の駆動装置 Download PDF

Info

Publication number
WO2014080737A1
WO2014080737A1 PCT/JP2013/079645 JP2013079645W WO2014080737A1 WO 2014080737 A1 WO2014080737 A1 WO 2014080737A1 JP 2013079645 W JP2013079645 W JP 2013079645W WO 2014080737 A1 WO2014080737 A1 WO 2014080737A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
signal
protection
circuit
semiconductor element
Prior art date
Application number
PCT/JP2013/079645
Other languages
English (en)
French (fr)
Inventor
貴善 関川
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to DE112013004090.5T priority Critical patent/DE112013004090T5/de
Priority to CN201380047300.9A priority patent/CN104620481B/zh
Publication of WO2014080737A1 publication Critical patent/WO2014080737A1/ja
Priority to US14/643,126 priority patent/US9667061B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
    • G08B21/18—Status alarms
    • G08B21/185—Electrical failure alarms
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Definitions

  • the present invention relates to a drive device for a semiconductor element that drives a plurality of semiconductor elements constituting a power conversion device and has a function of notifying information necessary for protecting the semiconductor elements.
  • This intelligent power module is a module that combines a semiconductor element consisting of a power transistor such as IGBT and its drive circuit, and a protection circuit against abnormalities such as overcurrent of the semiconductor element, voltage drop of the control power supply, overheating, etc. as one electronic component. It is a thing. Further, for example, in Patent Document 1, in addition to a plurality of protection circuits that detect the above-described abnormality, a notification that outputs an alarm signal having a preset pulse width according to the type of abnormality detected by each protection circuit is output. It has been proposed to incorporate a circuit (output circuit) into the intelligent power module. By providing such an alarm signal notification circuit, the type of abnormality that has occurred in the semiconductor element can be determined by detecting the pulse width of the alarm signal on the control device side that controls the drive device, for example, the inverter control device. Can be determined.
  • This semiconductor element driving apparatus has an alarm signal having a pulse width determined in advance for each abnormality type for one pulse or a preset time in accordance with a protection signal output from a protection circuit that first detects the abnormality. One pulse is output at intervals.
  • the output of the protection signal from the plurality of protection circuits is stopped, so that a pulse different from the alarm signal is used. It may be possible to output a width abnormality elimination signal. However, for example, if the pulse width is made longer than that of the alarm signal so that the abnormality elimination signal can be clearly identified, there arises a new problem that it takes a long time to detect the abnormality elimination.
  • the present invention has been made in view of such circumstances, and its purpose is to provide a function of accurately notifying an alarm signal having a pulse width corresponding to an abnormality factor generated in a semiconductor element, and to detect an abnormality in the semiconductor element.
  • An object of the present invention is to provide a semiconductor device driving apparatus having a function of promptly notifying that a factor has been eliminated.
  • a driving device for a semiconductor element includes a driving circuit for driving a semiconductor element that constitutes a power conversion device, and information necessary for protection operation of the semiconductor element to detect a protection signal.
  • a plurality of protection circuits that generate and stop driving of the semiconductor element by the drive circuit according to the protection signals, and an alarm signal having a pulse width corresponding to a protection factor according to the protection signals output from these protection circuits
  • An alarm generation circuit for generating and an output circuit for externally outputting the alarm signal at a predetermined level.
  • the semiconductor device driving apparatus further includes a period of time when the output of the protection signal from the plurality of protection circuits stops and the output of the alarm signal from the alarm generation circuit stops.
  • a protection release circuit for generating a protection release signal, And an output control circuit that changes a signal output level of the output circuit in accordance with the protection release signal.
  • the plurality of protection circuits include a control voltage detection circuit that detects a control voltage applied to the driving device, a temperature detection circuit that detects a temperature of the semiconductor element, and a current detection circuit that detects a current flowing through the semiconductor element. Including protection signals for encouraging undervoltage protection, overheat protection, and overcurrent protection, respectively.
  • the protection release circuit is energized when the output of the protection signal from the plurality of protection circuits is stopped and the output of the alarm signal is stopped, and generates a protection release signal for a certain period of time.
  • a one-shot circuit is included.
  • the output control circuit is realized as a voltage dividing circuit that is provided in parallel with, for example, an output transistor that constitutes the output circuit and that receives the protection release signal and divides the output voltage of the output transistor.
  • the alarm generation circuit continues to output an alarm signal having a predetermined pulse width, for example, to the protection circuit that first outputs the protection signal among the plurality of protection circuits. It is configured to generate continuously over a period of time. Furthermore, the alarm generation circuit starts generation of the alarm signal when any of the plurality of protection circuits outputs a protection signal, for example, and a pulse signal that forms the alarm signal when output of the protection signal stops The generation of the alarm signal is stopped when the output of the pulse signal for one pulse in the train is completed.
  • an alarm signal having a pulse width corresponding to an abnormality factor generated in the semiconductor element is output for one pulse or one pulse at a time interval set in advance. Therefore, it is easy to detect the pulse width of the alarm signal notified from the driving device, and the type of abnormality can be accurately identified from the detected pulse width of the alarm signal. Moreover, when the cause of abnormality of the semiconductor element is eliminated and the output of the alarm signal is completed, a protection release signal having a level different from that of the alarm signal is output. Therefore, even if the pulse width of the protection cancellation signal is not detected, the protection cancellation signal can be clearly distinguished from the alarm signal based on the signal output level. Therefore, it is possible to easily and quickly detect the cause of the abnormality from the protection release signal.
  • FIG. 3 is a signal waveform diagram for explaining the operation of the driving device shown in FIG. 2.
  • FIG. 1 is a block diagram showing an overall schematic configuration of a power conversion device to which the present invention is applied.
  • the power converter 1 includes an inverter 2 that converts DC power into AC power, and individually drives a plurality of semiconductor elements constituting the inverter 2, for example, six IGBTs (Insulated Gate Bipolar Transistors) 11 to 16. Six drive circuits 3U to 3Z are provided.
  • reference numerals 21 to 26 denote freewheeling diodes connected in antiparallel between the emitters and collectors of the IGBTs 11 to 16, respectively.
  • the six IGBTs 11 to 16 constituting the inverter 2 are connected in series two by two to constitute three sets of half bridge circuits. These half bridge circuits are respectively interposed between a positive electrode line Lp and a negative electrode line Ln of a DC power source (not shown).
  • the three sets of half-bridge circuits provided in parallel constitute a three-phase full bridge circuit that converts DC power supplied between the positive line Lp and the negative line Ln into three-phase AC power.
  • the three-phase AC power converted by the inverter 2 is supplied to an AC load 4 such as an electric motor.
  • the IGBTs 11, 13, and 15 connected to the positive line Lp respectively supply the positive power of the U-phase, V-phase, and W-phase of the three-phase alternating current.
  • the upper arm UA to be generated is configured.
  • IGBT12,14,16 connected to the negative electrode line Ln comprises the lower arm LA which produces
  • the IGBTs 11 to 16 are switched on and off with different phases to switch the DC power, and output three-phase AC power from a series connection point between the IGBTs 11 to 16.
  • each of the IGBTs 11 to 16 is incorporated into a single semiconductor chip 17 together with a current sensor 18 and a temperature sensor 19 as shown in FIG.
  • the current sensor 18 includes a current detection IGBT and a current detection resistor that detect a current flowing between the collector and the emitter of the IGBT 11 although not particularly illustrated.
  • the current sensor 18 outputs a voltage Vi corresponding to the magnitude of the current flowing between the collector and emitter of the IGBT 11.
  • the temperature sensor 19 includes a thermistor and a temperature detection diode.
  • the temperature sensor 19 outputs a voltage Vt corresponding to the temperature T of the semiconductor chip 17.
  • the IGBTs 11 to 16 including the current sensor 18 and the temperature sensor 19 in a single chip are each housed in a single package together with the drive circuits 3U to 3Z, for example, as electronic components, and the above-described intelligent power module ( IPM) 1a.
  • FIG. 2 shows a schematic configuration of a semiconductor device driving apparatus composed of the IGBT 11 and its driving circuit 3U realized as the intelligent power module 1a.
  • a schematic configuration of a drive device composed of the U-phase IGBT 11 and its drive circuit 3U realized as one electronic component (IPM 1a) will be described. Since the phases V to Z are configured in the same manner, the description thereof is omitted.
  • the drive circuit 3U includes a gate control circuit 31 that inputs a control signal Sm given from an inverter control unit (not shown) of the semiconductor element and controls on / off of the gate of the IGBT 11.
  • the control signal Sm is a pulse signal that has been subjected to pulse width modulation (PWM) under phase control corresponding to each of the U phase to Z phase described above in the inverter control unit.
  • the gate control circuit 31 is supplied with a protection signal Sp as a drive stop signal output from an OR circuit 35 described later.
  • the gate control circuit 31 When the protection signal Sp is off (L level), that is, when the protection signal Sp is not output, the gate control circuit 31 applies the control signal Sm to the gate of the IGBT 11 to drive the IGBT 11 on and off. To do. Further, when the protection signal Sp is on (H level), the gate control circuit 31 inhibits the driving of the IGBT 11 by blocking the passage of the control signal Sm, thereby protecting the IGBT 11 from abnormality.
  • the drive circuit 3U includes a control voltage detection circuit 32, a current detection circuit 33, and a temperature detection circuit 34 as a plurality of protection circuits for realizing the protection function of the IGBT 11.
  • the control voltage detection circuit 32 is mainly configured by a first comparator CP1 that compares the control voltage Vc of the drive circuit 3U supplied from the external power supply 39 with a preset first threshold voltage Vth1. When the control voltage Vc drops below the first threshold voltage Vth1, the control voltage detection circuit 32 constituting the first comparator CP1 detects this as an abnormal drop in the control voltage Vc and detects the H level voltage. An abnormality detection signal (protection signal) Svd is output.
  • the current detection circuit 33 is mainly composed of a second comparator CP2 that compares the voltage Vi output from the current sensor 18 with a preset second threshold voltage Vth2. When the voltage Vi exceeds the second threshold voltage Vth2, the current detection circuit 33 constituting the second comparator CP2 detects this as an overcurrent and uses the H-level overcurrent abnormality detection signal Soc as a protection signal. Output.
  • the temperature detection circuit 34 mainly includes a third comparator CP3 that compares a voltage Vt indicating the temperature T of the semiconductor chip 17 output from the temperature sensor 19 with a preset third threshold voltage Vth3. Composed. When the voltage Vt falls below the third threshold voltage Vth3, the temperature detection circuit 34 constituting the third comparator CP3 detects this as overheating and outputs an H level overheating abnormality detection signal Soh as a protection signal. To do.
  • the power source 34a provided in the temperature detection circuit 34 plays a role of supplying a constant current to the temperature detection diode used as the temperature sensor 19 to drive the temperature detection diode.
  • the OR circuit 35 inputs abnormality detection signals Svd, Soc, Soh output from the control voltage detection circuit 32, current detection circuit 33, and temperature detection circuit 34, respectively, and stops driving the IGBT 11.
  • the drive stop signal Sp is generated.
  • This drive stop signal Sp is given to the gate control circuit 31 as described above.
  • the alarm generation circuit 36 for inputting the abnormality detection signals Svd, Soc, Soh alternatively generates alarm signals PSvd, PSoc, PSoh corresponding to the abnormality detection signals Svd, Soc, Soh.
  • the alarm generation circuit 36 generates one of pulse signals having different pulse widths Tvd, Toc, and Toh set in advance in association with the detection circuits 32, 33, and 34 at a pulse interval Ta.
  • a pulse signal generator (not shown) is provided.
  • the alarm generation circuit 36 activates the pulse signal generator when the abnormality detection signals Svd, Soc, Soh are given from any of the detection circuits 32, 33, 34.
  • the alarm generation circuit 36 generates an alarm signal PSj (PSvd) composed of a pulse signal sequence of pulse widths Tvd, Toc, Toh associated with the detection circuits 32, 33, 34 that output the abnormality detection signals Svd, Soc, Soh. , PSoc, PSoh) are generated and output.
  • the alarm generation circuit 36 receives only the abnormality detection signal Svd (Soc, Soh) given first. , Take in as the main cause of the occurrence of the abnormality.
  • the pulse signal generator stops generating the alarm signal PSj (PSvd, PSoc, PSoh) when there is no input of the abnormality detection signals Svd, Soc, Soh from the detection circuits 32, 33, 34. To do.
  • the pulse signal generator when the output of the abnormality detection signals Svd, Soc, Soh is stopped, the pulse signal generator generates the alarm signal PSj when the output of one pulse of the pulse signal having the pulse widths Tvd, Toc, Toh is completed. The generation operation of (PSvd, PSoc, PSoh) is stopped.
  • the pulse signal generator includes, for example, an integration circuit using charge / discharge of a capacitor and a hysteresis type comparator that controls the operation of the integration circuit using charge / discharge of the capacitor. Is done.
  • the hysteresis type comparator compares the first and second determination thresholds V1 and V2 that define the upper and lower voltage limits of charging and discharging of the capacitor with the output voltage of the integrating circuit, and according to the comparison result. To control charging and discharging of the capacitor.
  • the pulse signal generator selectively sets the charging current of the capacitor in accordance with the abnormality detection signals Svd, Soc, and Soh, thereby outputting an L level output that defines the pulse widths Tvd, Toc, and Toh to the hysteresis type. From the comparator.
  • the pulse signal generator discharges the electric charge accumulated in the capacitor with a constant current, and obtains an H level output defining the pulse interval Ta from the hysteresis type comparator.
  • the pulse signal generator generates the pulse signal sequence by using the outputs of these comparators.
  • the pulse widths Tvd, Toc, and Toh described above may be set arbitrarily as long as they have a time difference that can be clearly distinguished from each other.
  • An alarm signal PSj (PSvd, PSoc, PSoh) having a pulse width corresponding to the type of abnormality generated by the alarm generation circuit 36 is applied to the gate of an output transistor 37 made of a MOS-FET constituting the output circuit, and The output transistor 37 is on / off controlled. As a result, an L level pulse signal having the predetermined pulse width for setting the control voltage Vc to the H level is output via the output transistor 37 via the output terminal.
  • reference numeral 38 denotes a load resistance interposed between the drain of the output transistor 37 made of a MOS-FET and the power supply line of the control voltage Vc.
  • the alarm generating circuit 36 may be configured to output only one pulse of the pulse signals having the pulse widths Tvd, Toc and Toh described above in response to the abnormality detection signals Svd, Soc and Soh.
  • the pulse signal generator may be configured using, for example, a one-shot circuit that generates the pulse signals having the pulse widths Tvd, Toc, and Toh.
  • the drive circuit 3U is characterized in that, in addition to the configuration described above, an abnormality canceling signal is generated over a certain period according to the output of the OR circuit 35 and the output of the alarm generation circuit 36.
  • the protection release circuit 40 is provided.
  • the protection release circuit 40 includes an AND circuit 42 that inputs the output of the OR circuit 35 via an inverter circuit 41 and inputs the output of the alarm generation circuit 36 to a negative logic terminal.
  • the AND circuit 42 maintains the output at the L level when the output of the protection signal Sp is at the H level or when the alarm signal PSj is output.
  • the output of the AND circuit 42 is inverted to H level.
  • the AND circuit 42 is responsible for energizing the one-shot circuit 43 by inverting its output to the H level and generating a protection release signal over a certain period as an output of the one-shot circuit 43.
  • the protection cancellation signal which is the output of the one-shot circuit 43, is applied to the gate of a transistor 44 made of a MOS-FET provided in parallel with the output transistor 37 to turn on the transistor 44.
  • the transistor 44 plays a role of connecting a predetermined resistor 45 in parallel between the drain and source of the output transistor 37 by an ON operation. Accordingly, when the output transistor 37 is turned off along with the stop of the output of the alarm signal PSj, the transistor 44 is turned on in response to the output of the one-shot circuit 43. Then, the control voltage Vc is divided by the resistor 38 and the resistor 45, and the drain voltage of the output transistor 37 is lowered. For this reason, the output signal level of the output terminal changes. Therefore, the transistor 44 serves as an output control circuit that changes the output signal level (output voltage) of the output terminal to a voltage level different from that when the alarm signal PSj is output.
  • the control voltage detection circuit 32 When an abnormality is detected in any of the circuits 34, an alarm signal PSj corresponding to the type of the abnormality is generated and output from the alarm generation circuit 36.
  • the OR circuit 35 outputs a drive stop signal Sp for stopping the drive of the IGBT 11 ⁇ timing t1>.
  • the protection release signal is not generated as long as the output of the drive stop signal Sp is continued.
  • the output of the drive stop signal Sp is stopped accordingly.
  • the input of the one-shot circuit 43 is inverted to H level, and a protection release signal having a predetermined pulse width is generated and output.
  • the auxiliary release signal turns on the transistor 44, and the voltage at the output terminal from which the alarm signal PSj is output is shifted to a level different from that when the alarm signal PSj is output.
  • the alarm signal PSj having a predetermined pulse width is output by one pulse
  • the alarm signal PSj having a predetermined pulse width is output at a constant pulse interval as shown in FIG.
  • the alarm signal PSj is being output when the abnormality is eliminated
  • the alarm signal PSj is generated when the output of the alarm signal PSj for one pulse is completed. Stop. Therefore, the negative logic input of the AND circuit 42 becomes L level. Therefore, the one-shot circuit 43 is energized at the timing when the output of the alarm signal PSj for one pulse is completed, and a protection cancellation signal having a predetermined pulse width is generated. Therefore, at the end of the output of the alarm signal PSj, a protection release signal having a voltage level different from that of the alarm signal PSj is promptly output instead of the alarm signal PSj.
  • the output voltage level of the output terminal is monitored, and the output pulse width is measured to indicate the alarm signal PSj.
  • the type of abnormality can be easily identified. Further, the abnormality elimination signal can be reliably detected by clearly distinguishing from the alarm signal PSj from the difference in the output voltage level of the output terminal. In particular, since the abnormality elimination signal is detected from the difference in the output voltage level, it is not necessary to measure the pulse width of the abnormality elimination signal. Therefore, the elimination of the abnormality can be detected promptly without a time delay.
  • the control unit detects the alarm signal PSj and the abnormality elimination signal, for example, as shown in FIG. 5, the current is not limited by the first photocoupler PC1 that is current limited by using the resistor R.
  • a second photocoupler PC2 may be interposed between the output terminal and the external power supply 39 in parallel to detect the outputs of these photocouplers PC1 and PC2.
  • the first photocoupler PC1 since the first photocoupler PC1 is current-limited by the resistor R, it is driven only when the alarm signal PSj having a high signal level is output.
  • the second photocoupler PC2 since the second photocoupler PC2 is not current limited, it is driven when either the alarm signal PSj or the abnormality canceling signal is output. In other words, the second photocoupler PC2 is driven not only when the alarm signal PSj is output, but also when the abnormality release signal is output.
  • the output signals from the drive circuit 3U are detected at the same time in the first and second photocouplers PC1 and PC2, this is determined as the output of the alarm signal PSj.
  • the type of the alarm signal PSj that is, the type of abnormality can be clearly identified by measuring the pulse width of the signal from the detection output of the first photocoupler PC1.
  • the second photocoupler PC2 detects the output signal from the drive circuit 3U, it can be detected separately from the alarm signal PSj by assuming that this is the output of the protection release signal.
  • an alarm signal PSj having a different pulse width according to the type of the abnormality is generated on the control unit side which is an external device. Can be notified accurately. Further, an abnormality canceling signal indicating that the abnormality has been eliminated can be notified to an external device as a signal having a different signal level that can be distinguished from the alarm signal PSj. In addition, the abnormality cancellation signal can be output by sharing an output terminal that outputs the alarm signal PSj. Therefore, the intelligent power module 1a including the drive circuit 3U can be realized without complicating the configuration of the drive circuit 3U and increasing the number of output terminals, and its practical advantages are great.
  • the present invention is not limited to the embodiment described above.
  • the case where the drive device is realized as the intelligent power module 1a has been described as an example.
  • a plurality of semiconductor elements composed of the IGBTs 11 to 16 and their drive circuits 3U to 3Z can be integrated and constructed as one intelligent power module.
  • the number and configuration of the plurality of protection circuits described above may be determined according to the type of abnormality factor for the IGBT 11. Specifically, an abnormality in the DC drive voltage applied to the IGBT 11 may be detected. Further, it is sufficient to set the pulse widths Tvd, Toc, Toh of the respective pulse signals forming the alarm signal PSj (PSvd, PSoc, PSoh) described above as time widths that can be clearly distinguished from each other.
  • the alarm signal PSj (PSvd, PSoc, PSoh) is generated as an H level signal sequence of pulse widths Tvd, Toc, Toh, and the present invention reversely sets its logic.
  • an output circuit, an output control circuit, or the like may be constructed according to the logic of each signal.
  • the present invention can be variously modified and implemented without departing from the scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Protection Of Static Devices (AREA)

Abstract

　電力変換装置を構成する半導体素子を駆動する駆動回路と、前記半導体素子の保護動作に必要な情報を検出する検出回路の出力に応じて該保護要因に応じたパルス幅のアラーム信号を生成するアラーム生成回路と、前記アラーム信号を所定のレベルで外部出力する出力回路と、前記検出回路の出力に応じて前記駆動回路による前記半導体素子の駆動を停止する駆動停止信号生成回路の反転出力と前記アラーム生成回路の出力とに応じて一定期間に亘って保護解除信号を生成する保護解除回路と、前記保護解除信号に従って前記出力回路の信号出力レベルを変更する出力制御回路とを備える。

Description

半導体素子の駆動装置
　本発明は、電力変換装置を構成する複数の半導体素子を駆動すると共に、半導体素子の保護に必要な情報の通知機能を備えた半導体素子の駆動装置に関する。
　近時、インテリジェント・パワーモジュール（ＩＰＭ）が注目されている。このインテリジェント・パワーモジュールは、ＩＧＢＴ等のパワートランジスタからなる半導体素子とその駆動回路と共に、前記半導体素子の過電流、制御電源の電圧低下、過熱等の異常に対する保護回路を１つの電子部品としてモジュール化したものである。また、例えば特許文献１には上述した異常をそれぞれ検出する複数の保護回路に加えて、各保護回路にて検出した異常の種別に応じて、予め設定したパルス幅のアラーム信号を外部出力する通知回路（出力回路）を前記インテリジェント・パワーモジュールに組み込むことが提唱されている。このようなアラーム信号の通知回路を備えることで、前記駆動装置を制御する制御装置側、例えばインバータ制御装置においては前記アラーム信号のパルス幅を検出することで、半導体素子に生じた異常の種別を判別することができる。
　しかしながら前記通知回路からパルス幅の異なる複数のアラーム信号が同時期に出力された場合、その判別が困難になると言う問題を含んでいる。そこで本発明者らは先に、特許文献２に開示するように上記不具合を回避し、また一般的にはパルス信号列として出力される前記アラーム信号の判別を容易化する半導体素子の駆動装置を提唱した。この半導体素子の駆動装置は、最初に異常を検出した保護回路から出力される保護信号に応じて、予め異常の種別毎に定めたパルス幅のアラーム信号を１パルス分だけ、或いは予め設定した時間間隔を経て１パルス分ずつ出力するものである。
特開平８－７０５８０号公報 特開２０１２－１４３１２５号公報
　特許文献２で提唱した半導体素子の駆動装置によれば、パルス幅の異なる複数種のアラーム信号が同時に出力されることがない。従って通知されたアラーム信号のパルス幅の検出が容易であり、検出したアラーム信号のパルス幅から異常の種別を正確に識別することができる。しかし半導体素子の異常検出時にその種別に応じたパルス幅のアラーム信号が１パルス分だけ、或いは予め設定した時間間隔を経て１パルス分ずつ出力されるだけなので、前記半導体素子の異常が解消されても、これを検出することができないと言う不具合がある。
　このような不具合を解消する為に、例えば前記半導体素子の異常が解消されたとき、前記複数の保護回路からの前記保護信号の出力が停止することを利用して、前記アラーム信号とは異なるパルス幅の異常解消信号を出力することも考えられる。しかし異常解消信号を明確に識別し得るように、例えば前記アラーム信号に比較してそのパルス幅を長くすると、異常解消を検出するまでに長い時間が掛かると言う新たな問題が生じる。
　本発明はこのような事情を考慮してなされたもので、その目的は、半導体素子に生じた異常要因に応じたパルス幅のアラーム信号を的確に通知する機能を備えると共に、前記半導体素子の異常要因が解消されたことを速やかに通知する機能を備えた半導体素子の駆動装置を提供することにある。
　上述した目的を達成するべく本発明に係る半導体素子の駆動装置は、電力変換装置を構成する半導体素子を駆動する駆動回路と、前記半導体素子の保護動作に必要な情報を検出して保護信号を生成し、該保護信号に従って前記駆動回路による前記半導体素子の駆動を停止させる複数の保護回路と、これらの保護回路から出力される前記保護信号に応じて保護要因に応じたパルス幅のアラーム信号を生成するアラーム生成回路と、前記アラーム信号を所定のレベルで外部出力する出力回路とを備える。
　特に本発明に係る半導体素子の駆動装置は、更に
　前記複数の保護回路からの前記保護信号の出力が停止すると共に、前記アラーム生成回路からの前記アラーム信号の出力が停止したときに一定期間に亘って保護解除信号を生成する保護解除回路と、
　前記保護解除信号に従って前記出力回路の信号出力レベルを変更する出力制御回路と
を備えたことを特徴としている。
　好ましくは前記複数の保護回路は、当該駆動装置に加えられる制御電圧を検出する制御電圧検出回路、前記半導体素子の温度を検出する温度検出回路および前記半導体素子に流れる電流を検出する電流検出回路を含み、低電圧保護、過熱保護、および過電流保護を促す保護信号をそれぞれ生成する。そして前記保護解除回路は、前記複数の保護回路からの前記保護信号の出力が停止し、且つ前記アラーム信号の出力が停止したときに付勢されて、一定期間に亘って保護解除信号を生成するワンショット回路を含んで構成される。
　また前記出力制御回路は、例えば前記出力回路を構成する出力トランジスタに並列に設けられて、前記保護解除信号を受けて該出力トランジスタの出力電圧を分圧する分圧回路として実現される。
　好ましくは前記アラーム生成回路は、例えば前記複数の保護回路の中で最初に保護信号を出力した保護回路に対して予め定められたパルス幅のアラーム信号を、前記保護信号の出力が継続している期間に亘って連続して生成するように構成される。更に前記アラーム生成回路は、例えば前記複数の保護回路のいずれかが保護信号を出力したときに前記アラーム信号の生成を開始し、前記保護信号の出力が停止したときには前記アラーム信号を形成するパルス信号列における１パルス分のパルス信号の出力が完了した時点で当該アラーム信号の生成を停止するように構成される。
　このような構成の半導体素子の駆動装置によれば、半導体素子に生じた異常要因に応じたパルス幅のアラーム信号が１パルス分、または予め設定した時間間隔を経て１パルス分ずつ出力される。従って前記駆動装置から通知されたアラーム信号のパルス幅の検出が容易であり、検出したアラーム信号のパルス幅から異常の種別を正確に識別することができる。しかも前記半導体素子の異常要因が解消されて前記アラーム信号の出力が終了したときには該アラーム信号とは異なるレベルの保護解除信号が出力される。従って前記保護解除信号のパルス幅を検出しなくても、その信号出力レベルから該保護解除信号を前記アラーム信号とは明確に区別して検出することができる。故に前記保護解除信号から前記異常要因の解消を容易に、且つ速やかに検出することができる。
　換言すれば、例えば電力変換装置を構成する半導体素子を駆動する前記動作信号を生成する制御部側においては、前記半導体素子の異常要因を正確に把握して適切な保護対策を講じることが可能である。そして半導体素子の異常要因が解消されたときには、その異常解消を前記保護解除信号から速やかに検出して前記制御装置を正常状態に迅速に復帰させることが可能となる等の効果が奏せられる。
本発明が適用される電力変換装置の全体的な概略構成を示す図。 本発明の一実施形態に係る半導体素子の駆動装置の要部概略構成図。 図２に示すアラーム生成回路が生成するアラーム信号を示す図。 図２に示す駆動装置の動作を説明する為の信号波形図。 駆動装置からの出力信号に対する検出回路の構成例を示す図。
　以下、図面を参照して本発明の実施形態について説明する。
　図１は本発明が適用される電力変換装置の全体的な概略構成を示すブロック図である。この電力変換装置１は、直流電力を交流電力に変換するインバータ２を備えると共に、インバータ２を構成する複数の半導体素子、例えば６個のＩＧＢＴ（Insulated Gate Bipolar Transistor）１１～１６を個別に駆動する６個の駆動回路３Ｕ～３Ｚを備える。尚、図中２１～２６は、前記ＩＧＢＴ１１～１６の各エミッタ・コレクタ間にそれぞれ逆並列に接続されたフリーホイリング・ダイオードをそれぞれ示している。
　インバータ２を構成する６個のＩＧＢＴ１１～１６は、２個ずつ直列に接続されて３組のハーフブリッジ回路を構成する。これらのハーフブリッジ回路は図示しない直流電源の正極ラインＬｐと負極ラインＬｎとの間にそれぞれ介装されている。並列に設けられた前記３組のハーフブリッジ回路は、前記正極ラインＬｐと前記負極ラインＬｎとの間に供給される直流電力を三相交流電力に変換する三相フルブリッジ回路を構成する。このインバータ２により変換された三相交流電力は、電動モータ等の交流負荷４に供給される。
　より詳しくは前記インバータ２を構成する６個のＩＧＢＴ１１～１６の内、正極ラインＬｐに接続されたＩＧＢＴ１１,１３,１５は、三相交流のＵ相、Ｖ相およびＷ相の正の電力をそれぞれ生成する上アームＵＡを構成する。また負極ラインＬｎに接続されたＩＧＢＴ１２,１４,１６は、三相交流のＸ相、Ｙ相およびＺ相の負の電力をそれぞれ生成する下アームＬＡを構成している。そしてこれらのＩＧＢＴ１１～１６は、互いに位相を異ならせてオン・オフ駆動されることで前記直流電力をスイッチングし、各ＩＧＢＴ１１～１６間の直列接続点から三相交流電力を出力する。
　ところで前記各ＩＧＢＴ１１～１６は、例えば図２に示すように電流センサ１８および温度センサ１９と共にそれぞれ１つの半導体チップ１７に組み込まれて１チップ化されている。前記電流センサ１８は、特に図示しないがＩＧＢＴ１１のコレクタ・エミッタ間を流れる電流を検出する電流検出用ＩＧＢＴや電流検出抵抗を有している。この電流センサ１８は、ＩＧＢＴ１１のコレクタ・エミッタ間に流れる電流の大きさに応じた電圧Ｖｉを出力する。また前記温度センサ１９はサーミスタや温度検出用ダイオードを備える。この温度センサ１９は、半導体チップ１７の温度Ｔに応じた電圧Ｖtを出力する。また前記電流センサ１８および温度センサ１９を備えて１チップ化されたＩＧＢＴ１１～１６は、例えばその駆動回路３Ｕ～３Ｚと共にそれぞれ１つのパッケージに収められて電子部品化され、前述したインテリジェント・パワーモジュール（ＩＰＭ）１ａとして実現される。
　図２はインテリジェント・パワーモジュール１ａとして実現された前記ＩＧＢＴ１１とその駆動回路３Ｕとからなる半導体素子の駆動装置の概略構成を示している。尚、ここでは前記電力変換装置１を代表して、１つの電子部品（ＩＰＭ１ａ）として実現される前記Ｕ相のＩＧＢＴ１１とその駆動回路３Ｕとからなる駆動装置の概略構成について説明するが、残りの各相Ｖ～Ｚについても同様に構成されるので、その説明については省略する。
　駆動回路３Ｕは、前記半導体素子の図示しないインバータ制御部から与えられる制御信号Ｓｍを入力して前記ＩＧＢＴ１１のゲートをオン・オフ制御するゲート制御回路３１を備える。前記制御信号Ｓｍは、前記インバータ制御部において前述したＵ相～Ｚ相のそれぞれに応じた位相制御の下でパルス幅変調（ＰＷＭ）したパルス信号からなる。また前記ゲート制御回路３１には、後述するオア回路３５から出力される駆動停止信号としての保護信号Ｓpが入力されている。
　前記ゲート制御回路３１は前記保護信号Ｓpがオフ（Ｌレベル）のとき、つまり保護信号Ｓpが出力されていないとき、前記ＩＧＢＴ１１のゲートに前記制御信号Ｓｍを印加して該ＩＧＢＴ１１をオン・オフ駆動する。また前記ゲート制御回路３１は前記保護信号Ｓpがオン（Ｈレベル）のとき、前記制御信号Ｓｍの通過を阻止することで前記ＩＧＢＴ１１の駆動を禁止し、これによってＩＧＢＴ１１を異常から保護する。
　また前記駆動回路３Ｕは、前記ＩＧＢＴ１１の保護機能を実現する複数の保護回路として、制御電圧検出回路３２、電流検出回路３３、および温度検出回路３４を備える。制御電圧検出回路３２は、外部電源３９から供給される当該駆動回路３Ｕの制御電圧Ｖｃと、予め設定した第１の閾値電圧Ｖth１とを比較する第１の比較器ＣＰ１を主体として構成される。前記第１の比較器ＣＰ１を構成する制御電圧検出回路３２は、前記制御電圧Ｖｃが第１の閾値電圧Ｖth１以下に低下したとき、これを制御電圧Ｖｃの異常低下として検出してＨレベルの電圧異常検出信号（保護信号）Ｓvdを出力する。
　また前記電流検出回路３３は、前記電流センサ１８から出力される電圧Ｖiと、予め設定した第２の閾値電圧Ｖth２とを比較する第２の比較器ＣＰ２を主体として構成される。第２の比較器ＣＰ２を構成する電流検出回路３３は、前記電圧Ｖiが第２の閾値電圧Ｖth２を超えるとき、これを過電流として検出してＨレベルの過電流異常検出信号Ｓocを保護信号として出力する。
　更に前記温度検出回路３４は、前記温度センサ１９から出力される半導体チップ１７の温度Ｔを示す電圧Ｖtと、予め設定した第３の閾値電圧Ｖth３とを比較する第３の比較器ＣＰ３を主体として構成される。前記第３の比較器ＣＰ３を構成する温度検出回路３４は、前記電圧Ｖtが第３の閾値電圧Ｖth３を下回るとき、これを過熱として検出してＨレベルの過熱異常検出信号Ｓohを保護信号として出力する。尚、温度検出回路３４に設けられた電源３４ａは、前記温度センサ１９として用いられる温度検出用ダイオードに一定電流を供給して該温度検出用ダイオードを駆動する役割を担う。
　そして前記ＩＧＢＴ１１に異常要因が生じていないとき、具体的には前記制御電圧Ｖｃの異常低下、前記ＩＧＢＴ１１の過電流、および前記ＩＧＢＴ１１が形成された半導体チップ１７の過熱がない場合には、前記制御電圧検出回路３２、電流検出回路３３、および温度検出回路３４の各出力はそれぞれＬレベルに保たれる。従って前記各異常検出信号Ｓvd,Ｓoc,Ｓohは出力されない。
　ところで前記オア回路３５は、前記制御電圧検出回路３２、電流検出回路３３、および温度検出回路３４からそれぞれ出力される異常検出信号Ｓvd,Ｓoc,Ｓohを入力して前記ＩＧＢＴ１１の駆動を停止する為の前記駆動停止信号Ｓpを生成する。この駆動停止信号Ｓpは、前述したように前記ゲート制御回路３１に与えられる。また前記異常検出信号Ｓvd,Ｓoc,Ｓohをそれぞれ入力するアラーム生成回路３６は、前記各異常検出信号Ｓvd,Ｓoc,Ｓohに応じたアラーム信号ＰＳvd,ＰＳoc,ＰＳohを択一的に生成する。
　即ち、前記アラーム生成回路３６は、予め前記各検出回路３２,３３,３４のそれぞれに対応付けて設定した互いに異なるパルス幅Ｔvd,Ｔoc,Ｔohのパルス信号の１つを、パルス間隔Ｔaで生成する図示しないパルス信号発生器を備える。この前記アラーム生成回路３６は、前記検出回路３２,３３,３４のいずれかから前記異常検出信号Ｓvd,Ｓoc,Ｓohが与えられたときに前記パルス信号発生器を起動する。そして前記アラーム生成回路３６は、当該異常検出信号Ｓvd,Ｓoc,Ｓohを出力した検出回路３２,３３,３４に対応付けられたパルス幅Ｔvd,Ｔoc,Ｔohのパルス信号列からなるアラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）を生成して出力する。
　尚、前記アラーム生成回路３６は、前記検出回路３２,３３,３４から前記異常検出信号Ｓvd,Ｓoc,Ｓohが同時に与えられた場合、最初に与えられた異常検出信号Ｓvd（Ｓoc,Ｓoh）だけを、その異常発生の主要因として取り込んで動作する。また前記パルス信号発生器は、前記検出回路３２,３３,３４からの前記異常検出信号Ｓvd,Ｓoc,Ｓohの入力がなくなったとき、前記アラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）の生成動作を停止する。つまり前記パルス信号発生器は、異常検出信号Ｓvd,Ｓoc,Ｓohの出力が停止したとき、前記パルス幅Ｔvd,Ｔoc,Ｔohからなるパルス信号の１パルス分の出力が完了した時点で前記アラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）の生成動作を停止する。
　ちなみに前記パルス信号発生器は、特に図示しないが、例えばコンデンサの充放電を利用した積分回路と、このコンデンサの充放電を利用した積分回路の動作を制御するヒステリシス型の比較器とを備えて構成される。ヒステリシス型の比較器は、前記コンデンサの充放電の上限電圧および下限電圧をそれぞれ規定する第１および第２の判定閾値Ｖ1,Ｖ2と前記積分回路の出力電圧とを比較し、その比較結果に応じて前記コンデンサの充放電を制御する。
　特にパルス信号発生器は、前記異常検出信号Ｓvd,Ｓoc,Ｓohに応じて前記コンデンサの充電電流を選択設定することで、前記パルス幅Ｔvd,Ｔoc,Ｔohを規定するＬレベルの出力を前記ヒステリシス型の比較器から得る。またパルス信号発生器は、前記コンデンサに蓄積された電荷を一定電流で放電させて前記パルス間隔Ｔaを規定するＨレベルの出力を前記ヒステリシス型の比較器から得る。パルス信号発生器は、これら比較器の出力を用いることで前記パルス信号列を生成する。
　具体的には前記アラーム生成回路３６のパルス信号発生器は、例えば電圧異常検出信号Ｓvdが与えられた場合には、前記ヒステリシス型の比較器の制御の下で前記コンデンサを基準電流Ｉcで充電した後、一定電流Ｉdで放電する動作を繰り返す。すると、図３(ａ)に示すようにパルス幅ＴvdのＬレベルのパルス信号がパルス間隔Ｔaで連続して生成される。また前記パルス信号発生器は、前記過電流を示す異常検出信号Ｓocが与えられた場合には、前記基準電流Ｉcの１／２の電流で前記コンデンサを充電した後、前記一定電流Ｉdで放電する動作を繰り返す。すると、図３(ｂ)に示すように前記パルス幅Ｔvdの２倍のパルス幅Ｔoc（＝２Ｔvd）のＬレベルのパルス信号が前記パルス間隔Ｔaで連続して生成される。
　更に前記パルス信号発生器は、前記過熱異常検出信号Ｓohが与えられた場合には、前記基準電流Ｉcの１／４の電流で前記コンデンサを充電した後、前記一定電流Ｉdで放電する動作を繰り返す。すると、図３(ｃ)に示すように前記パルス幅Ｔvdの４倍のパルス幅Ｔoh（＝４Ｔvd＝２Ｔoc）のＬレベルのパルス信号が前記パルス間隔Ｔaで連続して生成される。尚、上述したパルス幅Ｔvd,Ｔoc,Ｔohについては、互いに明確に識別可能な時間差を有するものであれば良く、任意に設定可能である。
　そして前記アラーム生成回路３６が生成した異常の種別に応じたパルス幅のアラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）は、出力回路を構成するＭＯＳ-ＦＥＴからなる出力トランジスタ３７のゲートに印加され、該出力トランジスタ３７をオン・オフ制御する。この結果、前記出力トランジスタ３７を介して、前記制御電圧ＶcをＨレベルとする前記所定のパルス幅のＬレベルのパルス信号が出力端子を介して外部出力される。尚、図中３８はＭＯＳ-ＦＥＴからなる前記出力トランジスタ３７のドレインと前記制御電圧Ｖcの電源ラインとの間に介装された負荷抵抗である。
　尚、前記アラーム生成回路３６は、前記異常検出信号Ｓvd,Ｓoc,Ｓohに応じて前述したパルス幅Ｔvd,Ｔoc,Ｔohのパルス信号の１つを、１パルスだけ出力するように構成することも勿論可能である。この場合、前記パルス信号発生器を、例えば前記パルス幅Ｔvd,Ｔoc,Ｔohの各パルス信号をそれぞれ生成するワンショット回路を用いて構成すれば良い。
　ここで本発明に係る駆動回路３Ｕが特徴とするところは、上述した構成に加えて更に前記オア回路３５の出力と前記アラーム生成回路３６の出力とに従って一定期間に亘って異常解除信号を生成する保護解除回路４０を備える点にある。この保護解除回路４０は、前記オア回路３５の出力をインバータ回路４１を介して入力すると共に、前記アラーム生成回路３６の出力を負論理端子に入力するアンド回路４２を備える。
　このアンド回路４２は、前記保護信号Ｓpの出力がＨレベルのとき、或いは前記アラーム信号ＰＳjが出力されているときには、その出力をＬレベルに保つ。そして前記オア回路３５の出力がＬレベルとなり、且つ前記アラーム生成回路３６の出力がＬレベルとなったとき、つまり前記保護信号Ｓpの出力が停止すると共に前記アラーム信号ＰＳjの出力が停止したとき、前記アンド回路４２の出力がＨレベルに反転する。そして前記アンド回路４２は、その出力をＨレベルに反転させることでワンショット回路４３を付勢し、該ワンショット回路４３の出力として一定期間に亘る保護解除信号を生成する役割を担う。
　このワンショット回路４３の出力である保護解除信号は、前記出力トランジスタ３７に並列に設けられたＭＯＳ-ＦＥＴからなるトランジスタ４４のゲートに印加され、該トランジスタ４４をオン制御する。このトランジスタ４４は、オン動作によって前記出力トランジスタ３７のドレイン・ソース間に所定の抵抗４５を並列接続する役割を担う。従って前記アラーム信号ＰＳjの出力の停止に伴って前記出力トランジスタ３７がオフ動作したとき、前記トランジスタ４４は、前記ワンショット回路４３の出力を受けてオン動作する。すると前記抵抗３８と前記抵抗４５とによって前記制御電圧Ｖcが分圧されて前記出力トランジスタ３７のドレイン電圧を低下させる。このため、前記出力端子の出力信号レベルは変化する。故に前記トランジスタ４４は、前記出力端子の出力信号レベル（出力電圧）を前記アラーム信号ＰＳjの出力時とは異なる電圧レベルに変化させる出力制御回路としての役割を担う。
　かくしてこのように機能する保護解除回路４０を備えた半導体素子の駆動回路３Ｕによれば、図４にその動作波形図を示すように、前記制御電圧検出回路３２、電流検出回路３３、および温度検出回路３４のいずれかにおいて異常が検出されたとき、その異常の種別に応じたアラーム信号ＰＳjが前記アラーム生成回路３６から生成出力される。同時に前記オア回路３５から前記ＩＧＢＴ１１の駆動を停止する駆動停止信号Ｓpが出力される＜タイミングｔ１＞。この際、１パルス分の前記アラーム信号ＰＳjの出力が停止しても＜タイミングｔ２＞、前記駆動停止信号Ｓpの出力が継続している限り、保護解除信号が生成されることはない。
　しかる後、異常が解消されて前記検出回路３２,３３,３４からの異常検出信号の出力が停止すると＜タイミングｔ３＞、これに伴って前記駆動停止信号Ｓpの出力が停止する。すると前記アラーム信号ＰＳjの出力が停止していることを条件として前記ワンショット回路４３の入力がＨレベルに反転し、所定パルス幅の保護解除信号が生成出力される。そしてこの補助解除信号によって前記トランジスタ４４がオン駆動され、前記アラーム信号ＰＳjを外部出力していた出力端子の電圧が、該アラーム信号ＰＳjの出力時とは異なるレベルにシフトされる。
　尚、図４においては所定のパルス幅のアラーム信号ＰＳjを１パルス分だけ出力する場合を例示しているが、図３に示したように所定のパルス幅のアラーム信号ＰＳjを、一定のパルス間隔Ｔaで繰り返し出力する場合も同様である。この場合には、特に図示しないが異常が解消された時点がアラーム信号ＰＳjの出力中である場合には、その１パルス分のアラーム信号ＰＳjの出力が終了した時点で該アラーム信号ＰＳjの生成が停止する。よって、前記アンド回路４２の負論理入力はＬレベルとなる。従って前記１パルス分のアラーム信号ＰＳjの出力が終了したタイミングで前記ワンショット回路４３が付勢されて所定パルス幅の保護解除信号が生成されることになる。故に前記アラーム信号ＰＳjの出力終了時点で、該アラーム信号ＰＳjとは電圧レベルの異なる保護解除信号が前記アラーム信号ＰＳjに代わって速やかに出力される。
　従って前記ＩＧＢＴ１１～１６をそれぞれ駆動する動作信号を生成する制御部側、つまりインバータ制御部側においては前記出力端子の出力電圧レベルを監視し、その出力パルス幅を計測することでアラーム信号ＰＳjが示す異常の種別を容易に識別することができる。更には前記出力端子の出力電圧レベルの違いから前記アラーム信号ＰＳjとは明確に区別して前記異常解消信号を確実に検出できる。特に出力電圧レベルの違いから異常解消信号を検出するので、敢えて該異常解消信号のパルス幅を計測する必要がなく、従って異常の解消を時間遅れなく速やかに検出することができる。
　尚、前記制御部側において前記アラーム信号ＰＳjおよび異常解消信号を検出する場合、例えば図５に示すように、抵抗Ｒを用いて電流制限した第１のフォトカプラＰＣ１と、電流制限することのない第２のフォトカプラＰＣ２を前記出力端子と外部電源３９との間に並列に介装し、これらのフォトカプラＰＣ１,ＰＣ２の出力を検出するようにすれば良い。
　このように構成された信号検出回路によれば、第１のフォトカプラＰＣ１は抵抗Ｒにより電流制限されているので、信号レベルの大きい前記アラーム信号ＰＳjの出力時にだけ駆動される。これに対して第２のフォトカプラＰＣ２は、電流制限されていないので、前記アラーム信号ＰＳjおよび異常解除信号のいずれかが出力されたときに駆動される。換言すれば前記第２のフォトカプラＰＣ２は、前記アラーム信号ＰＳjが出力されたときだけではなく、前記異常解除信号が出力されたときにも駆動される。
　従って前記第１および第２のフォトカプラＰＣ１,ＰＣ２において、前記駆動回路３Ｕからの出力信号が同時に検出される場合には、これを前記アラーム信号ＰＳjの出力として判定する。そして、例えば前記第１のフォトカプラＰＣ１による検出出力から当該信号のパルス幅を計測することで、該アラーム信号ＰＳjの種別、つまり異常の種別が明確に識別できる。また前記第２のフォトカプラＰＣ２だけが前記駆動回路３Ｕからの出力信号を検出した場合には、これを前記保護解除信号の出力であるとして前記アラーム信号ＰＳjと区別して検出することができる。
　かくして上述した如く構成された半導体素子の駆動装置によれば、例えばＩＧＢＴ１１～１６からなる半導体素子の異常の発生を、その種別に応じてパルス幅が異なるアラーム信号ＰＳjとして外部機器である制御部側に的確に通知することができる。またその異常が解消されたことを示す異常解除信号を前記アラーム信号ＰＳjと識別可能な、信号レベルの異なる信号として外部機器に通知することができる。しかも前記アラーム信号ＰＳjを出力する出力端子を共用して前記異常解除信号が出力できる。従って駆動回路３Ｕの構成の複雑化や出力端子数を増加させることなしに、該駆動回路３Ｕを備えたインテリジェント・パワーモジュール１ａが実現でき、その実用的利点が多大である。
　尚、本発明は上述した実施形態に限定されるものではない。例えば各実施形態においては、駆動装置をインテリジェント・パワーモジュール１ａとして実現する場合を例に説明したが、ＩＧＢＴ１１からなる半導体素子とその駆動回路３Ｕと別個に構築することも勿論可能である。逆に本発明はＩＧＢＴ１１～１６からなる複数の半導体素子とその駆動回路３Ｕ～３Ｚを纏めて１つのインテリジェント・パワーモジュールとして構築することも可能である。
　また前述した複数の保護回路の数とその構成については、ＩＧＢＴ１１に対する異常要因の種別に応じて定めれば良い。具体的にはＩＧＢＴ１１に加えられる直流駆動電圧の異常を検出するようにしても良い。また前述したアラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）をそれぞれ形成する各パルス信号のパルス幅Ｔvd,Ｔoc,Ｔohについても、相互に明確に識別可能な時間幅として設定すれば十分である。
　更には前述した各信号についても、例えば前記アラーム信号ＰＳj（ＰＳvd,ＰＳoc,ＰＳoh）をパルス幅Ｔvd,Ｔoc,ＴohのＨレベルの信号列として生成する等、本発明はその論理を逆に設定することも勿論可能である。この場合、各信号の論理に合わせて出力回路や出力制御回路等を構築すれば良いことは言うまでもない。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
　１　電力変換装置
　１ａ　インテリジェント・パワーモジュール（ＩＰＭ）
　２　インバータ
　３Ｕ～３Ｚ　駆動回路（ドライバ回路）
　４　交流負荷
　１１～１６　半導体素子（ＩＧＢＴ）
　１７　半導体チップ
　１８　電流センサ
　１９　温度センサ
　２１～２６　フリーホイリング・ダイオード
　３１　ゲート制御回路
　３２　制御電圧検出回路（保護回路）
　３３　電流検出回路（保護回路）
　３４　温度検出回路（保護回路）
　３５　オア回路
　３６　アラーム生成回路
　３７　出力トランジスタ（出力回路）
　３８　負荷抵抗
　３９　外部電源
　４０　保護解除回路
　４１　インバータ回路
　４２　アンド回路
　４３　ワンショット回路
　４４　トランジスタ（出力制御回路）

Claims (6)

  1. 　電力変換装置を構成する半導体素子を駆動する駆動回路と、
    　前記半導体素子の保護動作に必要な情報を検出して保護信号を生成し、該保護信号に従って前記駆動回路による前記半導体素子の駆動を停止させる複数の保護回路と、
    　これらの保護回路から出力される前記保護信号に応じて、保護要因に応じたパルス幅のアラーム信号を生成するアラーム生成回路と、
    　前記アラーム信号を所定のレベルで外部出力する出力回路と、
    　前記複数の保護回路からの前記保護信号の出力が停止すると共に、前記アラーム生成回路からの前記アラーム信号の出力が停止したときに一定期間に亘って保護解除信号を生成する保護解除回路と、
    　前記保護解除信号に従って前記出力回路の信号出力レベルを変更する出力制御回路と
    を具備したことを特徴とする半導体素子の駆動装置。
  2. 　前記複数の保護回路は、当該制御装置に加えられる制御電圧を検出する制御電圧検出回路、前記半導体素子の温度を検出する温度検出回路および前記半導体素子に流れる電流を検出する電流検出回路を含み、低電圧保護、過熱保護、および過電流保護を促す保護信号をそれぞれ生成するものである請求項１に記載の半導体素子の駆動装置。
  3. 　前記保護解除回路は、前記複数の保護回路からの前記保護信号の出力が停止し、且つ前記アラーム信号の出力が停止したときに付勢されて、一定期間に亘って保護解除信号を生成するワンショット回路を含む請求項１に記載の半導体素子の駆動装置。
  4. 　前記出力制御回路は、前記出力回路を構成する出力トランジスタに並列に設けられて、前記保護解除信号を受けて該出力トランジスタの出力電圧を分圧する分圧回路からなる請求項１に記載の半導体素子の駆動装置。
  5. 　前記アラーム生成回路は、前記複数の保護回路の中で最初に保護信号を出力した保護回路に対して予め定められたパルス幅のアラーム信号を、前記保護信号の出力が継続している期間に亘って連続して生成するものである請求項１に記載の半導体素子の駆動装置。
  6. 　前記アラーム生成回路は、前記複数の保護回路のいずれかが保護信号を出力したときに前記アラーム信号の生成を開始し、前記保護信号の出力が停止したときには前記アラーム信号を形成するパルス信号列における１パルス分のパルス信号が出力された時点で当該アラーム信号の生成を停止するものである請求項１に記載の半導体素子の駆動装置。
PCT/JP2013/079645 2012-11-22 2013-10-31 半導体素子の駆動装置 WO2014080737A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112013004090.5T DE112013004090T5 (de) 2012-11-22 2013-10-31 Halbleiterelement-Ansteuervorrichtung
CN201380047300.9A CN104620481B (zh) 2012-11-22 2013-10-31 半导体元件的驱动装置
US14/643,126 US9667061B2 (en) 2012-11-22 2015-03-10 Semiconductor element drive device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012255949A JP6201302B2 (ja) 2012-11-22 2012-11-22 半導体素子の駆動装置
JP2012-255949 2012-11-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/643,126 Continuation US9667061B2 (en) 2012-11-22 2015-03-10 Semiconductor element drive device

Publications (1)

Publication Number Publication Date
WO2014080737A1 true WO2014080737A1 (ja) 2014-05-30

Family

ID=50775923

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/079645 WO2014080737A1 (ja) 2012-11-22 2013-10-31 半導体素子の駆動装置

Country Status (5)

Country Link
US (1) US9667061B2 (ja)
JP (1) JP6201302B2 (ja)
CN (1) CN104620481B (ja)
DE (1) DE112013004090T5 (ja)
WO (1) WO2014080737A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6201296B2 (ja) * 2012-11-06 2017-09-27 富士電機株式会社 電力変換装置の制御装置
JP6583284B2 (ja) * 2014-11-06 2019-10-02 富士電機株式会社 半導体素子の駆動装置
JP6398949B2 (ja) * 2015-11-05 2018-10-03 三菱電機株式会社 半導体素子の駆動装置
CN107949986B (zh) * 2016-03-04 2021-05-18 富士电机株式会社 半导体元件的驱动装置
WO2017208668A1 (ja) * 2016-06-03 2017-12-07 富士電機株式会社 半導体素子の駆動装置
JP6601347B2 (ja) * 2016-08-31 2019-11-06 株式会社デンソー 異常情報伝達回路
WO2018042939A1 (ja) * 2016-09-02 2018-03-08 富士電機株式会社 半導体素子の駆動装置
US10340903B2 (en) * 2016-11-24 2019-07-02 Electronics & Telecommunications Research Institute Semiconductor device and operation method thereof
JP6965537B2 (ja) 2017-03-16 2021-11-10 富士電機株式会社 半導体素子の駆動装置
US10611246B2 (en) * 2017-03-29 2020-04-07 Ford Global Technologies, Llc Gate driver with temperature compensated turn-off
JP6837183B2 (ja) * 2017-09-11 2021-03-03 広東美的制冷設備有限公司Ｇｄ Ｍｉｄｅａ Ａｉｒ−Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．，Ｌｔｄ． インテリジェントパワーモジュール及びエアコンコントローラー
JP6824142B2 (ja) * 2017-11-22 2021-02-03 三菱電機株式会社 電力半導体モジュールおよび電力変換装置
JP2020058192A (ja) * 2018-10-04 2020-04-09 東芝三菱電機産業システム株式会社 電力変換装置
JP7038647B2 (ja) * 2018-12-12 2022-03-18 三菱電機株式会社 インテリジェントパワーモジュール
DE112020001283B4 (de) * 2019-04-17 2024-09-26 Hitachi Astemo, Ltd. Lasttreiber
CN110417260A (zh) * 2019-07-23 2019-11-05 武汉洲际电讯科技股份有限公司 一种可检测电流的开关电源电路
CN113889991B (zh) * 2020-07-03 2024-07-12 圣邦微电子（北京）股份有限公司 短路保护电路及短路保护方法
JPWO2023286464A1 (ja) * 2021-07-12 2023-01-19

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117508A (ja) * 1997-06-20 1999-01-22 Toshiba Corp パワーモジュール及び電力変換装置
JP2003088093A (ja) * 2001-09-11 2003-03-20 Toshiba Corp インテリジェントパワーモジュール、およびその制御回路
JP2012143125A (ja) * 2010-12-14 2012-07-26 Fuji Electric Co Ltd 半導体素子の駆動装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959561A (en) * 1989-01-04 1990-09-25 Motorola, Inc. MOS output buffer with reduced supply line disturbance
JPH0870580A (ja) 1994-08-30 1996-03-12 Sanyo Electric Co Ltd 警報回路
JP3252345B2 (ja) * 1995-09-11 2002-02-04 沖電気工業株式会社 処理信号保護回路
CN1297067C (zh) * 2000-02-14 2007-01-24 三洋电机株式会社 电机装置
JP3524834B2 (ja) * 2000-02-14 2004-05-10 三洋電機株式会社 Ｄｃブラシレスモータ装置
JP4223331B2 (ja) * 2003-06-13 2009-02-12 株式会社日立製作所 電力制御用半導体素子の保護装置及びそれを備えた電力変換装置
US8625308B2 (en) * 2009-02-06 2014-01-07 Fairchild Korea Semiconductor Ltd. Soft-burst circuit for switched-mode power supplies
CN201821255U (zh) * 2010-09-08 2011-05-04 攀钢集团攀枝花钢铁研究院有限公司 可控硅调功器
CN103460588B (zh) * 2011-04-08 2016-05-25 富士电机株式会社 电力转换装置的控制装置
CN102594104B (zh) * 2012-02-22 2015-03-04 武汉征原电气有限公司 大功率igbt数字化智能驱动装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117508A (ja) * 1997-06-20 1999-01-22 Toshiba Corp パワーモジュール及び電力変換装置
JP2003088093A (ja) * 2001-09-11 2003-03-20 Toshiba Corp インテリジェントパワーモジュール、およびその制御回路
JP2012143125A (ja) * 2010-12-14 2012-07-26 Fuji Electric Co Ltd 半導体素子の駆動装置

Also Published As

Publication number Publication date
US20150180227A1 (en) 2015-06-25
US9667061B2 (en) 2017-05-30
JP6201302B2 (ja) 2017-09-27
CN104620481B (zh) 2017-06-23
DE112013004090T5 (de) 2015-05-13
CN104620481A (zh) 2015-05-13
JP2014103820A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
JP6201302B2 (ja) 半導体素子の駆動装置
JP6201296B2 (ja) 電力変換装置の制御装置
JP5360002B2 (ja) 半導体素子の駆動装置
JP5724730B2 (ja) 半導体素子の駆動装置
JP6468399B2 (ja) 半導体素子の駆動装置
CN109005673B (zh) 半导体元件的驱动装置
US10890493B2 (en) Systems and methods for measuring transistor junction temperature while operating
CN103460588B (zh) 电力转换装置的控制装置
US11183835B2 (en) Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis
CN108631559A (zh) 半导体元件的驱动装置
CN109818516B (zh) 电力半导体模块及电力变换装置
JP6007605B2 (ja) 半導体素子の駆動装置
JP5974548B2 (ja) 半導体装置
JP2015056415A (ja) 発熱素子寿命推定装置及びモジュール
JP6065597B2 (ja) 電力変換装置
JP5473511B2 (ja) 電力用半導体装置
US20140320162A1 (en) Wiring state detection device and intelligent power module
JP2020005422A (ja) 電力変換装置および電力変換装置の自己診断方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13857640

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112013004090

Country of ref document: DE

Ref document number: 1120130040905

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13857640

Country of ref document: EP

Kind code of ref document: A1