JP6187093B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に関する。

従来、ＩＧＢＴ等の複数のパワー半導体素子を有するパワーモジュールと、パワーモジュールの作動を制御するプロセッサユニットとを備えた電力変換装置がある。こうした電力変換装置は、例えば電気自動車やハイブリッド自動車等の車両に設けられ、駆動電源から供給される直流電力をパワーモジュールで交流電力に変換してモータ（負荷）に供給する。

詳しくは、パワーモジュールは、直列に接続したパワー半導体素子を有する複数のアームを並列に接続してなるインバータ回路と、プロセッサユニットから出力された制御信号を外部から供給される制御電圧に基づいて増幅した駆動信号（ゲートオンオフ信号）をパワー半導体素子に出力するドライバ回路とを備えている。そして、パワー半導体素子が駆動信号に応じてオンオフすることで、インバータ回路から交流電力がモータに供給される。

ところで、近年の電力変換装置では、パワーモジュールとして、パワー半導体素子の過熱、アームの短絡及びドライバ回路に供給（印加）される制御電圧の低下等の異常検出を行う異常検出回路を備えた所謂インテリジェントパワーモジュール（ＩＰＭ）が用いられるようになってきている（例えば、特許文献１）。そして、プロセッサユニットは、パワーモジュール（異常検出回路）によっていずれかの異常が検出されると、例えばモータを停止させる等のフェールセーフ処理を行うようになっている。

なお、一般にこうしたパワーモジュールは異常を検出した場合に、例えば瞬間的にハイレベルになる異常検出信号（パルス）を出力する構成となっており、プロセッサユニットとパワーモジュールとの間には、異常検出信号をラッチするラッチ回路が設けられている。そして、プロセッサユニットは、該ラッチ回路から出力されるラッチ信号の電圧レベルに基づいてパワーモジュールに異常が発生したか否かを判定する。

特開平７−２７４４８５号公報

しかし、上記従来の構成では、異常検出回路によって異常が検出されていない場合であっても、例えばノイズの影響によって、瞬間的にハイレベルの信号がラッチ回路に入力されると、ラッチ信号の電圧レベルがハイレベルに切り替わることがある。そのため、プロセッサユニットは、パワーモジュールが正常な状態であるにも関わらず、モータを停止する等のフェールセーフ処理を行ってしまうという虞があった。

なお、こうした問題は、異常検出回路から出力される異常検出信号がラッチ回路に入力される構成に限らず、異常検出信号がプロセッサユニットに直接入力される構成であっても、ノイズ等の影響により異常が検出された場合と同等の電圧レベルの信号がプロセッサユニットに入力された場合等に、同様に生じ得る。

本発明は、上記問題点を解決するためになされたものであって、その目的は、プロセッサユニットがパワーモジュールを異常であると誤判定することを低減できる電力変換装置を提供することにある。

上記課題を解決する電力変換装置は、制御信号を出力するプロセッサユニットと、前記制御信号に基づいて駆動電源から供給される直流電力を交流電力に変換するパワーモジュールとを備え、前記パワーモジュールは、直列に接続されたパワー半導体素子を有する複数のアームを並列に接続してなるインバータ回路と、前記制御信号を制御電圧に基づいて増幅した駆動信号を前記パワー半導体素子に出力するドライバ回路と、前記パワー半導体素子の過熱、前記アームの短絡及び前記ドライバ回路に供給される制御電圧の低下の少なくとも１つの異常検出を行い、該異常検出の検出結果を示す異常検出信号を前記プロセッサユニットに出力する異常検出回路とを備えたものにおいて、前記異常検出回路は、温度センサにより検出される前記パワー半導体素子の検出温度と、温度異常判定閾値との大小比較に基づいて少なくとも前記パワー半導体素子の過熱を検出し、前記プロセッサユニットは、前記検出温度と、前記温度異常判定閾値よりも低い温度を示す温度予見値との大小比較に基づいて少なくとも前記パワー半導体素子の過熱が発生する前段階である過熱予見状態の検出を行い、該過熱予見状態を検出しない場合には、前記パワーモジュールに前記パワー半導体素子の過熱が発生したと判定しないことを要旨とする。
また、上記課題を解決する電力変換装置は、制御信号を出力するプロセッサユニットと、前記制御信号に基づいて駆動電源から供給される直流電力を交流電力に変換するパワーモジュールとを備え、前記パワーモジュールは、直列に接続されたパワー半導体素子を有する複数のアームを並列に接続してなるインバータ回路と、前記制御信号を制御電圧に基づいて増幅した駆動信号を前記パワー半導体素子に出力するドライバ回路と、前記パワー半導体素子の過熱、前記アームの短絡及び前記ドライバ回路に供給される制御電圧の低下の少なくとも１つの異常検出を行い、該異常検出の検出結果を示す異常検出信号を前記プロセッサユニットに出力する異常検出回路とを備えたものにおいて、前記異常検出回路は、前記各パワー半導体素子の端子間電圧と、端子間電圧異常判定閾値との大小比較に基づいて少なくとも前記アームの短絡を検出し、前記プロセッサユニットは、前記駆動電源の電源電圧と、前記アームの短絡が発生したことを示す電源電圧異常判定閾値よりも小さな電源電圧予見値との大小比較に基づいて少なくとも前記アームの短絡が発生する前段階である短絡予見状態の検出を行い、該短絡予見状態を検出しない場合には、前記パワーモジュールに前記アームの短絡が発生したと判定しないことを要旨とする。
また、上記課題を解決する電力変換装置は、制御信号を出力するプロセッサユニットと、前記制御信号に基づいて駆動電源から供給される直流電力を交流電力に変換するパワーモジュールとを備え、前記パワーモジュールは、直列に接続されたパワー半導体素子を有する複数のアームを並列に接続してなるインバータ回路と、前記制御信号を制御電圧に基づいて増幅した駆動信号を前記パワー半導体素子に出力するドライバ回路と、前記パワー半導体素子の過熱、前記アームの短絡及び前記ドライバ回路に供給される制御電圧の低下の少なくとも１つの異常検出を行い、該異常検出の検出結果を示す異常検出信号を前記プロセッサユニットに出力する異常検出回路とを備えたものにおいて、前記異常検出回路は、前記各パワー半導体素子の端子間電圧と、端子間電圧異常判定閾値との大小比較に基づいて少なくとも前記アームの短絡を検出し、前記プロセッサユニットは、前記インバータ回路を流れる駆動電流と、前記アームの短絡が発生したことを示す駆動電流異常判定閾値よりも小さな駆動電流予見値との大小比較に基づいて少なくとも前記アームの短絡が発生する前段階である短絡予見状態の検出を行い、該短絡予見状態を検出しない場合には、前記パワーモジュールに前記アームの短絡が発生したと判定しないことを要旨とする。
また、上記課題を解決する電力変換装置は、制御信号を出力するプロセッサユニットと、前記制御信号に基づいて駆動電源から供給される直流電力を交流電力に変換するパワーモジュールとを備え、前記パワーモジュールは、直列に接続されたパワー半導体素子を有する複数のアームを並列に接続してなるインバータ回路と、前記制御信号を制御電圧に基づいて増幅した駆動信号を前記パワー半導体素子に出力するドライバ回路と、前記パワー半導体素子の過熱、前記アームの短絡及び前記ドライバ回路に供給される制御電圧の低下の少なくとも１つの異常検出を行い、該異常検出の検出結果を示す異常検出信号を前記プロセッサユニットに出力する異常検出回路とを備えたものにおいて、前記異常検出回路は、前記ドライバ回路に供給される制御電圧と、制御電圧異常判定閾値との大小比較に基づいて少なくとも前記制御電圧の低下を検出し、前記プロセッサユニットは、前記ドライバ回路に供給される制御電圧と、前記制御電圧異常判定閾値よりも小さな制御電圧予見値との大小比較に基づいて少なくとも前記制御電圧の電圧低下が発生する前段階である電圧低下予見状態の検出を行い、該電圧低下予見状態を検出しない場合には、前記パワーモジュールに前記制御電圧の低下が発生したと判定しないことを要旨とする。

パワーモジュールは、異常が発生する前に該異常の前段階である予見状態となるため、予見状態が検出されない場合には、プロセッサユニットに入力される異常が発生した旨の信号は、ノイズ等の影響によるものと推定される。したがって、上記各構成のように予見状態を検出しない場合には、パワーモジュールに異常が発生したと判定しないことで、パワーモジュールが異常であると誤判定することを低減できる。

上記電力変換装置において、前記プロセッサユニットは、前記パワー半導体素子の過熱予見状態を検出した場合には、該過熱予見状態を検出しない場合に比べ、前記制御信号に示されるデューティ比を低くすることが好ましい。

上記構成によれば、パワー半導体素子がオン状態となる時間、すなわちパワー半導体素子に電流が流れる時間が正常な状態に比べて短くなるため、パワー半導体素子の発熱を抑制できる。これにより、異常検出回路によってパワー半導体素子の過熱が検出されてフェールセーフ処理が必要な状況となることを抑制できる。

上記電力変換装置において、前記プロセッサユニットは、前記アームの短絡予見状態を検出した場合には、該短絡予見状態を検出しない場合に比べ、高電位側の前記パワー半導体素子及び低電位側の前記パワー半導体素子の両方がオフ状態となるデッドタイムを増加させることが好ましい。

上記構成によれば、高電位側のパワー半導体素子及び低電位側のパワー半導体素子の双方がオフ状態となる時間が正常な状態に比べて長くなるため、例えばパワー半導体素子のオンオフ状態が切り替わる時間遅れに起因した瞬間的な短絡を発生し難くすることができる。これにより、異常検出回路によってアームの短絡が検出されてフェールセーフ処理が必要な状況となることを抑制できる。

上記電力変換装置において、前記プロセッサユニットは、前記制御電圧の電圧低下予見状態を検出した場合には、前記パワーモジュールを停止させることが好ましい。
上記構成によれば、制御電圧が低下してインバータ回路が適切に作動しなくなる虞が生じる前に、速やかにパワーモジュールを停止させて負荷を停止させるフェールセーフ処理を行うことができる。

本発明によれば、プロセッサユニットが異常検出信号に基づいてパワーモジュールを異常であると誤判定することを低減できる。

電力変換装置及びその周辺構成を示すブロック図。 パワーモジュールのブロック図。 （ａ）はデューティ指令値及び三角波の推移を示すタイムチャート、（ｂ）はＩＧＢＴのオンオフ状態の推移を示すタイムチャート。 プロセッサユニットによる異常検出の処理手順を示すフローチャート。

以下、電力変換装置の一実施形態を図面に従って説明する。
図１に示す電力変換装置１は、電気自動車やハイブリッド自動車等の車両に設けられ、駆動電源（バッテリ）２から供給される直流電力を交流電力に変換して走行駆動源となるモータ（負荷）３に供給するものである。なお、本実施形態の駆動電源２には、例えば定格電圧が２００Ｖのものが用いられている。また、本実施形態のモータ３には、三相（Ｕ，Ｖ，Ｗ）の交流電力の供給により作動するブラシレスモータが採用されている。

同図に示すように、電力変換装置１は、モータ３の作動を制御する制御信号としてのモータ制御信号Ｓ_mcを出力するプロセッサユニット１１と、モータ制御信号Ｓ_mcに基づいて駆動電源２から供給される直流電力を交流電力に変換するパワーモジュール１２とを備えている。

プロセッサユニット１１は、電源線Ｌcを介して制御電源（バッテリ）１３に接続されている。なお、本実施形態の制御電源１３には、例えば定格電圧が１２Ｖのものが用いられている。電源線Ｌcの途中には、機械式リレーからなる制御リレー１４と、一定の電圧を生成するレギュレータ回路１５とが設けられている。制御リレー１４は、車両のイグニッションスイッチ（ＩＧ）がオン状態である旨のＩＧ信号Ｓ_igが入力された場合にオン状態となり、ＩＧがオフ状態である旨のＩＧ信号Ｓ_igが入力された場合にオフ状態となる。レギュレータ回路１５は、制御電源１３の電源電圧Ｖcに基づいてプロセッサユニット１１に供給（印加）する電圧（例えば、５Ｖ）を生成する。そして、プロセッサユニット１１は、制御リレー１４がオン状態となって電源線Ｌcが導通することにより、レギュレータ回路１５から一定の電圧が供給されて作動し、後述するように車両信号Ｓ_carに基づいてパワーモジュール１２にモータ制御信号Ｓ_mcを出力する。

パワーモジュール１２は、複数のパワー半導体素子（ＩＧＢＴ（絶縁ゲートバイポーラ型トランジスタ）３２ａ〜３２ｆ、図２参照）を接続してなるインバータ回路２１と、モータ制御信号Ｓ_mcを増幅した駆動信号としてのモータ駆動信号（ゲートオンオフ信号）Ｓ_mpをインバータ回路２１に出力するドライバ回路２２とを備えている。

インバータ回路２１は、電源線Ｌpを介して駆動電源２に接続され、ドライバ回路２２は、電源線Ｌcを介して制御電源１３に接続されている。電源線Ｌpの途中には、機械式リレーからなる駆動リレー２３が設けられている。そして、インバータ回路２１は、駆動リレー２３がオン状態となって電源線Ｌpが導通することにより、駆動電源２の電源電圧Ｖpに基づく交流電力をモータ３に供給することが可能となる。一方、電源線Ｌcの途中には、制御電源１３の電源電圧Ｖcを昇圧する昇圧回路２４が設けられている。ドライバ回路２２は、昇圧回路２４から出力される制御電圧Ｖcb（例えば、１５Ｖ）に基づいてモータ制御信号Ｓ_mcを増幅してインバータ回路２１に出力する。そして、インバータ回路２１は、各パワー半導体素子がモータ駆動信号Ｓ_mpに基づいてオンオフすることにより、駆動電源２の電源電圧Ｖpに基づく交流電力をモータ３に出力する。

より詳しくは、図２に示すように、インバータ回路２１は、アーム（スイッチングアーム）３１ｕ，３１ｖ，３１ｗを各相に対応して並列に接続してなるＰＷＭインバータとして構成されている。具体的には、各アーム３１ｕ，３１ｖ，３１ｗは、ＩＧＢＴ３２ａ，３２ｄ、ＩＧＢＴ３２ｂ，３２ｅ、及びＩＧＢＴ３２ｃ，３２ｆをそれぞれ直列に接続することにより構成されている。そして、ＩＧＢＴ３２ａとＩＧＢＴ３２ｄとの間、ＩＧＢＴ３２ｂとＩＧＢＴ３２ｅとの間、及びＩＧＢＴ３２ｃとＩＧＢＴ３２ｆとの間の各接続点３３ｕ，３３ｖ，３３ｗは、それぞれ各相のモータコイル３４ｕ，３４ｖ，３４ｗ（図１参照）に接続されている。なお、各ＩＧＢＴ３２ａ〜３２ｆには、それぞれエミッタ側からコレクタ側への通電を許容するダイオード（図示略）が設けられている。

ドライバ回路２２は、ＩＧＢＴ３２ａ〜３２ｆ毎に対応した複数のオペアンプ（図示略）等を備えて構成されており、各オペアンプには、プロセッサユニット１１からモータ制御信号Ｓ_mcが入力される。なお、モータ制御信号Ｓ_mcは、フォトカプラ（図示略）を介して各オペアンプの入力端子に入力されるようになっており、プロセッサユニット１１とパワーモジュール１２との間は電気的に絶縁されている。また、ドライバ回路２２には、昇圧回路２４により昇圧された制御電圧Ｖcbが供給（印加）される。そして、ドライバ回路２２は、供給された制御電圧Ｖcbに基づいて、入力されたモータ制御信号Ｓ_mcを増幅することにより、対応する各ＩＧＢＴ３２ａ〜３２ｆのゲート端子にモータ駆動信号Ｓ_mpを出力する。これにより、インバータ回路２１において、各モータ駆動信号Ｓ_mpに応答して各ＩＧＢＴ３２ａ〜３２ｆがオンオフし、各相のモータコイル３４ｕ，３４ｖ，３４ｗに対する通電パターンが切り替わることで、三相の交流電力がモータ３に供給される。

図１に示すように、プロセッサユニット１１には、車両のアクセルペダル（図示略）の踏み込み量を示すアクセル開度や車速等の車両信号Ｓ_carが入力される。そして、プロセッサユニット１１は、車両信号Ｓ_carに基づいてモータ３に対する目標トルクを演算し、該目標トルクが発生するようにモータ３を制御するためのモータ制御信号Ｓ_mcを出力する。なお、本実施形態のプロセッサユニット１１には、モータ３の各相電流Ｉu，Ｉv，Ｉwを検出するための相電流センサ３５ｕ，３５ｖ，３５ｗ、及びレゾルバ３６により検出されるモータ３の回転角θが入力される。そして、プロセッサユニット１１は、モータ３に発生させるべきトルクに対応する各相電流指令値に各相電流Ｉu，Ｉv，Ｉwを追従させるべく、電流フィードバック制御を実行することにより上記モータ制御信号Ｓ_mcを出力する。

本実施形態のモータ制御信号Ｓ_mcは、ＰＷＭ（パルス幅変調）制御されたパルス波信号となっている。詳しくは、図３（ａ），（ｂ）に示すように、プロセッサユニット１１は、上記電流フィードバック制御の実行により演算される相電流指令値に対応する各デューティ指令値Ｄu，Ｄv，Ｄwと、ＰＷＭキャリア（搬送波）である三角波との比較に基づいて、パワーモジュール１２に出力するモータ制御信号Ｓ_mcを生成する。ここで、プロセッサユニット１１は、上下にシフトされた位相の等しい二つの三角波δ１，δ２を用いることにより（δ１＞δ２）、各アーム３１ｕ，３１ｖ，３１ｗの高電位側（上段）のＩＧＢＴ３２ａ〜３２ｆと、低電位側（下段）のＩＧＢＴ３２ａ〜３２ｆとの両方がオフ状態となるデッドタイムｔdを設定している。

より詳しくは、プロセッサユニット１１は、上側に位置する三角波δ１との比較において、当該三角波δ１の値よりも各デューティ指令値Ｄu，Ｄv，Ｄwの方が高い場合には、当該相に対応する各上段ＩＧＢＴ３２ａ〜３２ｃをオン状態とし、低い場合には、これらの各上段ＩＧＢＴ３２ａ〜３２ｃをオフ状態とするようなモータ制御信号Ｓ_mcを生成する。そして、プロセッサユニット１１は、下側の三角波δ２との比較において、当該三角波δ２の値よりもデューティ指令値Ｄu，Ｄv，Ｄwの方が低い場合には、当該相に対応する各下段ＩＧＢＴ３２ｄ〜３２ｆをオン状態とし、高い場合には、これらの各下段ＩＧＢＴ３２ｄ〜３２ｆをオフ状態とするようなモータ制御信号Ｓ_mcを出力する。

なお、図１に示すように、プロセッサユニット１１には、ＩＧ信号Ｓ_igが入力される。そして、プロセッサユニット１１は、ＩＧがオン状態である旨のＩＧ信号Ｓ_igが入力された場合には、駆動リレー２３がオン状態となるようなリレー制御信号Ｓ_rlを出力し、ＩＧがオフ状態である旨のＩＧ信号Ｓ_igが入力された場合には、駆動リレー２３がオフ状態となるようなリレー制御信号Ｓ_rlを出力する。

（異常検出）
図２に示すように、パワーモジュール１２は、ＩＧＢＴ３２ａ〜３２ｆの過熱、アーム３１ｕ，３１ｖ，３１ｗの短絡及び制御電圧Ｖcbの低下の異常検出を行う所謂インテリジェントパワーモジュール（ＩＰＭ）として構成されている。プロセッサユニット１１とパワーモジュール１２との間には、該パワーモジュール１２から出力される異常検出信号Ｓ_erをラッチするラッチ回路４１が設けられている。そして、プロセッサユニット１１は、ラッチ信号Ｓ_latの電圧レベルに基づいてパワーモジュール１２に異常が発生したか否かを判定し、異常が発生した場合には、パワーモジュール１２を停止させてモータ３を停止させるフェールセーフ処理を行う。

詳しくは、パワーモジュール１２は、ＩＧＢＴ３２ａ〜３２ｆの過熱を検出する過熱検出回路４２と、アーム３１ｕ，３１ｖ，３１ｗの短絡を検出する短絡検出回路４３と、制御電圧Ｖcbの低下を検出する電圧低下検出回路４４とを備えている。つまり、本実施形態では、過熱検出回路４２、短絡検出回路４３及び電圧低下検出回路４４がそれぞれ異常検出回路に相当する。

過熱検出回路４２には、ＩＧＢＴ３２ｅの近傍に設けられた温度センサ４５が接続されている。過熱検出回路４２は、温度センサ４５により検出された検出温度Ｔと、予め設定された温度異常判定閾値Ｔth_erとの大小比較を行う。そして、過熱検出回路４２は、検出温度Ｔが温度異常判定閾値Ｔth_er以下の場合には、ＩＧＢＴ３２ａ〜３２ｆが過熱していないと判定してローレベルの異常検出信号Ｓ_erを出力する。一方、検出温度Ｔが温度異常判定閾値Ｔth_erよりも大きい場合には、ＩＧＢＴ３２ａ〜３２ｆが過熱したと判定して瞬間的にハイレベルとなる異常検出信号Ｓ_er（パルス）を出力する。

短絡検出回路４３には、各ＩＧＢＴ３２ａ〜３２ｆのコレクタ端子とエミッタ端子との間の端子間電圧Ｖa〜Ｖfを検出する電圧センサ４６ａ〜４６ｆが接続されている。短絡検出回路４３は、電圧センサ４６ａ〜４６ｆにより検出された端子間電圧Ｖa〜Ｖf（の絶対値）と、端子間電圧異常判定閾値Ｖxth_erとの大小比較を行う。なお、端子間電圧異常判定閾値Ｖxth_erは、ＩＧＢＴ３２ａ〜３２ｆがオン状態で固着したときにコレクタ端子とエミッタ端子との間の端子間に発生する電圧であり、予め実験等により求められている。そして、短絡検出回路４３は、端子間電圧Ｖa〜Ｖfの全てが端子間電圧異常判定閾値Ｖxth_er以下の場合には、アーム３１ｕ，３１ｖ，３１ｗが短絡していないと判定してローレベルの異常検出信号Ｓ_erを出力する。一方、端子間電圧Ｖa〜Ｖfの少なくとも１つが端子間電圧異常判定閾値Ｖxth_erよりも大きい場合には、アーム３１ｕ，３１ｖ，３１ｗが短絡したと判定して瞬間的にハイレベルとなる異常検出信号Ｓ_erを出力する。

電圧低下検出回路４４には、ドライバ回路２２に供給される制御電圧Ｖcbを検出する電圧センサ４７が接続されている。電圧低下検出回路４４は、電圧センサ４７により検出された制御電圧Ｖcbの絶対値と、予め設定された制御電圧異常判定閾値Ｖcbth_erとの大小比較を行う。そして、電圧低下検出回路４４は、制御電圧Ｖcbが制御電圧異常判定閾値Ｖcbth_erよりも大きい場合には、制御電圧Ｖcbが低下していないと判定してローレベルの異常検出信号Ｓ_erを出力する。一方、制御電圧Ｖcbが制御電圧異常判定閾値Ｖcbth_er以下の場合には、制御電圧Ｖcbが低下したと判定して瞬間的にハイレベルとなる異常検出信号Ｓ_erを出力する。

ラッチ回路４１は、過熱検出回路４２、短絡検出回路４３及び電圧低下検出回路４４の少なくとも１つから瞬間的にハイレベルの異常検出信号Ｓ_erが入力されると、ラッチ信号Ｓ_latの電圧レベルをローレベルからハイレベルに切り替えて保持する。そして、プロセッサユニット１１は、ラッチ回路４１からハイレベルのラッチ信号Ｓ_latが入力されると、駆動リレー２３をオフ状態とするリレー制御信号Ｓ_rlを出力したり、モータ制御信号Ｓ_mcの出力を停止したりする等のシャットダウン処理を行い、パワーモジュール１２を停止させてモータ３を停止させる。

ところで、短絡検出回路４３、過熱検出回路４２及び電圧低下検出回路４４のいずれもが異常を検出していない場合であっても、ノイズ等の影響によって瞬間的にハイレベルの信号がラッチ回路４１に入力されると、ラッチ信号Ｓ_latの電圧レベルがハイレベルに切り替わることがある。

この点を踏まえ、プロセッサユニット１１は、ＩＧＢＴ３２ａ〜３２ｆが過熱状態となる前段階の過熱予見状態、アーム３１ｕ，３１ｖ，３１ｗが短絡する前段階の短絡予見状態、及び制御電圧Ｖcbが低下する前段階の電圧低下予見状態を検出し、いずれの予見状態も検出しない場合には、ラッチ信号Ｓ_latに基づいて異常が発生したと判定しない。また、プロセッサユニット１１は、過熱予見状態を検出した場合には、同予見状態を検出しない場合に比べ、モータ制御信号Ｓ_mcに示されるデューティ比を低くする。さらに、プロセッサユニット１１は、短絡予見状態を検出した場合には、同予見状態を検出しない場合に比べ、デッドタイムｔdを増加させる。さらにまた、プロセッサユニット１１は、電圧低下予見状態を検出した場合には、シャットダウン処理を行ってパワーモジュール１２を停止させる。

詳しくは、プロセッサユニット１１には、上記温度センサ４５が接続されている。プロセッサユニット１１は、温度センサ４５により検出される検出温度Ｔと温度予見値Ｔth_prとの大小比較に基づいて過熱予見状態の検出を行う。なお、温度予見値Ｔth_prは、温度異常判定閾値Ｔth_erよりも小さな値に設定されている。そして、プロセッサユニット１１は、検出温度Ｔが温度予見値Ｔth_prよりも大きい場合には、パワーモジュール１２が過熱予見状態であると判定する。さらに、プロセッサユニット１１は、過熱予見状態を検出した場合には、デューティ指令値Ｄu，Ｄv，Ｄwに対して「１００％」よりも小さな上限値を設定することで、モータ制御信号Ｓ_mcに示されるデューティ比が低くなるように制限する。つまり、各デューティ指令値Ｄu，Ｄv，Ｄwが上限値を超える場合には、該上限値が示すデューティ比でＩＧＢＴ３２ａ〜３２ｆがオンオフするようなモータ制御信号Ｓ_mcを出力する。

また、プロセッサユニット１１には、駆動電源２の電源電圧Ｖpを検出する電圧センサ４８、及びインバータ回路２１を流れる駆動電流Ｉ（モータ３への通電電流）を検出する電流センサ４９が接続されている。プロセッサユニット１１は、電圧センサ４８により検出される駆動電源２の電源電圧Ｖp（の絶対値）と電源電圧予見値Ｖpth_prとの大小比較、及び電流センサ４９により検出される駆動電流（の絶対値）Ｉと駆動電流予見値Ｉth_prとの大小比較に基づいて短絡予見状態の検出を行う。なお、電源電圧予見値Ｖpth_prは、アーム３１ｕ，３１ｖ，３１ｗのいずれかに短絡が発生したことを示す電源電圧異常判定閾値Ｖpth_erよりも小さな値に設定されている。また、駆動電流予見値Ｉth_prは、アーム３１ｕ，３１ｖ，３１ｗのいずれかに短絡が発生したことを示す駆動電流異常判定閾値Ｉth_erよりも小さな値に設定されている。そして、プロセッサユニット１１は、駆動電源２の電源電圧Ｖpが電源電圧予見値Ｖpth_pr以下であり、かつ駆動電流Ｉが駆動電流予見値Ｉth_prよりも大きい場合には、パワーモジュール１２が短絡予見状態であると判定する。さらに、プロセッサユニット１１は、短絡予見状態を検出した場合には、三角波δ1と三角波δ2との差を大きくすることで、デッドタイムｔdを増加させる。

また、プロセッサユニット１１には、上記制御電圧Ｖcbを検出する電圧センサ４７が接続されている。プロセッサユニット１１は、制御電圧Ｖcbと制御電圧予見値Ｖcbth_prとの大小比較を行う。なお、制御電圧予見値Ｖcbth_prは、制御電圧異常判定閾値Ｖcbth_erよりも大きな値に設定されている。そして、プロセッサユニット１１は、制御電圧Ｖcbが制御電圧予見値Ｖcbth_pr以下の場合には、パワーモジュール１２が電圧低下予見状態であると判定する。さらに、プロセッサユニット１１は、電圧低下予見状態を検出した場合には、シャットダウン処理を行ってパワーモジュール１２を停止させ、モータ３を停止させる。

そして、プロセッサユニット１１は、これら各予見状態のいずれも検出しない場合には、ハイレベルのラッチ信号Ｓ_latが入力されても無効とし、モータ３を停止しない。なお、本実施形態のプロセッサユニット１１は、ラッチ回路４１からの出力されるラッチ信号Ｓ_latの電圧レベルをローレベルに戻す。一方、プロセッサユニット１１は、過熱予見状態又は短絡予見状態を検出した後に入力されたハイレベルのラッチ信号Ｓ_latは有効なものとしてモータ３を停止させる。

次に、本実施形態のプロセッサユニットによる異常判定の処理手順について説明する。
図４のフローチャートに示すように、プロセッサユニット１１は、先ずラッチ信号Ｓ_latがハイレベルであるか否かを判定する（ステップ１０１）。続いて、ラッチ信号Ｓ_latがローレベルである場合には（ステップ１０１：ＮＯ）、検出温度Ｔが温度予見値Ｔth_prよりも大きいか否かを判定する（ステップ１０２）。そして、検出温度Ｔが温度予見値Ｔth_prよりも大きい場合には（ステップ１０２：ＹＥＳ）、パワーモジュール１２が過熱予見状態であると判定して、モータ制御信号Ｓ_mcに示されるデューティ比が低くなるように制限する（ステップ１０３）。その後、パワーモジュール１２が過熱予見状態又は短絡予見状態であることを示す予見フラグをセットし（ステップ１０４）、ステップ１０１に移行してラッチ信号Ｓ_latの判定を行う。

また、プロセッサユニット１１は、検出温度Ｔが温度予見値Ｔth_pr以下の場合には（ステップ１０２：ＮＯ）、駆動電流Ｉが駆動電流予見値Ｉth_prよりも大きいか否かを判定する（ステップ１０５）。続いて、駆動電流Ｉが駆動電流予見値Ｉth_prよりも大きい場合には（ステップ１０５：ＹＥＳ）、駆動電源２の電源電圧Ｖpが電源電圧予見値Ｖpth_pr以下であるか否かを判定する（ステップ１０６）。そして、駆動電源２の電源電圧Ｖpが電源電圧予見値Ｖpth_pr以下である場合には（ステップ１０６：ＹＥＳ）、パワーモジュール１２が短絡予見状態であると判定して、上段側のＩＧＢＴ３２ａ〜３２ｆ及び下段側のＩＧＢＴ３２ａ〜３２ｆが両方ともオフ状態となるデッドタイムｔdを増加させる（ステップ１０７）。その後、ステップ１０４に移行して予見フラグをセットし、ステップ１０１に移行してラッチ信号Ｓ_latの判定を行う。

また、プロセッサユニット１１は、駆動電流Ｉが駆動電流予見値Ｉth_pr以下の場合（ステップ１０５：ＮＯ）、及び駆動電源２の電源電圧Ｖpが電源電圧予見値Ｖpth_prよりも大きい場合には（ステップ１０６：ＮＯ）、ドライバ回路２２に供給される制御電圧Ｖcbが制御電圧予見値Ｖcbth_pr以下であるか否かを判定する（ステップ１０８）。そして、制御電圧Ｖcbが制御電圧予見値Ｖcbth_pr以下である場合には（ステップ１０８：ＹＥＳ）、電圧低下予見状態であると判定してシャットダウン処理を行ってパワーモジュール１２を停止させ、モータ３を停止させる（ステップ１０９）。なお、制御電圧Ｖcbが制御電圧予見値Ｖcbth_prよりも大きい場合には（ステップ１０８：ＮＯ）、いずれの予見状態も発生してないと判定し、予見フラグをセットせずにステップ１０１に移行してラッチ信号Ｓ_latの判定を行う。

一方、プロセッサユニット１１は、ラッチ信号Ｓ_latがハイレベルである場合には（ステップ１０１：ＹＥＳ）、予見フラグがセットされているか否かを判定する（ステップ１１０）。そして、予見フラグがセットされている場合には（ステップ１１０：ＹＥＳ）、ステップ１０９に移行してモータ３を停止させる。これに対し、予見フラグがセットされていない場合には（ステップ１１０：ＮＯ）、ラッチ信号Ｓ_latがノイズ等の影響によりハイレベルになったと判定し、該ラッチ信号Ｓ_latを無効としてローレベルに戻し（ステップ１１１）、ステップ１０１に移行してラッチ信号Ｓ_latの判定を行う。

次に、本実施形態の作用について説明する。
プロセッサユニット１１は、過熱予見状態、短絡予見状態及び電圧低下予見状態のいずれもが検出されていない場合には、プロセッサユニット１１に入力されるハイレベルのラッチ信号Ｓ_latは、ノイズ等の影響によるものと推定されるため、ラッチ信号Ｓ_latに基づいてパワーモジュール１２に異常が発生したと判定しない。したがって、ノイズ等の影響により誤ってラッチ信号Ｓ_latの電圧レベルがハイレベルとなっても、モータ３が停止されず、モータ３による車両の走行を継続することが可能になる。また、プロセッサユニット１１により過熱予見状態が検出された場合、モータ制御信号Ｓ_mcに示されるデューティ比が制限されるため、ＩＧＢＴ３２ａ〜３２ｆがオン状態になる時間、すなわちＩＧＢＴ３２ａ〜３２ｆに電流が流れる時間が短くなり、これらの発熱が抑制される。さらに、プロセッサユニット１１によりアーム３１ｕ，３１ｖ，３１ｗの短絡予見状態が検出された場合、デッドタイムｔdが増加されるため、ＩＧＢＴ３２ａ〜３２ｆのオンオフ状態が切り替わる時間遅れに起因した瞬間的な短絡が発生し難くなる。

次に、本実施形態の効果について記載する。
（１）プロセッサユニット１１は、過熱予見状態、短絡予見状態及び電圧低下予見状態の検出を行い、これら各予見状態のいずれもが検出されない場合には、異常検出信号Ｓ_erをラッチしたラッチ信号Ｓ_latに基づいてパワーモジュール１２に異常が発生したと判定しないため、パワーモジュール１２が異常であると誤判定することを低減できる。

（２）プロセッサユニット１１は、過熱予見状態を検出した場合には、モータ制御信号Ｓ_mcに示されるデューティ比の上限値を制限するため、ＩＧＢＴ３２ａ〜３２ｆの発熱を抑制できる。これにより、過熱検出回路４２によってインバータ回路２１の過熱が検出されてモータ３を停止することが必要な状況となることを回避できる。

（３）プロセッサユニット１１は、アーム３１ｕ，３１ｖ，３１ｗの短絡予見状態を検出した場合には、デッドタイムｔdを増加させる（長くする）ため、ＩＧＢＴ３２ａ〜３２ｆのオンオフ状態が切り替わる時間遅れに起因した瞬間的な短絡を発生し難くすることができる。これにより、短絡検出回路４３によってアーム３１ｕ，３１ｖ，３１ｗの短絡が検出されてモータ３を停止することが必要な状況となることを回避できる。

（４）プロセッサユニット１１は、制御電圧Ｖcbの電圧低下予見状態を検出した場合には、パワーモジュール１２を停止させるため、制御電圧Ｖcbが低下してインバータ回路２１が適切に作動しなくなる虞が生じる前に、速やかにフェールセーフ処理を行うことができる。

なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、ドライバ回路２２に供給する制御電圧Ｖcbとして、制御電源１３の電源電圧Ｖcを昇圧回路２４により昇圧した制御電圧Ｖcbをドライバ回路２２に供給したが、これに限らず、例えば制御電源１３の電源電圧Ｖcをそのままドライバ回路２２に供給してもよい。

・上記実施形態では、短絡検出回路４３は、端子間電圧Ｖa〜Ｖfと、端子間電圧異常判定閾値Ｖxth_erとの大小比較により、アーム３１ｕ，３１ｖ，３１ｗの短絡を検出した。しかし、これに限らず、例えばインバータ回路２１を流れる駆動電流Ｉと、駆動電流異常判定閾値Ｉth_erとの大小比較により短絡を検出してもよい。

・上記実施形態では、パワーモジュール１２の温度センサ４５により検出される検出温度Ｔに基づいて過熱予見状態を検出したが、これに限らず、パワーモジュール１２の温度センサ４５とは別途の温度センサを設け、該センサにより検出される温度に基づいて過熱予見状態を検出してもよい。同様に、パワーモジュール１２の電圧センサ４７とは別に制御電圧Ｖcbを検出する電圧センサ４７を設け、該センサにより検出される制御電圧に基づいて電圧低下予見状態を検出してもよい。

・上記実施形態では、電流センサ４９により検出される駆動電流Ｉに基づいて短絡予見状態を検出したが、これに限らず、例えば相電流センサ３５ｕ，３５ｖ，３５ｗにより検出される相電流Ｉu，Ｉv，Ｉwに基づいて駆動電流を推定し、この推定値に基づいて短絡予見状態を検出してもよい。

・上記実施形態では、駆動電源２の電源電圧Ｖpが電源電圧予見値Ｖpth_prよりも大きく、かつ駆動電流Ｉが駆動電流予見値Ｉth_prよりも大きい場合にパワーモジュール１２が短絡予見状態であると判定したが、これに限らず、いずれか一方の条件が成立すれば、パワーモジュール１２が短絡予見状態であると判定してもよい。

・上記実施形態において、電圧センサ４８により検出される駆動電源２の電源電圧Ｖpと電源電圧予見値Ｖpth_prとの大小比較のみ、又は電流センサ４９により検出される駆動電流Ｉと駆動電流予見値Ｉth_prとの大小比較のみに基づいて短絡予見状態の検出を行うようにしてもよい。

・上記実施形態では、過熱予見状態、短絡予見状態、電圧低下予見状態の順でこれら各予見状態の検出を行ったが、各予見状態の検出を行う順番は適宜変更可能である。
・上記実施形態では、過熱状態を検出した場合、デューティ比の上限値を設定することで、正常な場合に比べ、モータ制御信号Ｓ_mcに示されるデューティ比を低くした。しかし、これに限らず、例えば演算されたデューティ指令値Ｄu，Ｄv，Ｄwに「１」未満の係数を乗算することで、モータ制御信号Ｓ_mcに示されるデューティ比が低くなるようにしてもよい。

・上記実施形態において、過熱予見状態を検出した場合でも、正常な場合に比べ、モータ制御信号Ｓ_mcに示されるデューティ比を低くしなくてもよい。
・上記実施形態において、アーム３１ｕ，３１ｖ，３１ｗの短絡予見状態を検出した場合でもデッドタイムｔdを増加させなくてもよい。

・上記実施形態において、電圧低下予見状態を検出した場合に、パワーモジュール１２を停止させてモータ３を停止させるフェールセーフ処理を行わず、他の処理を行うようにしてもよい。

・上記実施形態では、パワーモジュール１２は、ＩＧＢＴ３２ａ〜３２ｆの過熱、アーム３１ｕ，３１ｖ，３１ｗの短絡及び制御電源１３の電圧低下の３つの異常を検出したが、これに限らず、これらの異常のうち少なくとも１つの異常を検出すればよく、例えばＩＧＢＴ３２ａ〜３２ｆの過熱を検出しなくてもよい。なお、この場合、プロセッサユニット１１は、パワーモジュール１２が行う異常検出に対応した予見状態のみを検出すればよい。

・上記実施形態では、パワーモジュール１２から出力される異常検出信号Ｓ_erがラッチ回路４１を介してプロセッサユニット１１に入力されるようにしたが、これに限らず、異常検出信号Ｓ_erがプロセッサユニット１１に直接入力されるようにしてもよい。

・上記実施形態では、ＩＧＢＴ３２ａ〜３２ｆによりインバータ回路２１を構成したが、これに限らず、例えばＦＥＴ（電界効果型トランジスタ）等の他のパワー半導体素子によってインバータ回路２１を構成してもよい。

・上記実施形態では、電力変換装置１を用いて車両に搭載された走行駆動用のモータ３に交流電力を供給したが、他の用途に用いられるモータやモータ以外の負荷に交流電力を供給してもよい。

１…電力変換装置、２…駆動電源、３…モータ、１１…プロセッサユニット、１２…パワーモジュール、２１…インバータ回路、２２…ドライバ回路、２４…昇圧回路、３１ｕ，３１ｖ，３１ｗ…アーム、３２ａ〜３２ｆ…ＩＧＢＴ、３３ｕ，３３ｖ，３３ｗ…接続点、４１…ラッチ回路、４２…過熱検出回路、４３…短絡検出回路、４４…電圧低下検出回路、４５…温度センサ、Ｉ…駆動電流、Ｉth_er…駆動電流異常判定閾値、Ｉth_pr…駆動電流予見値、Ｓ_er…異常検出信号、Ｓ_lat…ラッチ信号、Ｓ_mc…モータ制御信号、Ｓ_mp…モータ駆動信号、Ｔ…検出温度、ｔd…デッドタイム、Ｔth_er…温度異常判定閾値、Ｔth_pr…温度予見値、Ｖa〜Ｖf…端子間電圧、Ｖxth_er…端子間電圧異常判定閾値、Ｖｃ，Ｖｐ…電源電圧、Ｖcb…制御電圧、Ｖpth_er…電源電圧異常判定閾値、Ｖpth_pr…電源電圧予見値、Ｖxth_er…端子間電圧異常判定閾値、Ｖcbth_er…制御電圧異常判定閾値、Ｖcbth_pr…制御電圧予見値。

Claims (7)

1. 制御信号を出力するプロセッサユニットと、
   前記制御信号に基づいて駆動電源から供給される直流電力を交流電力に変換するパワーモジュールとを備え、
   前記パワーモジュールは、
   直列に接続されたパワー半導体素子を有する複数のアームを並列に接続してなるインバータ回路と、
   前記制御信号を制御電圧に基づいて増幅した駆動信号を前記パワー半導体素子に出力するドライバ回路と、
   前記パワー半導体素子の過熱、前記アームの短絡及び前記ドライバ回路に供給される制御電圧の低下の少なくとも１つの異常検出を行い、該異常検出の検出結果を示す異常検出信号を前記プロセッサユニットに出力する異常検出回路とを備えた電力変換装置において、
   前記異常検出回路は、温度センサにより検出される前記パワー半導体素子の検出温度と、温度異常判定閾値との大小比較に基づいて少なくとも前記パワー半導体素子の過熱を検出し、
   前記プロセッサユニットは、
   前記異常検出信号に基づいて前記パワー半導体素子の過熱が発生したと判定するものであり、
   前記検出温度と、前記温度異常判定閾値よりも低い温度を示す温度予見値との大小比較に基づいて少なくとも前記パワー半導体素子の過熱が発生する前段階である過熱予見状態の検出を行い、該過熱予見状態を検出しない場合には、前記パワーモジュールに前記パワー半導体素子の過熱が発生したと判定しないことを特徴とする電力変換装置。
2. 制御信号を出力するプロセッサユニットと、
   前記制御信号に基づいて駆動電源から供給される直流電力を交流電力に変換するパワーモジュールとを備え、
   前記パワーモジュールは、
   直列に接続されたパワー半導体素子を有する複数のアームを並列に接続してなるインバータ回路と、
   前記制御信号を制御電圧に基づいて増幅した駆動信号を前記パワー半導体素子に出力するドライバ回路と、
   前記パワー半導体素子の過熱、前記アームの短絡及び前記ドライバ回路に供給される制御電圧の低下の少なくとも１つの異常検出を行い、該異常検出の検出結果を示す異常検出信号を前記プロセッサユニットに出力する異常検出回路とを備えた電力変換装置において、
   前記異常検出回路は、前記各パワー半導体素子の端子間電圧と、端子間電圧異常判定閾値との大小比較に基づいて少なくとも前記アームの短絡を検出し、
   前記プロセッサユニットは、
   前記異常検出信号に基づいて前記アームの短絡が発生したと判定するものであり、
   前記駆動電源の電源電圧と、前記アームの短絡が発生したことを示す電源電圧異常判定閾値よりも小さな電源電圧予見値との大小比較に基づいて少なくとも前記アームの短絡が発生する前段階である短絡予見状態の検出を行い、該短絡予見状態を検出しない場合には、前記パワーモジュールに前記アームの短絡が発生したと判定しないことを特徴とする電力変換装置。
3. 制御信号を出力するプロセッサユニットと、
   前記制御信号に基づいて駆動電源から供給される直流電力を交流電力に変換するパワーモジュールとを備え、
   前記パワーモジュールは、
   直列に接続されたパワー半導体素子を有する複数のアームを並列に接続してなるインバータ回路と、
   前記制御信号を制御電圧に基づいて増幅した駆動信号を前記パワー半導体素子に出力するドライバ回路と、
   前記パワー半導体素子の過熱、前記アームの短絡及び前記ドライバ回路に供給される制御電圧の低下の少なくとも１つの異常検出を行い、該異常検出の検出結果を示す異常検出信号を前記プロセッサユニットに出力する異常検出回路とを備えた電力変換装置において、
   前記異常検出回路は、前記各パワー半導体素子の端子間電圧と、端子間電圧異常判定閾値との大小比較に基づいて少なくとも前記アームの短絡を検出し、
   前記プロセッサユニットは、
   前記異常検出信号に基づいて前記アームの短絡が発生したと判定するものであり、
   前記インバータ回路を流れる駆動電流と、前記アームの短絡が発生したことを示す駆動電流異常判定閾値よりも小さな駆動電流予見値との大小比較に基づいて少なくとも前記アームの短絡が発生する前段階である短絡予見状態の検出を行い、該短絡予見状態を検出しない場合には、前記パワーモジュールに前記アームの短絡が発生したと判定しないことを特徴とする電力変換装置。
4. 制御信号を出力するプロセッサユニットと、
   前記制御信号に基づいて駆動電源から供給される直流電力を交流電力に変換するパワーモジュールとを備え、
   前記パワーモジュールは、
   直列に接続されたパワー半導体素子を有する複数のアームを並列に接続してなるインバータ回路と、
   前記制御信号を制御電圧に基づいて増幅した駆動信号を前記パワー半導体素子に出力するドライバ回路と、
   前記パワー半導体素子の過熱、前記アームの短絡及び前記ドライバ回路に供給される制御電圧の低下の少なくとも１つの異常検出を行い、該異常検出の検出結果を示す異常検出信号を前記プロセッサユニットに出力する異常検出回路とを備えた電力変換装置において、
   前記異常検出回路は、前記ドライバ回路に供給される制御電圧と、制御電圧異常判定閾値との大小比較に基づいて少なくとも前記制御電圧の低下を検出し、
   前記プロセッサユニットは、
   前記異常検出信号に基づいて前記制御電圧の低下が発生したと判定するものであり、
   前記ドライバ回路に供給される制御電圧と、前記制御電圧異常判定閾値よりも小さな制御電圧予見値との大小比較に基づいて少なくとも前記制御電圧の電圧低下が発生する前段階である電圧低下予見状態の検出を行い、該電圧低下予見状態を検出しない場合には、前記パワーモジュールに前記制御電圧の低下が発生したと判定しないことを特徴とする電力変換装置。
5. 請求項１〜４のいずれか一項に記載の電力変換装置において、
   前記異常検出回路は、温度センサにより検出される前記パワー半導体素子の検出温度と、温度異常判定閾値との大小比較に基づいて少なくとも前記パワー半導体素子の過熱を検出し、
   前記プロセッサユニットは、少なくとも前記パワー半導体素子の過熱が発生する前段階である過熱予見状態を検出するものであり、前記パワー半導体素子の過熱予見状態を検出した場合には、該過熱予見状態を検出しない場合に比べ、前記制御信号に示されるデューティ比を低くすることを特徴とする電力変換装置。
6. 請求項１〜５のいずれか一項に記載の電力変換装置において、
   前記異常検出回路は、前記各パワー半導体素子の端子間電圧と、端子間電圧異常判定閾値との大小比較に基づいて少なくとも前記アームの短絡を検出し、
   前記プロセッサユニットは、少なくとも前記アームの短絡が発生する前段階である短絡予見状態を検出するものであり、前記アームの短絡予見状態を検出した場合には、該短絡予見状態を検出しない場合に比べ、高電位側の前記パワー半導体素子及び低電位側の前記パワー半導体素子の両方がオフ状態となるデッドタイムを増加させることを特徴とする電力変換装置。
7. 請求項１〜６のいずれか一項に記載の電力変換装置において、
   前記異常検出回路は、前記ドライバ回路に供給される制御電圧と、制御電圧異常判定閾値との大小比較に基づいて少なくとも前記制御電圧の低下を検出し、
   前記プロセッサユニットは、少なくとも前記制御電圧の電圧低下が発生する前段階である電圧低下予見状態を検出するものであり、前記制御電圧の電圧低下予見状態を検出した場合には、前記パワーモジュールを停止させることを特徴とする電力変換装置。