JP2019097305A

JP2019097305A - 電力半導体モジュールおよび電力変換装置

Info

Publication number: JP2019097305A
Application number: JP2017224932A
Authority: JP
Inventors: 徹市村; Toru Ichimura
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-11-22
Filing date: 2017-11-22
Publication date: 2019-06-20
Anticipated expiration: 2037-11-22
Also published as: DE102018218540A1; US11063422B2; CN109818516B; JP6824142B2; US20190157859A1; CN109818516A

Abstract

【課題】電力半導体の端子数を必要以上に増やすことなく異常信号を出力すること。【解決手段】電力半導体モジュール３は、電力半導体素子１と、電力半導体素子１を制御する制御回路２と、端子ＶＯＴ，Ｖｃｃ，ＰＷＭ＿ＩＮ，Ｃ，ＧＮＤ，Ｔ１，Ｔ２とを備える。制御回路２は、電力半導体素子１または電力半導体モジュール３に異常が生じた場合に、電力半導体素子１の制御電極であるゲート端子Ｇを非活性化し、電力半導体モジュール３から異常が発生したことを知らせる異常信号Ｓ９を端子ＶＯＴから出力する。制御回路２は、電力半導体素子１および電力半導体モジュール３に異常が生じていない場合には、端子ＶＯＴを他の用途に使用する。他の用途は、たとえば、温度情報を出力する用途である。【選択図】図３

Description

この発明は、電力半導体モジュールに関し、特に、過電流等の異常を示す異常信号を出力するように構成された電力半導体モジュールおよびそれを備える電力変換装置に関する。

電力用の半導体装置は、破壊すると、周辺回路に破壊が波及し、使用環境へ大きな影響を及ぼすことが懸念される。このため、電力用半導体装置の状況を観察し異常動作を検知する必要がある。

そこで、電力用半導体装置の電流、制御電源電圧、および温度を監視し、監視情報に基づいて電力用半導体装置を停止させるとともに、監視情報や停止の発生を報知することが行なわれている。

半導体モジュールには、インバータ装置等の機器に用いられ、異常状態を検出し、検出した異常内容に対応する異常信号を出力するように構成されているものがある。

特開平８−９８５０５号公報（特許文献１）には、過電流異常、制御電源電圧低下異常、過熱異常の各異常状態を検出し、検出した異常内容に対応して各々異なった異常信号を出力する半導体複合素子が開示されている。この半導体複合素子は、複数の半導体スイッチング素子の過電流異常、制御電源電圧低下異常、及び過熱異常を検出する異常状態検出部と、異常状態検出部により検出された異常内容に対応して各々異なった異常信号を発生する異常信号発生部とを備える。

特開平８−９８５０５号公報

特開平８−９８５０５号公報に記載された半導体複合素子では、異常信号を出力するために専用の出力端子を設けており、入出力端子の増加を招いている。

本発明は、上記のような入出力端子数の増加等を解消するためになされたもので、電力半導体装置の端子数を必要以上に増やすことなく異常信号を出力することを目的とする。

本開示は、電力半導体モジュールに関する。電力半導体モジュールは、電力半導体素子と、電力半導体素子を制御する制御回路と、第１の端子とを備える。制御回路は、電力半導体素子または電力半導体モジュールに異常が生じた場合に、電力半導体素子の制御電極を非活性化し、電力半導体モジュールから異常が発生したことを知らせる異常信号を第１の端子から出力する。制御回路は、電力半導体素子および電力半導体モジュールに異常が生じていない場合には、第１の端子を他の用途に使用する。

本発明によれば、異常が生じていない場合には異常信号を出力する端子を他の用途に使用するので、電力半導体モジュールの端子数を必要以上に増やすことなく異常信号を出力することができる。

電力半導体モジュールの第１の検討例の構成を示す等価回路図である。電力半導体モジュールの第２の検討例の構成を示す等価回路図である。実施の形態１に係る電力半導体モジュールの構成を示す等価回路図である。保護回路ブロックの構成を示す等価回路図である。オペアンプ１１の入力電圧と出力電圧の関係を示す図である。実施の形態１における動作シーケンスを説明するための波形図である。実施の形態２で用いられる保護回路ブロック６Ａの構成を示す回路図である。実施の形態２の電力半導体モジュールの動作を説明する動作波形図である。実施の形態３の電力半導体モジュールの動作を説明する動作波形図である。実施の形態４の電力半導体モジュールの構成を示す等価回路図である。異常信号の第１例（信号の長さを変えた例）を示す図である。異常信号の第２例（信号を変調した例）を示す図である。実施の形態５における保護回路ブロック６Ｃの構成を示す等価回路図である。本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰返さない。

実施の形態の理解を容易とするために、最初に２つの検討例について説明を行なう。
図１は、電力半導体モジュールの第１の検討例の構成を示す等価回路図である。図１を参照して、電力半導体モジュール５３は、電力用半導体素子５１と、制御回路５２とを含む。電力用半導体素子５１のゲート端子Ｇは、制御回路５２のゲート駆動部５７に接続され、駆動される。

制御回路５２は、入力端子としては、電力用半導体素子５１を制御するための端子ＰＷＭ＿ＩＮ、および電力用半導体素子５１を遮断し電力半導体モジュール５３を停止させるための情報を入力するための端子Ｃｉｎなどを有する。制御回路５２は、出力端子として、電力半導体モジュール５３の温度を出力する端子ＶＯＴ、および制御回路５２が認識した異常を出力する端子Ｆｏなどを有する。

端子Ｃｉｎは、主に電力用半導体素子５１の過電流を検出する目的で使用され、シャント抵抗５４に接続されている電力用半導体素子５１のエミッタ端子Ｅに抵抗１０によって接続される。電力用半導体素子５１を流れる電流は、シャント抵抗５４の電圧として端子Ｃｉｎに入力される。

端子Ｃｉｎは制御回路５２内でコンパレータ５５に接続される。端子Ｃｉｎの電圧は、内部基準電圧Ｒｅｆと比較される。端子Ｃｉｎの電圧が内部基準電圧Ｒｅｆを超えるとコンパレータ５５から過電流を示す信号が出力され保護回路ブロック５６に入力される。保護回路ブロック５６には過電流のみならず、温度、制御電源電圧ＶＣＣなど電力半導体を監視または保護するための信号が入力される。保護回路ブロック５６内で処理された温度情報は、端子ＶＯＴに出力される。保護回路ブロック５６は、過電流や過熱、制御電源電圧低下などの異常動作が発生したと判断された場合には、ゲート駆動部５７に出力遮断信号５８を送るとともに、端子Ｆｏに異常信号(信号Ｆｏ)５９を出力する。

図２は、電力半導体モジュールの第２の検討例の構成を示す等価回路図である。図２を参照して、電力半導体モジュール５３Ａは、電力用半導体素子５１Ａと、制御回路５２とを含む。電力用半導体素子５１Ａのゲート端子Ｇは、制御回路５２のゲート駆動部５７に接続され、駆動される。

電力用半導体素子５１Ａは、エミッタ端子Ｅと、エミッタを流れる電流に対応したセンス電流と呼ばれる小電流が流れるセンス端子Ｓとを有する。センス端子Ｓは、センス抵抗１０Ａに接続されている。電力用半導体素子５１Ａを流れるエミッタ電流は、センス電流を監視することで間接的に監視が可能である。センス電流は、センス抵抗１０の電圧として制御回路５２の端子Ｃｉｎに入力される。

端子Ｃｉｎは制御回路５２内でコンパレータ５５に接続される。端子Ｃｉｎの電圧は、内部基準電圧Ｒｅｆと比較される。端子Ｃｉｎの電圧が電圧Ｒｅｆを超えると、コンパレータ５５の出力は活性化され、保護回路ブロック５６に入力される。

保護回路ブロック５６には、過電流を示す信号以外にも、温度を示す信号や、制御電源ＶＣＣなど電力半導体モジュールを監視または保護するための信号が入力される。保護回路ブロック５６内で処理された温度情報は端子ＶＯＴに出力される。過電流や過熱、制御電源電圧低下などの異常動作が発生したと判断された場合には、保護回路ブロック５６は、ゲート駆動部５７に出力遮断信号５８を送るとともに、端子Ｆｏに異常信号５９を出力する。

図１、図２の検討例では、異常信号を出力するために専用の端子Ｆｏを設けているので、全体として端子数が多いという問題がある。異常信号を出力する端子を電力半導体モジュールに設けられている他の目的のための端子と共用し、端子数を削減できることが望ましい。

実施の形態１．
（構成の説明）
図３は、実施の形態１に係る電力半導体モジュールの構成を示す等価回路図である。図３に示す電力半導体モジュール３は、電力半導体素子１と、電力半導体素子１を制御する制御回路２と、端子ＶＯＴ，Ｖｃｃ，ＰＷＭ＿ＩＮ，Ｃｉｎ，ＧＮＤ，Ｔ２とを備える。

電力半導体素子１は、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子とＩＧＢＴ素子のコレクタ−エミッタ間に接続された還流ダイオードとを含む。電力半導体素子１は、ＩＧＢＴ素子に代えて、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やバイポーラトランジスタを含むものであっても良い。また、電力半導体素子１は、図２で使用されているセンス端子付きＩＧＢＴや、サイリスタ等の電力半導体素子であっても良い。

制御回路２は、電力半導体素子１または電力半導体モジュール３に異常が生じた場合に、電力半導体素子１の制御電極であるゲート端子Ｇを非活性化し、電力半導体モジュール３から異常が発生したことを知らせる異常信号Ｓ９を端子ＶＯＴから出力する。制御回路２は、電力半導体素子１および電力半導体モジュール３に異常が生じていない場合には、端子ＶＯＴを他の用途に使用する。他の用途は、たとえば、温度情報を出力する用途である。

制御回路２は、コンパレータ５と、保護回路ブロック６と、遮断ゲート７Ｇと、ゲート駆動回路７とを含む。端子ＣｉｎとＴ２とが接続されることによって、電力半導体素子のエミッタの電位が制御回路２の入力端子Ｃｉｎに入力される。

端子Ｃｉｎは、制御回路２内でコンパレータ５に接続される。コンパレータ５は、端子Ｃｉｎの電圧と内部基準電圧Ｒｅｆとを比較する。端子Ｃｉｎの電圧が電圧Ｒｅｆを超えると、コンパレータ５の出力は活性化され、過電流を示す信号Ｅｉが保護回路ブロック６に入力される。過電流を示す信号Ｅｉが保護回路ブロック６に入力されると、保護回路ブロック６は、電力半導体モジュール３の異常信号（Ｆｏ信号）Ｓ９を保護回路ブロック６から矢印で示す通り過電流検出用入力端子（Ｃｉｎ）及び温度情報出力端子（ＶＯＴ）に出力する。

図４は、保護回路ブロックの構成を示す等価回路図である。保護回路ブロック６は、オペアンプ１１と、直流電源１２と、スイッチ１３と異常検出回路１４と、抵抗１５〜１７とを含む。

保護回路ブロック６の異常検出回路１４には、過電流を示す信号Ｅｉ以外にも、温度を示す信号ＳＴや、制御電源Ｖｃｃなど電力半導体モジュールを監視または保護するための信号が入力される。オペアンプ１１は、端子Ｔｉｎに接続される温度センサ（図示せず）から入力される温度に基づく電圧を処理して温度情報を端子ＶＯＴに出力する。オペアンプ１１は、端子Ｔｉｎから、温度センサ（たとえば、ダイオード順方向電圧降下を利用する負の温度特性を有するものが使用できる）の電圧を基準電圧Ｒｅｆ２を基準として反転増幅し、端子ＶＯＴから出力する。つまり端子ＶＯＴからは、温度が上がるほど高いアナログ電圧が出力される。過電流や過熱、制御電源電圧低下などの異常動作が発生したと判断された場合には、保護回路ブロック６の異常検出回路１４は、出力遮断信号Ｓ８を遮断ゲート７Ｇに送るとともに、スイッチ１３を導通させて異常信号Ｓ９を出力する。

オペアンプ１１は、比較的高い出力インピーダンスを有する。これに比べて、直流電源１２は、十分低い出力インピーダンスを有する。

図５は、オペアンプ１１の入力電圧と出力電圧の関係を示す図である。オペアンプ１１が出力する信号ＳＴは、電力半導体モジュール３の外部でアナログ電圧信号として認識される。図５に示すように、信号ＳＴの出力範囲は、リミッタによって制限されている。具体的には、オペアンプ１１の出力電圧の上限値は、電圧ＶＬＵに制限され、オペアンプ１１の出力電圧の下限値は電圧ＶＬＬに制限されている。これらの上限値と下限値との間に、正常時の端子ＶＯＴの出力電圧範囲が存在する。正常な温度検出電圧として正常時範囲が定義されており、信号Ｓ９の電圧は、オペアンプ１１が出力できない電圧か、または異常範囲になるような電圧を有し、この電圧を低インピーダンスで端子ＶＯＴに重畳すれば信号同士の衝突はなく、確実に温度検出信号と異常信号とを１つの端子を兼用して出力することが可能である。図４に示した例では、信号Ｓ９は、ＶＯＴ正常時出力範囲よりも高い電圧範囲に設定されるが、信号Ｓ９を正常範囲よりも低い電圧範囲に設定しても同様に端子兼用が可能である。

すなわち、図３〜図４に示すように、異常信号を出力する端子は、オペアンプなどの出力であるアナログ信号を出力する端子であり、制御回路２は、アナログ信号端子にアナログ値として異常信号を重畳する。

なお、信号Ｓ９は、ハイアクティブ、ローアクティブのどちらかに限定されるものではない。特に入出力端子と異常信号出力端子とを兼用する場合には、入出力端子が必要とする機能を阻害しないように信号Ｓ９のハイ／ロー論理の極性を選択すればよい。

図６は、実施の形態１における動作シーケンスを説明するための波形図である。図６を参照して、時刻ｔ１において、入力信号ＰＷＭ＿ＩＮがローレベルからハイレベルに変化するとゲート電圧ＶＧもハイレベルに活性化される。ここで時刻ｔ２において、端子Ｃｉｎの電位が電圧Ｒｅｆを超えたことに応じて異常動作（過電流）が検出される。異常動作を検出すると、保護回路ブロック６は、出力遮断信号Ｓ８および異常動作信号Ｓ９をローレベルからハイレベルに変化させる。これに応じて、ゲート電圧ＶＧはローレベルに非活性化され、端子ＶＯＴからは、図５のオペアンプ１１の出力上限値ＶＬＵを超える電圧が外部に出力される。時刻ｔ３において入力信号ＰＷＭ＿ＩＮがハイレベルからローレベルに変化しても、異常が解消するか、または電源電圧がオフされるまでは出力遮断信号Ｓ８，異常動作信号Ｓ９はハイレベルに活性化されたままである。

以上説明したように、実施の形態１の電力半導体モジュール３は、入力端子である端子Ｃｉｎあるいは温度情報の出力端子である端子ＶＯＴに異常信号Ｓ９を出力する。これによって端子Ｃｉｎや端子ＶＯＴが有する入出力機能を阻害することなく、外部回路で異常動作を認識できるよう異常信号を出力することができる。したがって、異常信号を出力する専用の端子を不要とすることができる。

実施の形態２．
実施の形態１では、異常信号Ｓ９と出力遮断信号Ｓ８は同じ信号に基づいて発生されていた。実施の形態２では、異常信号Ｓ９を出力遮断信号Ｓ８よりも長く出力することによって、電力半導体モジュール３の異常状態の検出を容易にする。

図７は、実施の形態２で用いられる保護回路ブロック６Ａの構成を示す回路図である。図７に示す保護回路ブロック６Ａは、図４に示した保護回路ブロック６の構成において、異常検出回路１４に代えて異常検出回路１４Ａを含む。

異常検出回路１４Ａは、遮断信号Ｓ８に加えて、スイッチ１３を導通させる信号Ｓ８Ａを出力する。異常検出回路１４Ａは、異常信号Ｓ８Ａを出力遮断信号Ｓ８よりも長く出力する。

図８は、実施の形態２の電力半導体モジュールの動作を説明する動作波形図である。図８では、時刻ｔ１〜ｔ３に関しては図６と同様であるので説明は繰り返さない。図８では、時刻ｔ４において、異常検出回路１４Ａは、出力遮断信号Ｓ８をハイレベルからローレベルに変化させるが、このときは、異常動作信号Ｓ９（およびＳ８Ａ）は、まだハイレベルのまま維持されている。そして、時刻ｔ４より遅れた時刻ｔ４Ａにおいて、異常検出回路１４Ａは、異常動作信号Ｓ９（およびＳ８Ａ）をハイレベルからローレベルに変化させる。

例えば、電力半導体モジュール３を監視する制御器において、端子ＶＯＴの異常信号検出のためにアナログ・デジタル変換器（ＡＤ変換器）を用いている場合は、異常信号Ｓ９の論理変化エッジを異常状態と認識する方法よりも、異常を認識するために時間がかかる。一方で、出力遮断信号Ｓ８は、なるべく短時間の遮断で済ませるように制御することが望ましい。

実施の形態２に示したシーケンスで出力遮断信号Ｓ８と異常動作信号Ｓ９を制御する方法は、特にこのような場合に有効であり、ＡＤ変換器などの処理時間を確保することができる。

実施の形態３.
実施の形態２では、異常信号Ｓ９を出力遮断信号Ｓ８よりも長く出力したが、実施の形態３では、逆に異常信号Ｓ９を出力遮断信号Ｓ８よりも短く出力することによって、電力半導体モジュール３の消費電力を低減する。

実施の形態３でも図７の保護回路ブロック６Ａを用いることができるが異常検出回路１４Ａは、異常信号Ｓ８Ａを出力遮断信号Ｓ８よりも短く出力する。

図９は、実施の形態３の電力半導体モジュールの動作を説明する動作波形図である。図９では、時刻ｔ１〜ｔ３に関しては図６と同様であるので説明は繰り返さない。図９では、時刻ｔ４において、異常検出回路１４Ａは、出力遮断信号Ｓ８をハイレベルからローレベルに変化させるが、それよりも前の時刻ｔ４Ｂにおいて、異常検出回路１４Ａは、異常動作信号Ｓ９（およびＳ８Ａ）をハイレベルからローレベルに変化させる。

低インピーダンス回路に異常信号Ｓ９を重複させる場合は、異常信号Ｓ９のための電源１２の消費電力は大きくなり、ゲート駆動回路７がゲートを駆動する電力の大小とは関係なく電力を消費する。図７に示すようにアナログ出力端子ＶＯＴに異常信号Ｓ９を出力する場合には、ゲート駆動回路７が通常時に消費する電力よりもかなり大きな電力を消費するので、異常信号Ｓ９の活性化時間を短くすることは有効である。図９に示すようなシーケンスは、例えば低インピーダンス出力端子の出力駆動回路を停止せずに異常信号Ｓ９を端子に出力したり、端子ＰＷＭ＿ＩＮや端子Ｃｉｎなど電力半導体モジュールの外部インピーダンスが低い端子に確実に異常信号Ｓ９を出力したりするために信号に比較的大電力が必要な場合に有効である。

また、電力半導体素子１の出力を遮断している時間より異常信号幅が短いことで電力半導体素子１を制御する制御回路２で消費する電力量を抑え、制御回路２の回路規模を小型化することができる。

実施の形態４．
図１０は、実施の形態４の電力半導体モジュールの構成を示す等価回路図である。図３に示した実施の形態１の構成において、異常信号Ｓ９によって端子ＰＷＭ＿ＩＮを駆動するように保護回路ブロック６Ｂが構成される。信号Ｓ９の活性化時に電力半導体素子１がオフとなるようにゲート駆動回路７の入力信号と信号Ｓ９の極性を一致させておくことで、異常信号Ｓ９を電力半導体素子１を遮断する遮断信号Ｓ８と兼用し、遮断ゲート７Ｇを無くすことができる。

この構成では、端子ＶＯＴからは、温度に関する信号が出力され、異常発生時には、端子ＰＷＭ＿ＩＮから異常信号が出力される。

実施の形態５．
実施の形態１では、異常信号出力用の専用端子は不要としたが、端子ＶＯＴのみを異常信号出力用に使用すると、異常信号を検出する他の回路が複雑になる場合がある。

図１および図２で示したように、端子Ｆｏから出力される異常信号は、発生した異常動作の種類や異常の度合いを識別するために、異常動作毎に信号の長さを変えたり信号を変調したりして出力することがある。図１１は、異常信号の第１例（信号の長さを変えた例）を示す図である。信号Ｆｏ１，Ｆｏ２，Ｆｏ３はパルス幅が異なっており、互いに異なる異常動作を示す。図１２は、異常信号の第２例（信号を変調した例）を示す図である。信号Ｆｏ１１，Ｆｏ１２，Ｆｏ１３はパルス幅変調（ＰＷＭ）された信号であり、互いに異なる異常動作を示す。

このような異常信号を使用する場合、信号を受信した側で信号処理に時間計測用タイマなど多くのリソースを消費し瞬時判断が困難なため瞬時に簡単に識別できる方法が求められている。

したがって、異常信号出力用の専用端子を残しておき、兼用端子と併せて、複数の端子から異常信号を出力するようにすれば、受信側での識別が容易となる。

図１３は、実施の形態５における保護回路ブロック６Ｃの構成を示す等価回路図である。図１３に示す保護回路ブロック６Ｃは、図４に示した保護回路ブロック６の構成において、異常検出回路１４に代えて異常検出回路１４Ｃを含み、加えて端子Ｃｉｎをハイレベルに固定するためのスイッチ１３Ｂを含む。電源１２のハイレベルの電圧値は、図５で説明したように、通常の上限値ＶＬＵよりも高い電圧値に設定される。この変形例の電力半導体モジュールには、異常信号出力用の専用の端子Ｆｏが設けられている。異常検出回路１４Ｃは、遮断信号Ｓ８とは別に、異常信号Ｓ９を活性化させる信号Ｓ８Ａと、端子Ｃｉｎをハイレベルにする信号Ｓ８Ｂと、端子Ｆｏをハイレベルにする信号Ｓ８Ｃとを出力する。

異常検出回路１４Ｃは、例えば過電流（信号Ｅｉ）を検出した際には端子Ｃｉｎにのみ異常信号を出力し、過熱異常（信号ＳＴ）を検出した際には端子ＶＯＴのみに異常信号を出力し、制御電源Ｖｃｃ低下異常時には端子Ｆｏに異常信号を出力するように構成される。このように、異常動作の種別によって異常信号を出力する端子を変えれば、図１１、図１２で示したような複雑な信号を使用しないでも複数の異常種別を区別して報知することができるとともに、なおかつ異常信号が出力された時点で遅滞なく異常動作を識別することができる。

実施の形態５によれば、複数の入出力端子を使用することで異常識別が可能となり、端子Ｆｏを含めて異常識別の種類を多く設けることができる。

実施の形態６．
本実施の形態は、上述した実施の形態１〜５にかかる電力半導体モジュールを電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本発明を適用した場合について説明する。

実施の形態６に係る電力変換装置は、請求項１〜５のいずれか１項に記載の電力半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備える。

図１４は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。

図１４に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。

電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１４に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１〜５のいずれかの電力半導体モジュールに相当する半導体モジュール２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。

また、上述した実施の形態１〜５で説明したように、各スイッチング素子を駆動する駆動回路（図示なし）が半導体モジュール２０２に内蔵されているため、主変換回路２０１は駆動回路を備えている。

駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。

本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１〜５にかかる半導体モジュールを適用するため、端子の削減による小型化などを実現することができる。

本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。

また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１電力半導体素子、２，５２，２０３制御回路、３，５３，５３Ａ電力半導体モジュール、５，５５コンパレータ、６，６Ａ，６Ｂ，６Ｃ，５６保護回路ブロック、７ゲート駆動回路、７Ｇ遮断ゲート、１０，１０Ａセンス抵抗、１１オペアンプ、１２直流電源、１３，１３Ｂスイッチ、１４，１４Ａ，１４Ｃ異常検出回路、１５，１６，１７抵抗、５１，５１Ａ電力用半導体素子、５４シャント抵抗、５７ゲート駆動部、１００電源、２００電力変換装置、２０１主変換回路、２０２半導体モジュール、３００負荷、Ｃｉｎ，Ｅ，Ｆｏ，ＰＷＭ，Ｔ２，ＶＯＴ，Ｖｃｃ端子。

Claims

電力半導体モジュールであって、
電力半導体素子と、
前記電力半導体素子を制御する制御回路と、
第１の端子とを備え、
前記制御回路は、前記電力半導体素子または前記電力半導体モジュールに異常が生じた場合に、電力半導体素子の制御電極を非活性化し、前記電力半導体モジュールから異常が発生したことを知らせる異常信号を前記第１の端子から出力し、
前記制御回路は、前記電力半導体素子および前記電力半導体モジュールに異常が生じていない場合には、前記第１の端子を他の用途に使用する、電力半導体モジュール。
前記制御回路が前記異常信号を前記第１の端子から出力する信号幅は、前記制御回路が前記電力半導体素子の制御電極を非活性化している時間よりも長い、請求項１に記載の電力半導体モジュール。
前記制御回路が前記異常信号を前記第１の端子から出力する信号幅は、前記制御回路が前記電力半導体素子の制御電極を非活性化している時間よりも短い、請求項１に記載の電力半導体モジュール。
前記第１の端子は、前記電力半導体素子に対するパルス幅変調信号の入力端子であり、
前記異常信号は、異常報知時の極性が前記パルス幅変調信号の非活性状態に一致するように設定される、請求項１に記載の電力半導体モジュール。
前記第１の端子は、アナログ信号出力端子であり、
前記制御回路は、前記アナログ信号出力端子にアナログ値として前記異常信号を重畳する、請求項１に記載の電力半導体モジュール。
請求項１〜５のいずれか１項に記載の電力半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。