JP4726460B2

JP4726460B2 - 定電圧電源回路

Info

Publication number: JP4726460B2
Application number: JP2004308369A
Authority: JP
Inventors: 淳二西田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2004-10-22
Filing date: 2004-10-22
Publication date: 2011-07-20
Anticipated expiration: 2024-10-22
Also published as: US7429851B2; US20080122411A1; KR20070001914A; WO2006043707A1; CN100394661C; CN1906823A; KR100868714B1; TWI303912B; JP2006121845A; TW200629687A; US20070146057A1

Description

本発明は、生成した定電圧に重畳したリプル電圧を相殺するリプル除去回路を有する定電圧電源回路に関するものである。

定電圧電源回路の出力電圧には様々な要因でリプル電圧が発生する。このようなリプル電圧を除去する回路としてリプルフィルタがあった（例えば、特許文献１参照。）。
図５は、リプルフィルタを使用した定電圧電源回路の従来例を示した図である。
図５における定電圧電源回路１００は、所定の定電圧を生成して出力する定電圧電源部１０１の出力端Ａと出力端子ＯＵＴａとの間にリプルフィルタ１０２を挿入してなる。

リプルフィルタ１０２は、ｎｐｎトランジスタＱａ、抵抗Ｒａ及びコンデンサＣａで構成されている。ｎｐｎトランジスタＱａにおいて、コレクタは定電圧電源部１０１の出力端Ａに、エミッタは出力端子ＯＵＴａに、ベースは抵抗ＲａとコンデンサＣａとの接続部に接続されている。コンデンサＣａの他端は接地電圧に接続され、抵抗Ｒａの他端は定電圧電源部１０１の出力端Ａに接続されている。抵抗ＲａとコンデンサＣａの時定数は、除去しようとしているリプル電圧の周波数と比較して十分に長くなるように設定されている。

このような構成において、リプル電圧が上昇、すなわち定電圧電源部１０１の出力電圧Ｖａが上昇する場合、抵抗Ｒａに流れる電流ｉａが増加し、該増加電流がコンデンサＣａを充電してコンデンサＣａの電圧を上昇させようとする。しかし、前記したように、抵抗ＲａとコンデンサＣａの時定数は、リプル電圧の周波数に比較して十分に長くなるように設定されているため、リプル電圧が上昇する期間内では、コンデンサＣａの電圧はほとんど変化しない。すなわち、ｎｐｎトランジスタＱａのベース電圧は安定していることから、出力端子ＯＵＴａの電圧Ｖｏａの変化も小さくなる。

リプル電圧が低下、すなわち定電圧電源部１０１の出力電圧Ｖａが低下する場合は、抵抗Ｒａに流れる電流ｉａが減少し、コンデンサＣａを放電してコンデンサＣａの電圧を低下させようとする。しかし、リプル電圧が低下する期間内では、コンデンサＣａの電圧はほとんど変化しないことから、ｎｐｎトランジスタＱａのベース電圧は安定しており、出力端子ＯＵＴａの電圧Ｖｏａの変化も小さくなる。
一方、図６は、定電圧電源回路の他の従来例を示した図であり、ＤＣ−ＤＣコンバータ１０５の出力端と定電圧電源回路の出力端子との間にシリーズレギュレータ１０６を追加したものである。ＤＣ−ＤＣコンバータ１０５は、原理上、出力電圧に高周波リプル電圧が発生するが、該リプル電圧をシリーズレギュレータ１０６で除去している。
特開平５−９５６２８号公報

しかし、図５で示した定電圧電源回路では、定電圧電源部１０１の出力端Ａと出力端子ＯＵＴａとの間に大きな電圧降下が発生した。すなわち、コンデンサＣａの電圧は、出力電圧ＶｏａよりもｎｐｎトランジスタＱａのベース−エミッタ間電圧Ｖｂｅだけ高い電圧になるようにする必要がある。また、コンデンサＣａは抵抗Ｒａを介して充電されるため、定電圧電源部１０１の出力電圧Ｖａを更に高い電圧にする必要があり、電源の効率が低下するという問題があった。

一方、抵抗ＲａとコンデンサＣａの時定数を十分大きくするためには、抵抗Ｒａの抵抗値は大きい方がコンデンサＣａの容量を小さくできるが、該抵抗値を大きくするとｎｐｎトランジスタＱａのベース電流が減少する。出力端子ＯＵＴａに接続される負荷（図示せず）に流れるすべての電流はｎｐｎトランジスタＱａにも流れるため、ｎｐｎトランジスタＱａのベース電流を極端に小さくすることはできない。このため、抵抗Ｒａの抵抗値を大きくすると、ｎｐｎトランジスタＱａのベース電流を確保するために定電圧電源部１０１の出力電圧Ｖａを大きくしなければならず、ｎｐｎトランジスタＱａでの電圧降下が更に大きくなり、電源の効率が低下するという問題があった。

また、抵抗Ｒａの抵抗値を小さくして、コンデンサＣａの容量を大きくすると、コンデンサＣａのサイズが大きくなり、ＩＣ化する際にコンデンサＣａを集積化することができず、コンデンサＣａが外付けになってしまうといった問題があった。
また、図６の場合おいても、シリーズレギュレータ１０６による電圧降下が存在する。該電圧降下は、シリーズレギュレータ１０６の出力電流が小さい間は、前記リプルフィルタ１０２よりも小さくすることができる。しかし、シリーズレギュレータ１０６の出力電流が大きくなると、シリーズレギュレータ１０６による電圧降下も大きくなり、図５の場合と同様、電源の効率を大きく低下させるという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、定電圧電源部の出力端と定電圧電源回路の出力端子との間に挿入した抵抗に、定電圧電源部の出力電圧のリプル電圧を相殺する電流を流すようにして、定電圧電源部の出力電圧のリプル電圧を相殺することができると共に、定電圧電源部の出力端と定電圧電源回路の出力端子との間での電圧降下を小さくすることができ、大電流出力時の電源効率を向上させることができる定電圧電源回路を得ることを目的とする。

この発明に係る定電圧電源回路は、定電圧を生成して出力する定電圧電源部と、該定電圧電源部から出力された定電圧に重畳したリプル電圧を除去して該定電圧を所定の出力端子に出力するリプル除去回路部とを備えた定電圧電源回路において、
前記リプル除去回路部は、
前記定電圧電源部の出力端と前記出力端子との間に接続された抵抗と、
前記定電圧に重畳したリプル電圧の検出を行い、該検出したリプル電圧に応じた信号を生成して出力するリプル電圧検出回路部と、
該リプル電圧検出回路部の出力信号に応じて、前記抵抗を介して電流を送出する電流送出回路部と、
前記リプル電圧検出回路部の出力信号に応じて前記出力端子から電流を吸引する電流吸引回路部と、
を備え、
前記電流送出回路部は、前記リプル電圧検出回路部の出力信号から、前記定電圧電源部の出力電圧が前記リプル電圧によって前記定電圧よりも小さくなっていることを検出すると、該リプル電圧を相殺するように前記出力端子に電流を送出し、前記電流吸引回路部は、前記リプル電圧検出回路部の出力信号から、前記定電圧電源の出力電圧が前記リプル電圧によって前記定電圧よりも大きくなっていることを検出すると、該リプル電圧を相殺するように前記抵抗を介して電流を吸引するものである。

具体的には、前記電流送出回路部は、前記リプル電圧検出回路部の出力信号が示すリプル電圧に応じて送出電流値を変え、前記電流吸引回路部は、前記リプル電圧検出回路部の出力信号が示すリプル電圧に応じて吸引電流値を変えるようにした。

この場合、前記電流送出回路部は、送出電流値と前記抵抗の抵抗値の積が前記リプル電圧による前記定電圧電源部の出力電圧の低下電圧値に等しくなるように前記出力端子に電流を送出し、前記電流吸引回路部は、吸引電流値と前記抵抗の抵抗値の積が前記リプル電圧による前記定電圧電源部の出力電圧の上昇電圧値に等しくなるように前記抵抗を介して電流を吸引するようにした。

また、前記リプル除去回路部は、一端が前記出力端子に接続された、他端が前記電流送出回路部及び電流吸引回路部の各出力端にそれぞれ接続された第１コンデンサを備えるようにしてもよい。

また、前記リプル電圧検出回路部は、
所定の基準電圧を生成して出力する基準電圧発生回路と、
該基準電圧を所定の分圧比で分圧して出力する第１分圧回路と、
該第１分圧回路の出力端と前記定電圧電源部の出力端との間に接続された第２コンデンサと、
前記基準電圧を前記第１分圧回路と同じ分圧比で分圧して出力する第２分圧回路と、
を備え、
前記電流送出回路部は、前記第１分圧回路の出力端の電圧が第２分圧回路の出力端の電圧よりも小さい場合、該電圧差に応じた電流を送出し、前記電流吸引回路部は、前記第１分圧回路の出力端の電圧が第２分圧回路の出力端の電圧よりも大きい場合、該電圧差に応じた電流を吸引するようにした。

また、前記定電圧電源部及びリプル除去回路部を、１つのＩＣに集積するようにしてもよい。

本発明の定電圧電源回路によれば、定電圧電源部の出力端と前記出力端子との間に挿入した抵抗に、リプル電圧を相殺する電流を流すようにしたことから、定電圧電源部の出力端から前記出力端子の間に生じる電圧降下を小さくすることができると共に、大電流出力時の効率を向上させることができる。
また、リプル電圧の検出、及びリプル電圧を相殺する電流を交流結合によって実現したことから、回路構成を簡単にすることができる。
更に、リプルフィルタで必要だった大容量のコンデンサが不要になり、すべての回路素子をＩＣに集積することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧電源回路の構成例を示した図である。
図１における定電圧電源回路１は、電源電圧Ｖｄｄから所定の定電圧Ｖ１を生成して出力する定電圧電源部２と、定電圧電源部２の出力端ＯＵＴ１と定電圧電源回路１の出力端子ＯＵＴとの間に接続されたリプル除去回路部３とで構成されている。

また、リプル除去回路部３は、定電圧電源部２の出力端ＯＵＴ１と出力端子ＯＵＴとの間に接続された抵抗Ｒ１と、定電圧電源部２の出力電圧Ｖｏ１に発生するリプル電圧Ｖｒｉを検出するリプル電圧検出回路５と、リプル電圧検出回路５からの出力信号に応じて出力端子ＯＵＴに電流を送出する電流送出回路６と、リプル電圧検出回路５からの出力信号に応じて、抵抗Ｒ１を介して電流を吸引する電流吸引回路７とを備えている。なお、リプル電圧検出回路５はリプル電圧検出回路部を、電流送出回路６は電流送出回路部を、電流吸引回路７は電流吸引回路部をそれぞれなす。

リプル電圧検出回路５の入力端には定電圧電源部２の出力電圧Ｖｏ１が入力され、リプル電圧検出回路５の出力信号は電流送出回路６及び電流吸引回路７にそれぞれ入力される。電流送出回路６から送出された電流は出力端子ＯＵＴに出力され、電流吸引回路７によって吸引される電流は抵抗Ｒ１を介して電流吸引回路７に入力される。
このような構成において、図２は、定電圧電源部２から出力された定電圧Ｖ１に重畳しているリプル電圧Ｖｒｉと、該リプル電圧Ｖｒｉに対する電流送出回路６及び電流吸引回路７の各出力電流例を示した図である。なお、図２では、ｉｏ１は電流送出回路６から送出される電流を、ｉｏ２は電流吸引回路７に吸引される電流を示している。

図２において、リプル電圧Ｖｒｉが平均出力電圧よりも小さい、すなわち定電圧Ｖ１よりも小さい場合は、電流吸引回路７は動作を停止し、電流送出回路６が作動する。電流送出回路６の送出電流値は、リプル電圧Ｖｒｉに応じて変化し、リプル電圧Ｖｒｉの電圧値が小さいほど大きくなる。送出電流が大きくなると、抵抗Ｒ１を流れる電流が減少するため、抵抗Ｒ１の電圧降下が小さくなり、出力端子ＯＵＴの電圧Ｖｏｕｔの低下を抑制する。電流送出回路６の送出電流値によって減少する抵抗Ｒ１の電圧降下が、リプル電圧Ｖｒｉによる平均出力電圧からの電圧降下と同じになるように、抵抗Ｒ１の抵抗値、又は電流送出回路６の送出電流値を設定することにより、出力端子ＯＵＴの電圧Ｖｏｕｔの低下を防止できる。

次に、リプル電圧Ｖｒｉが平均出力電圧Ｖ１よりも大きい場合は、電流送出回路６は動作を停止し、電流吸引回路７が作動する。電流吸引回路７の吸引電流値は、リプル電圧Ｖｒｉに応じて変化し、リプル電圧Ｖｒｉの電圧値が大きいほど大きくなる。吸引電流が大きくなると、抵抗Ｒ１を流れる電流が増加するため、抵抗Ｒ１の電圧降下が大きくなり、出力端子ＯＵＴの電圧Ｖｏｕｔの上昇を抑制する。
電流吸引回路７の吸引電流値によって増加する抵抗Ｒ１の電圧降下が、リプル電圧Ｖｒｉによる平均出力電圧からの電圧上昇と同じになるように、抵抗Ｒ１の抵抗値、又は電流吸引回路７の吸引電流値を設定することにより、出力端子ＯＵＴの電圧Ｖｏｕｔの上昇を防ぐことができる。

次に、図３は、図１のリプル除去回路部３の回路例を示した図である。
リプル電圧検出回路５は、所定の基準電圧Ｖｓ１を生成して出力する基準電圧発生回路１１、コンデンサＣ２、及び抵抗Ｒ４〜Ｒ７で構成されている。電流送出回路６は、演算増幅回路ＡＭＰ１、ＰＭＯＳトランジスタＭ１、コンデンサＣ１及び抵抗Ｒ２，Ｒ８，Ｒ９で構成されている。また、電流吸引回路７は、演算増幅回路ＡＭＰ２、ＮＭＯＳトランジスタＭ２、コンデンサＣ１及び抵抗Ｒ３，Ｒ１０，Ｒ１１で構成されている。なお、コンデンサＣ１は第１コンデンサを、コンデンサＣ２は第２コンデンサをそれぞれなし、抵抗Ｒ４及びＲ５は第１分圧回路を、抵抗Ｒ６及びＲ７は第２分圧回路をそれぞれなす。
基準電圧Ｖｓ１と接地電圧との間には、抵抗Ｒ４とＲ５の直列回路及び抵抗Ｒ６とＲ７の直列回路が並列に接続され、抵抗Ｒ４と抵抗Ｒ５との接続部は、コンデンサＣ２を介して定電圧電源部２の出力端ＯＵＴ１に接続されている。

更に、抵抗Ｒ４と抵抗Ｒ５との接続部は、抵抗Ｒ８を介して演算増幅回路ＡＭＰ１の非反転入力端に接続されると共に、抵抗Ｒ１０を介して演算増幅回路ＡＭＰ２の非反転入力端に接続されている。また、抵抗Ｒ６とＲ７との接続部は、演算増幅回路ＡＭＰ１及びＡＭＰ２の各反転入力端にそれぞれ接続されている。演算増幅回路ＡＭＰ１の出力端にはＰＭＯＳトランジスタＭ１のゲートが接続され、演算増幅回路ＡＭＰ２の出力端にはＮＭＯＳトランジスタＭ２のゲートが接続されている。電源電圧Ｖｄｄと接地電圧との間には、ＰＭＯＳトランジスタＭ１、抵抗Ｒ２、抵抗Ｒ３及びＮＭＯＳトランジスタＭ２が直列に接続され、抵抗Ｒ２とＲ３との接続部は、コンデンサＣ１を介して出力端子ＯＵＴに接続されている。コンデンサＣ１は、直流電圧分をカットするためのものである。

ＰＭＯＳトランジスタＭ１のドレインと抵抗Ｒ２との接続部は、抵抗Ｒ９を介して演算増幅回路ＡＭＰ１の非反転入力端に接続され、抵抗Ｒ３とＮＭＯＳトランジスタＭ２のドレインとの接続部は、抵抗Ｒ１１を介して演算増幅回路ＡＭＰ２の非反転入力端に接続されている。
このような構成において、電流送出回路６は、演算増幅回路ＡＭＰ１とＰＭＯＳトランジスタＭ１とで反転増幅回路を構成し、その増幅率はおよそ（抵抗Ｒ９の抵抗値／抵抗Ｒ８の抵抗値）で表される。同様に、電流吸引回路７は、演算増幅回路ＡＭＰ２とＮＭＯＳトランジスタＭ２とで反転増幅回路を構成し、その増幅率はおよそ（抵抗Ｒ１１の抵抗値／抵抗Ｒ１０の抵抗値）で表される。

また、抵抗Ｒ４と抵抗Ｒ５との抵抗値の比率が、抵抗Ｒ６と抵抗Ｒ７との抵抗値の比率と同じになるように、抵抗Ｒ４〜Ｒ７の各抵抗値が設定されている。このことから、定電圧電源部２の出力電圧Ｖｏ１にリプル電圧がない場合は、抵抗Ｒ４と抵抗Ｒ５との接続部の電圧Ｖ２と、抵抗Ｒ６と抵抗Ｒ７との接続部の電圧Ｖ３が等しくなっている。
定電圧電源部２の出力電圧Ｖｏ１にリプル電圧が重畳した場合、該リプル電圧は、コンデンサＣ２を通って抵抗Ｒ４と抵抗Ｒ５との接続部の電圧Ｖ２を変動させる。これに対して、抵抗Ｒ６と抵抗Ｒ７との接続部の電圧Ｖ３は変動しないことから、電圧Ｖ２とＶ３との電圧差が、電流送出回路６と電流吸引回路７にそれぞれ入力されて増幅され、ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２の各ドレインに表れる。

電圧Ｖ２が電圧Ｖ３よりも小さい場合、すなわちリプル電圧Ｖｒｉが平均出力電圧Ｖ１よりも小さい場合は、その電圧差が、電流送出回路６で増幅されＰＭＯＳトランジスタＭ１のドレイン電圧を上昇させる。該ドレイン電圧の上昇は、抵抗Ｒ２とコンデンサＣ１を介して出力端子ＯＵＴに印加され、出力端子ＯＵＴの電圧低下を抑制する。電流送出回路６から出力端子ＯＵＴに供給される電流ｉｏ１は、電流送出回路６の増幅率と抵抗Ｒ２の抵抗値で決定される。図１と図２の説明で述べたように、電流ｉｏ１の電流値と抵抗Ｒ１の抵抗値との積がリプル電圧Ｖｒｉによる平均出力電圧Ｖ１からの低下電圧と同じになるように設定されることで、出力端子ＯＵＴに表れるリプルを相殺することができる。

次に、電圧Ｖ２が電圧Ｖ３よりも大きい場合、すなわちリプル電圧Ｖｒｉが平均出力電圧Ｖ１よりも大きい場合は、その電圧差が、電流送出回路６で増幅されＰＭＯＳトランジスタＭ１のドレイン電圧を低下させる。該ドレイン電圧の低下は、抵抗Ｒ３とコンデンサＣ２を介して出力端子ＯＵＴに印加され、出力端子ＯＵＴの電圧上昇を抑制する。電流吸引回路７に吸引される電流ｉｏ２は、電流吸引回路７の増幅率と抵抗Ｒ３の抵抗値で決定される。図１と図２の説明で述べたように、電流ｉｏ２の電流値と抵抗Ｒ１の抵抗値との積がリプル電圧Ｖｒｉによる平均出力電圧Ｖ１からの上昇電圧と同じになるように設定することで、出力端子ＯＵＴに表れるリプルを相殺することができる。なお、抵抗Ｒ２や抵抗Ｒ３と比較して、抵抗Ｒ８〜Ｒ１１の抵抗値は十分に大きいため、抵抗Ｒ２及びＲ３を介して出力端子ＯＵＴに供給又は吸引する電流に対する影響はほとんどない。

ここで、図３では２つの演算増幅回路ＡＭＰ１及びＡＭＰ２で構成していた電流送出回路６と電流吸引回路７を１つの演算増幅回路ＡＭＰ１で構成するようにしてもよく、このようにした場合は図３の回路は図４のようになる。なお、図４では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
図４における図３との相違点は、演算増幅回路ＡＭＰ２、ＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭ２及び抵抗Ｒ１０，Ｒ１１をなくし、ダイオードＤ１及びＤ２を追加したことにある。
図４において、電流送出回路６は、演算増幅回路ＡＭＰ１、ダイオードＤ１、コンデンサＣ１及び抵抗Ｒ２，Ｒ８，Ｒ９で構成されている。また、電流吸引回路７は、演算増幅回路ＡＭＰ１、ダイオードＤ２、コンデンサＣ１及び抵抗Ｒ３，Ｒ８，Ｒ９で構成されている。

抵抗Ｒ４と抵抗Ｒ５との接続部は、抵抗Ｒ８を介して演算増幅回路ＡＭＰ１の反転入力端に接続され、抵抗Ｒ６とＲ７との接続部は、演算増幅回路ＡＭＰ１の非反転入力端に接続されている。演算増幅回路ＡＭＰ１において、出力端と反転入力端との間には抵抗Ｒ９が接続されている。コンデンサＣ１の一端は出力端子ＯＵＴに接続され、コンデンサＣ１の他端と演算増幅回路ＡＭＰ１の出力端との間には抵抗Ｒ３とダイオードＤ２の直列回路が接続されている。また、演算増幅回路ＡＭＰ１の出力端とコンデンサＣ１の他端との間には、ダイオードＤ１と抵抗Ｒ２の直列回路が接続されている。

このような構成において、リプル電圧Ｖｒｉは、演算増幅回路ＡＭＰ１と抵抗Ｒ８，Ｒ９で構成された反転増幅回路で増幅される。リプル電圧Ｖｒｉが平均出力電圧Ｖ１よりも小さい場合は、演算増幅回路ＡＭＰ１の出力電圧が上昇し、演算増幅回路ＡＭＰ１は、ダイオードＤ１と抵抗Ｒ２を介して、出力端子ＯＵＴに電流ｉｏ１を供給する。リプル電圧Ｖｒｉが平均出力電圧Ｖ１よりも大きい場合は、演算増幅回路ＡＭＰ１の出力電圧が低下し、演算増幅回路ＡＭＰ１は、抵抗Ｒ３とダイオードＤ２を介して、抵抗Ｒ１から電流ｉｏ２を吸引する。なお、出力端子ＯＵＴに供給する電流と、出力端子ＯＵＴから吸引する電流が同じであれば、ダイオードＤ１及びＤ２をなくすと共に、抵抗Ｒ２とＲ３を１つの抵抗にして、演算増幅回路ＡＭＰ１とコンデンサＣ１との間に該抵抗が接続されるようにしてもよい。

一方、図３及び図４では、電流送出回路６及び電流吸引回路７がコンデンサＣ１を共有している場合を例にして示したが、電流送出回路６及び電流吸引回路７にそれぞれコンデンサＣ１を設ける、すなわち抵抗Ｒ２と出力端子ＯＵＴとの間、及び抵抗Ｒ３と出力端子ＯＵＴとの間にそれぞれコンデンサＣ１を設けるようにしてもよい。また、図３及び図４では、コンデンサＣ１を電流送出回路６及び電流吸引回路７で共有する場合を例にして説明したが、抵抗Ｒ２とコンデンサＣ１との接続部が電流送出回路６の出力端をなし、抵抗Ｒ３とコンデンサＣ１との接続部が電流吸引回路７の出力端をなすようにしてもよい。この場合、図１において、リプル除去回路部３は、リプル電圧検出回路５、電流送出回路６、電流吸引回路７、抵抗Ｒ１及びコンデンサＣ１で構成され、電流送出回路６と電流吸引回路７の各出力端の接続部と出力端子ＯＵＴとの間にコンデンサＣ１が接続される。

このように、本第１の実施の形態における定電圧電源回路は、リプル電圧Ｖｒｉが平均出力電圧よりも小さい、すなわち定電圧Ｖ１よりも小さい場合は、電流吸引回路７は動作を停止すると共に電流送出回路６が作動し、電流送出回路６の送出電流値は、リプル電圧Ｖｒｉに応じて変化し、リプル電圧Ｖｒｉの電圧値が小さいほど大きくなるようにし、リプル電圧Ｖｒｉが平均出力電圧Ｖ１よりも大きい場合は、電流送出回路６は動作を停止すると共に電流吸引回路７が作動し、電流吸引回路７の吸引電流値は、リプル電圧Ｖｒｉに応じて変化し、リプル電圧Ｖｒｉの電圧値が大きいほど大きくなるようにした。このことから、定電圧電源部２の出力電圧Ｖｏ１のリプル電圧を相殺することができると共に、定電圧電源部２の出力端ＯＵＴ１から定電圧電源回路１の出力端子ＯＵＴとの間での電圧降下を小さくすることができ、大電流出力時の電源効率を向上させることができる。

本発明の第１の実施の形態における定電圧電源回路の構成例を示した図である。リプル電圧Ｖｒｉに対する電流送出回路６及び電流吸引回路７の各出力電流例を示した図である。図１のリプル除去回路部３の回路例を示した図である。図１のリプル除去回路部３の他の回路例を示した図である。リプルフィルタを使用した定電圧電源回路の従来例を示した図である。定電圧電源回路の他の従来例を示した図である。

符号の説明

１定電圧電源回路
２定電圧電源部
３リプル除去回路部
５リプル電圧検出回路
６電流送出回路
７電流吸引回路
１１基準電圧発生回路
Ｒ１〜Ｒ１１抵抗
Ｃ１，Ｃ２コンデンサ
ＡＭＰ１，ＡＭＰ２演算増幅回路
Ｍ１ＰＭＯＳトランジスタ
Ｍ２ＮＭＯＳトランジスタ
Ｄ１，Ｄ２ダイオード

Claims

定電圧を生成して出力する定電圧電源部と、該定電圧電源部から出力された定電圧に重畳したリプル電圧を除去して該定電圧を所定の出力端子に出力するリプル除去回路部とを備えた定電圧電源回路において、
前記リプル除去回路部は、
前記定電圧電源部の出力端と前記出力端子との間に接続された抵抗と、
前記定電圧に重畳したリプル電圧の検出を行い、該検出したリプル電圧に応じた信号を生成して出力するリプル電圧検出回路部と、
該リプル電圧検出回路部の出力信号に応じて前記出力端子に電流を送出する電流送出回路部と、
前記リプル電圧検出回路部の出力信号に応じて、前記抵抗を介して電流を吸引する電流吸引回路部と、
を備え、
前記電流送出回路部は、前記リプル電圧検出回路部の出力信号から、前記定電圧電源部の出力電圧が前記リプル電圧によって前記定電圧よりも小さくなっていることを検出すると、該リプル電圧を相殺するように前記出力端子に電流を送出し、前記電流吸引回路部は、前記リプル電圧検出回路部の出力信号から、前記定電圧電源の出力電圧が前記リプル電圧によって前記定電圧よりも大きくなっていることを検出すると、該リプル電圧を相殺するように前記抵抗を介して電流を吸引すること特徴とする定電圧電源回路。
前記電流送出回路部は、前記リプル電圧検出回路部の出力信号が示すリプル電圧に応じて送出電流値を変え、前記電流吸引回路部は、前記リプル電圧検出回路部の出力信号が示すリプル電圧に応じて吸引電流値を変えることを特徴とする請求項１記載の定電圧電源回路。
前記電流送出回路部は、送出電流値と前記抵抗の抵抗値の積が前記リプル電圧による前記定電圧電源部の出力電圧の低下電圧値に等しくなるように前記出力端子に電流を送出し、前記電流吸引回路部は、吸引電流値と前記抵抗の抵抗値の積が前記リプル電圧による前記定電圧電源部の出力電圧の上昇電圧値に等しくなるように前記抵抗を介して電流を吸引することを特徴とする請求項２記載の定電圧電源回路。
前記リプル除去回路部は、一端が前記出力端子に接続され、他端が前記電流送出回路部及び電流吸引回路部の各出力端にそれぞれ接続された第１コンデンサを備えることを特徴とする請求項１、２又は３記載の定電圧電源回路。
前記リプル電圧検出回路部は、
所定の基準電圧を生成して出力する基準電圧発生回路と、
該基準電圧を所定の分圧比で分圧して出力する第１分圧回路と、
該第１分圧回路の出力端と前記定電圧電源部の出力端との間に接続された第２コンデンサと、
前記基準電圧を前記第１分圧回路と同じ分圧比で分圧して出力する第２分圧回路と、
を備え、
前記電流送出回路部は、前記第１分圧回路の出力端の電圧が第２分圧回路の出力端の電圧よりも小さい場合、該電圧差に応じた電流を送出し、前記電流吸引回路部は、前記第１分圧回路の出力端の電圧が第２分圧回路の出力端の電圧よりも大きい場合、該電圧差に応じた電流を吸引することを特徴とする請求項１、２、３又は４記載の定電圧電源回路。
前記定電圧電源部及びリプル除去回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４又は５記載の定電圧電源回路。