CN100394661C - 恒压源电路 - Google Patents
恒压源电路 Download PDFInfo
- Publication number
- CN100394661C CN100394661C CNB2005800016916A CN200580001691A CN100394661C CN 100394661 C CN100394661 C CN 100394661C CN B2005800016916 A CNB2005800016916 A CN B2005800016916A CN 200580001691 A CN200580001691 A CN 200580001691A CN 100394661 C CN100394661 C CN 100394661C
- Authority
- CN
- China
- Prior art keywords
- voltage
- ripple
- current
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/02—Arrangements for reducing harmonics or ripples
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
所披露的恒压源电路(1)具有输入端(Vdd)、输出端(out)、用于产生具有纹波电压(Vri)的恒压(vo1)的恒压源单元(2)、以及用于消除纹波电压以便在输出端(OUT)输出没有纹波电压的恒压(V1)的波消除电路单元(3)。波消除电路单元包括连接在恒压源单元和输出端之间的电阻器(R1);用于检测纹波电压并根据检测到纹波电压输出信号的纹波电压检测电路单元(5);和用于从纹波电压检测电路单元接收信号并响应所接收的信号向输出端提供电流(io1)或从电阻器吸收电流(io2),以便消除输出端处的纹波电压的电流电路单元(6、7)。
Description
技术领域
本发明一般涉及一种恒压源电路,特别涉及一种能够在保持高压效率的同时消除纹波电压(ripple voltage)的恒压源电路。
背景技术
在包括恒压源单元的恒压源电路中,由于各种原因,在恒压源单元的输出电压中固有地产生纹波电压。如在专利参考文献1中所披露的,已经知道利用波滤波器来消除这种纹波电压。
图5示出了传统的使用波滤波器的恒压源电路100。
恒压源电路100包括用于产生和输出预定恒压的恒压源单元101和连接在输出端A和输出端OUTa之间的波滤波器102。
波滤波器102包括NPN晶体管Qa、电阻器Ra和电容器Ca。NPN晶体管Qa的集电极被连接到恒压源单元101的输出端A,发射极被连接到输出端OUTa,基极被连接到电阻器Ra和电容器Ca之间的节点。电容器Ca的另一端被接地和电阻器Ra的另一端被连接到恒压源单元101的输出端A。可以对电阻器Ra和电容器Ca的时间常数进行调节,以便足够长的时间和要被消除的纹波电压的频率相比。
在操作中,当所述纹波电压上升时,即,当恒压源单元101的输出电压Va上升时,流经电阻器Ra的电流增加,增加的电流向电容器Ca充电并使电容器Ca两端的电压上升。但是,由于电阻器Ra和电容器Ca的时间常数被调节得足够长以和所述波频率相比较,所以,在纹波电压上升的时间周期内,电容器Ca两端的电压没有明显变化。结果,NPN晶体管Qa的基极电压是稳定的,因此,输出端OUTa处的电压Voa没有明显的变化。
另一方面,当纹波电压下降时,即,当恒压源单元101的输出电压Voa降低时,流经电阻器Ra的电流减小和电容器Ca放电。但是,由于在波下降的周期内电容器两端的电压实际上没有明显的变化,所以,NPN晶体管Qa的基极电压是稳定的,因此,在输出端OUTa处的输出电压Voa没有明显的变化。
图6的框图示出了另一种传统恒压源电路。图6所示的恒压源电路具有DC/DC转换器105、以及连接在该DC/DC转换器的输出端和恒压源电路的输出端之间的串行调节器106。DC/DC转换器105在其输出电压中固有地产生高频纹波电压。所述纹波电压是利用串行调节器106消除的。
[专利参考文献1]JPA 5-95628。
图5所示的恒压源电路在恒压源单元101的输出端A和输出端OUTa之间产生大的压降。必须利用NPN晶体管Qa的基极-发射极电压Vbe使电容器Ca的电压高于输出电压Voa。经过电阻器Ra向电容器Ca充电,因此,恒压源单元101的输出电压Va一定是高的,因此,电源的效率被降低了。
为了使电阻器Ra和电容器Ca的时间常数足够大,电阻器Ra的电阻值或电容器Ca的电容值必须很大。
如果电阻器Ra的电阻值很大,NPN晶体管Qa的基极电流减小。而由于提供给输出端OUTa和与其连接的负载(未示出)的所有电流都要流经NPN晶体管Qa,所以,不希望减小NPN晶体管Qa的基极电流。因此,如果电阻器Ra的电阻值变大,则恒压源单元101的输出电压Va应当更大,以便给予NPN晶体管Qa足够的基极电流。结果,NPN晶体管Qa两端的压降进一步增加,因此,降低了电源效率。
另一方面,如果电容器Ca的电容值很大,则电容器Ca的大尺寸使得不可能集成该电容器Ca,以及电容器Ca只能够外部地配置。
还是在图6所示的恒压源电路中,串行调节器106具有压降。当串行调节器106的输出电流很大时,其压降也变得很大,从而导致电源效率的降低。
发明内容
本发明的一般目的就是提供一种能够在保持高压效率的同时消除波的恒压源电路。
本发明的特性和优点部分地可从下面的描述中看到,部分地通过下面的描述和附图将会变得非常明显,部分地可通过根据在说明书中提供的技术对本发明的实践学习到。本发明的目的以及其它特性和优点是通过在说明书中以完整、清楚、简洁和准确的术语指出以使本领域普通技术人员能够实践本发明的一个信息记录装置及其方法实现和达到的。
为了实现本发明的这些和其它优点,作为在这里实施及广泛描述的,本发明提供如下。
根据本发明的一个方面,在具有输入端、输出端、用于产生具有纹波电压的恒压的恒压源单元以及用于消除纹波电压从而在所述输出端输出没有纹波电压的恒压的波消除电路单元的恒压源电路中,所述波消除电路包括:
连接在所述恒压源单元和所述输出端之间的电阻器;
纹波电压检测电路单元,用于检测所述纹波电压并根据检测的纹波电压输出信号;和
电流电路单元,用于从所述纹波电压检测电路单元中接收信号并响应所接收的信号将电流提供给所述输出端或者吸收来自所述电阻器的电流,从而消除输出端处的纹波电压。
当所接收的信号指示纹波电压为负时,所述电流电路单元可以提供电流,而当所接收的信号指示纹波电压为正时,所述电流电路单元可以吸收电流。
所述电流电路可以包括电流提供电路单元和电流吸收电路单元。
所述电流提供电路单元可以根据所接收的信号改变所提供的电流,和所述电流吸收电路单元可以根据所接收的信号改变所吸收的电流。
所述电阻器的电阻值和所提供或所吸收的电流的乘积可以等于所述纹波电压。
所述波消除电路单元还可以包括连接在所述输出端和所述电流电路单元的输出端之间的电容器。
所述纹波电压检测电路单元从所述恒压源单元接收所述电压、将所接收的电压与基准电压进行比较、以及根据比较结果输出所述信号。
所述恒压源单元和所述波消除电路单元可以被集成到一个IC中。
附图说明
图1的框图示出了根据本发明实施例的恒压源电路;
图2示出了响应纹波电压Vri而由电流提供电路提供的电流io1和由电流吸收电路吸收的电流io2;
图3示出了图1所示的波消除电路单元3的范例性电路;
图4示出了图1所示的波消除电路单元3的另一个范例性电路;
图5示出了使用波滤波器的传统的恒压源电路;和
图6示出了另一种传统的恒压源电路。
具体实施方式
下面将参照附图说明本发明的实施例。
参考图1到4解释本发明的实施例。图1的框图示出了根据本发明所述实施例的恒压源电路1。
恒压源电路1包括用于接收电源Vdd并理想地能够产生和输出预定恒压V1的恒压源单元2,以及连接在恒压源单元2和的输出端OUT1和恒压源电路1的输出端OUT之间的波消除电路单元3。
波消除电路3包括连接在恒压源单元2的输出端OUT1和输出端OUT之间的电阻器R1、用于检测出现在恒压源单元2的实际输出电压Vo1中的纹波电压Vri的纹波电压检测电路5、用于与纹波电压电路5的输出信号相一致地向所述输出端OUT提供电流io1的电流提供电路6和用于与来自纹波电压检测电路5的输出信号相一致地经过电阻器R1吸收电流io2的电流吸收电路7。纹波电压检测电路5是所述纹波电压检测电路单元的例子,电流提供电路6是电流提供电路单元的例子,以及电流吸收电路7是电流吸收电路单元的例子。电流提供电路单元和电流吸收电路单元的结合是电流电路单元的例子。希望所述恒压源单元和所述波消除电路单元被集成到一个IC中。
将恒压源单元2的输出电压Vo1输入给纹波电压检测电路5的输入端。纹波电压检测电路5的输出信号被输入给电流提供电路6和电路吸收电路7。从电流提供电路6提供的电流io1被输出给输出端OUT。被电流吸收电路7吸收的电流io2经过电阻器R1被输入给电流吸收电路7。
在这种结构中,波消除电路单元3以图2所示的方式工作。图2示出了叠加在从恒压源单元2输出的恒压V1上的纹波电压Vri、响应所述纹波电压Vri从电流提供电路6提供的输出电流io1、以及响应纹波电压Vri由电流吸收电路7吸收的输出电流io2。
在图2中,当纹波电压Vri为负时,即,当恒压源单元2的输出电压Vo1低于恒压V1时,电流吸收电路7停止工作,以及电流提供电路6工作。从电流提供电路6提供的电流io1根据所述纹波电压Vri变化,并且,随着该纹波电压Vri的变低而变大。当所提供的电流io1变大时,流经电阻器R1的电流减小,以及电阻器R1上的压降也减小,从而防止输出端OUT处的输出电压Vout下降。
可以对电阻器R1的电阻量和/或从电流提供电路6提供的电流io1的量进行调节,以便使得由于所提供的电流io1而导致的电阻器R1两端压降的减小等于来自恒压V1的纹波电压的减小。这样,可以防止输出端OUT处的输出电压Vout下降。
接着,当所述波Vri为正时,即,当恒压源单元2的输出电压Vo1高于恒压V1时,电流提供电路6停止工作和电流吸收电路7工作。被电流吸收电路7吸收的电流io2根据纹波电压Vri而变化,并伴随着纹波电压Vri的变高而变大。当被吸收的电流io2变大时,流经电阻器R1的电流增加和电阻器R1两端的压降也增加,从而防止了输出端OUT处的输出电压Vout升高。
可以对电阻器R1的电阻量和/或被电流吸收电路7吸收的电流io2的量进行调节,以便使得由于所吸收的电流io2而导致电阻器R1两端压降的增加等于来自恒压V1的纹波电压的增加。这样,可以防止输出端OUT处的输出电压Vout升高。
图3示出了纹波电压消除电路单元3的电路例子。纹波电压检测单元5包括用于产生预定电压Vs1的基准电压产生电路11、电容器C2和两对电阻器R4、R5和R6、R7。电流提供电路6包括运算放大器AMP1、PMOS晶体管M1、电容器C1以及电阻器R2、R8和R9。电流吸收电路7包括运算放大器AMP2、NMOS晶体管M2、电容器C1和电阻器R3、R10和R11。电容器C1是第一电容器的例子,电容器C2是第二电容器的例子,电阻器对R4和R5是第一分压电路的例子,以及电阻器对R6和R7是第二分压电路的例子。
在基准电压Vs1和地电压之间,串联耦合的电阻器R4和R5以及串联耦合的电阻器R6和R7相互并联。
电阻器R4和电阻器R5之间的节点经过电容器C2被耦合到恒压源单元2的输出端OUT1。电阻器R4和电阻器R5之间的节点还经过电阻器R8被耦合到运算放大器AMP1的非反相输入端(non-inverting input)和经过电阻器R10被耦合到运算放大器AMP2的非反相输入端。
电阻器R6和电阻器R7之间的节点被耦合到运算放大器AMP1和AMP2的反相输入端(inverting input)。
PMOS晶体管M1的栅极被连接到运算放大器AMP1的输出端。NMOS晶体管M2的栅极被连接到运算放大器AMP2的输出端。PMOS晶体管M1、电阻器R2、电阻器R3和NMOS晶体管M2串联连接在电源Vdd和地之间。电阻器R2和电阻器R3之间的节点经过电容器C1被耦合到输出端OUT。电容器C1被用于隔断直流电压。
PMOS晶体管M1的漏极和电阻器R2之间的节点经过电阻器R9连接到运算放大器AMP1的非反相输入端。电阻器R3和NMOS晶体管M2之间的节点经过电阻器R11连接到运算放大器AMP2的非反相输入端。
在这种结构中,电流提供电路6具有由运算放大器AMP1和PMOS晶体管M1形成的反相放大电路,并且其放大因数通常被表示为电阻器R9的电阻值除以电阻器R8的电阻值。类似地,电流吸收电路7具有由运算放大器AMP2和NMOS晶体管M2形成的反相放大电路,其放大因数通常表示为电阻器R11的电阻值除以电阻器R10的电阻值。
可以调节电阻器R4-R7的电阻量,以便使电阻器R4与电阻器R5之比等于电阻器R6与电阻器R7之比。这样,当没有纹波电压时,电阻器R4和电阻器R5之间的节点处的电压V2等于电阻器R6和电阻器R7之间的节点处的电压V3。
当在恒压源单元2的输出电压Vo1中出现纹波电压时,该纹波电压经过电容器C2改变电阻器R4和电阻器R5之间的节点处的电压V2。另一方面,在电阻器R6和电阻器R7之间的节点处的电压V3没有改变。因此,电压V2和V3之间的压差被输入给电流提供电路6和电流吸收电路7并且在其中被放大,以及出现在PMOS晶体管M1和NMOS晶体管M2的漏极处。
当电压V2低于电压V3时,即,当纹波电压Vri为负时,所述压差被电流提供电路6和电流吸收电路7放大,放大后的电压分别使PMOS晶体管M1导通和NMOS晶体管M2截止,因此使PMOS晶体管M1的漏极电压和NMOS晶体管M2的源极电压升高,并使电阻器R2和R3之间的节点处的电压升高。升高的电压经过电容器C1被施加到输出端OUT,以及防止了输出端OUT处的电压下降。利用电流提供电路6的放大因数和电阻器R2的电阻值确定从电流提供电路6提供给输出端OUT的电流io1。如结合图1和2所述,可以通过调节使电流io1和电阻器R1的乘积等于纹波电压Vri来消除输出端OUT处的纹波电压Vri。
另一方面,当电压V2高于电压V3时,即,当纹波电压Vri为正时,电流提供电路6和电路吸收电路7放大所述压差,被放大的电压分别使PMOS晶体管M1截止和NMOS晶体管M2导通,因此,降低了PMOS晶体管M1的漏极电压和NMOS晶体管M2的源极电压,并降低了电阻器R2和R3之间节点处的电压。降低的电压经过电容器C1施加到输出端OUT并防止输出端OUT处的电压升高。被电流吸收电路7从电阻器R1吸收的电流由电流吸收电路7的放大因数和电阻器R3的电阻值确定。如参照图1和2所述,通过调节使电流io2和电阻器R1的乘积等于纹波电压Vri可以消除输出端OUT处的纹波电压Vri。由于电阻器R8-R11大于电阻器R2和R3足够多,所以,经过电阻器R2和R3向输出端OUT提供的电流和从输出端OUT吸收的电流基本不受影响。
在图3中,电流提供电路6和电流吸收电路7分别是由两个运算放大器AMP1和AMP2形成的。但是,如图4所示,电流提供电路6和电流吸收电路7可以由一个运算放大器形成。
在图4中示出的与图3所示的相同或类似的构件被指定相同或类似的附图标记参考并省略对它们的解释。下面只解释与图3不同的几点。
在图4所示的例子中,与图3相比,移走了运算放大器AMP2、PMOS晶体管M1、NMOS晶体管M2和电阻器R10、R11,增加了二极管D1和D2。
图4所示的电流提供电路6包括运算放大器AMP1、二极管D1、电容器C1和电阻器R2、R8和R9。图4所示的电流吸收电路7包括运算放大器AMP1、二极管D2、电容器C1和电阻器R3、R8和R9。
电阻器R4和电阻器R5之间的节点经过电阻器R8耦合到运算放大器AMP1的反向输入端。电阻器R6和电阻器R7之间的节点被耦合到运算放大器AMP1的非反向输入端。电阻器R9被连接在运算放大器AMP1的输出端和非反向输入端之间。电容器C1的一端被连接到输出端OUT。在电容器C1的另一端和运算放大器AMP1的输出端之间,串联的二极管D1和电阻器R2与串联的二极管D2和电阻器R3并联耦合。
在操作中,由运算放大器AMP1和电阻器R8、R9形成的反向放大电路放大纹波电压Vri。当纹波电压Vri为负时,运算放大器AMP1的输出电压升高和运算放大器AMP1经过二极管D1和电阻器R2向输出端OUT提供电流。当纹波电压Vri为正时,运算放大器AMP1的输出电压下降和运算放大器AMP1经过二极管D2和电阻器R3从电阻器R1吸收电流。如果提供给输出端OUT的电流和从电阻器R1吸收的电流彼此相等,那么,可以省略二极管D1和D2,电阻器R2和R3可以被结合成被连接在运算放大器AMP1和电容器C1之间的一个电阻器。
在图3和4所示的例子中,电流提供电路6和电路吸收电路7共享电容器C1。或者,电流提供电路6和电流吸收电路7中的每一个都可以被提供有电容器C1,且其中的每一个都可以被分别连接在电阻器R2和输出端OUT之间及电阻器R3和输出端OUT之间。
在根据本发明的恒压源电路中,当纹波电压为负时,即,当输出电压Vo1低于恒压V1时,电流吸收电路7停止工作和电流提供电路6工作。随着纹波电压Vri变小,电流提供电路6提供的电流io1的量变大。当纹波电压Vri为正时,即,当输出电压Vo1高于平均电压V1时,电流提供电路6停止工作和电流吸收电路7工作。随着纹波电压Vri变大,由电流吸收电路7吸收的电流io2的量变大。因此,可以消除恒压源单元2的输出电压OUT的纹波电压。可以减小在恒压源单元2的输出端OUT1和恒压源电路1的输出端OUT之间的压降,因此,当输出大电流时可以改进电源效率。
此外,本发明并不局限于上述实施例,在不脱离本发明范围的前提下,可以做出各种变化和修改。
本发明基于2004年10月22日在日本特许厅的日本优先申请No.2004-308369,其全部内容在这里引入作为参考。
Claims (8)
1.一种恒压源电路,具有输入端、输出端、用于产生具有纹波电压的恒压的恒压源单元、和用于消除纹波电压以便在输出端输出没有纹波电压的恒压的波消除电路单元,所述波消除电路单元包括:
连接在所述恒压源单元和所述输出端之间的电阻器;
纹波电压检测电路单元,用于检测所述纹波电压并根据所检测的纹波电压输出信号;和
电流电路单元,用于从所述纹波电压检测电路单元接收信号并响应所接收的信号向所述输出端提供电流或从所述电阻器吸收电流,从而消除在该输出端处的纹波电压。
2.根据权利要求1所述的恒压源电路,其中,当所接收的信号指示所述纹波电压为负时,所述电流电路单元提供电流,而当所接收的信号指示所述纹波电压为正时,所述电流电路单元吸收电流。
3.根据权利要求1所述的恒压源电路,其中,所述电流电路单元包括电流提供电路单元和电流吸收电路单元。
4.根据权利要求3所述的恒压源电路,其中,
所述电流提供电路单元根据所接收的信号改变所提供的电流,以及所述电流吸收电路单元根据所接收的信号改变所吸收的电流。
5.根据权利要求1所述的恒压源电路,其中,
所述电阻器的电阻值与所提供或吸收电流的乘积等于所述纹波电压。
6.根据权利要求1所述的恒压源电路,其中,
所述波消除电路单元还包括连接在所述输出端和所述电流电路单元的输出端之间的电容器。
7.根据权利要求1所述的恒压源电路,其中,
所述纹波电压检测电路单元从所述恒压源单元中接收所述电压,将所接收的电压与基准电压进行比较,并根据比较结果输出所述信号。
8.根据权利要求1所述的恒压源电路,其中,
所述恒压源单元与所述波消除电路单元被集成到一个IC中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP308369/2004 | 2004-10-22 | ||
JP2004308369A JP4726460B2 (ja) | 2004-10-22 | 2004-10-22 | 定電圧電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1906823A CN1906823A (zh) | 2007-01-31 |
CN100394661C true CN100394661C (zh) | 2008-06-11 |
Family
ID=36203114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800016916A Expired - Fee Related CN100394661C (zh) | 2004-10-22 | 2005-10-19 | 恒压源电路 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7429851B2 (zh) |
JP (1) | JP4726460B2 (zh) |
KR (1) | KR100868714B1 (zh) |
CN (1) | CN100394661C (zh) |
TW (1) | TWI303912B (zh) |
WO (1) | WO2006043707A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5015035B2 (ja) | 2008-02-27 | 2012-08-29 | 株式会社リコー | 降圧型スイッチングレギュレータ |
JP5169333B2 (ja) | 2008-03-07 | 2013-03-27 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
JP5287191B2 (ja) | 2008-12-03 | 2013-09-11 | 株式会社リコー | ヒステリシススイッチングレギュレータ及びその動作制御方法 |
KR101368618B1 (ko) * | 2012-05-18 | 2014-02-28 | 윤종식 | 엘이디 구동 장치 |
KR101434049B1 (ko) * | 2012-12-07 | 2014-09-02 | 삼성전기주식회사 | 전원 공급 장치 |
US9806707B2 (en) * | 2014-02-07 | 2017-10-31 | Qualcomm Incorporated | Power distribution network (PDN) conditioner |
US10247795B2 (en) | 2014-12-30 | 2019-04-02 | General Electric Company | Method and apparatus for non-invasive assessment of ripple cancellation filter |
JP7439440B2 (ja) | 2019-10-11 | 2024-02-28 | オムロン株式会社 | コネクタ及びサーボdc給電システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57204928A (en) * | 1981-06-11 | 1982-12-15 | Sony Corp | Stabilized power supply circuit |
CN2105801U (zh) * | 1991-08-14 | 1992-05-27 | 张金贵 | 恒压式纹波滤除器 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4837654A (zh) | 1971-09-13 | 1973-06-02 | ||
US4274133A (en) * | 1979-06-20 | 1981-06-16 | California Institute Of Technology | DC-to-DC Converter having reduced ripple without need for adjustments |
JPS59226624A (ja) * | 1983-06-07 | 1984-12-19 | 株式会社東芝 | 低リツプル直流電源装置 |
JPS60174061A (ja) * | 1984-02-20 | 1985-09-07 | Toshiba Corp | 低リプル電源装置 |
US4710861A (en) * | 1986-06-03 | 1987-12-01 | Martin Kanner | Anti-ripple circuit |
US4713742A (en) * | 1986-10-09 | 1987-12-15 | Sperry Corporation | Dual-inductor buck switching converter |
JP2874407B2 (ja) | 1991-09-30 | 1999-03-24 | 日本電気株式会社 | リップルフィルタ |
AU4105296A (en) * | 1994-10-26 | 1996-05-23 | Board Of Trustees Of The University Of Illinois, The | Feedforward active filter for output ripple cancellation in switching power converters |
JPH08328672A (ja) * | 1995-06-02 | 1996-12-13 | Tokimec Inc | 安定化直流電圧回路および該回路を付随したスイッチング電源 |
KR100278096B1 (ko) | 1997-07-10 | 2001-01-15 | 윤덕용 | 혼합형 레귤레이터 |
JP2000059990A (ja) | 1998-08-17 | 2000-02-25 | Hitachi Ltd | 安定化電源装置 |
JP2001236130A (ja) * | 2000-02-21 | 2001-08-31 | Alps Electric Co Ltd | 電源回路 |
TW493317B (en) | 2000-05-15 | 2002-07-01 | Pu Chiung Hua | Switching-mode instrumentation power supply capable of providing outputs of constant voltage and constant current |
JP4640739B2 (ja) | 2000-11-17 | 2011-03-02 | ローム株式会社 | 安定化直流電源装置 |
US6693805B1 (en) * | 2002-07-31 | 2004-02-17 | Lockheed Martin Corporation | Ripple cancellation circuit for ultra-low-noise power supplies |
US7142440B2 (en) * | 2003-10-01 | 2006-11-28 | General Electric Company | Ripple-current reduction for transformers |
US7016205B2 (en) * | 2003-10-01 | 2006-03-21 | General Electric Company | Ripple-current reduction schemes for AC converters |
US6897641B1 (en) * | 2004-06-24 | 2005-05-24 | Edward Herbert | Buck (or boost) converter with very fast output current transitions and low ripple voltage |
US7233130B1 (en) * | 2005-08-05 | 2007-06-19 | Rf Micro Devices, Inc. | Active ripple reduction switched mode power supplies |
-
2004
- 2004-10-22 JP JP2004308369A patent/JP4726460B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-19 WO PCT/JP2005/019641 patent/WO2006043707A1/en active Application Filing
- 2005-10-19 KR KR1020067012093A patent/KR100868714B1/ko not_active IP Right Cessation
- 2005-10-19 US US10/583,264 patent/US7429851B2/en not_active Expired - Fee Related
- 2005-10-19 CN CNB2005800016916A patent/CN100394661C/zh not_active Expired - Fee Related
- 2005-10-20 TW TW094136715A patent/TWI303912B/zh not_active IP Right Cessation
-
2008
- 2008-01-25 US US12/020,258 patent/US20080122411A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57204928A (en) * | 1981-06-11 | 1982-12-15 | Sony Corp | Stabilized power supply circuit |
CN2105801U (zh) * | 1991-08-14 | 1992-05-27 | 张金贵 | 恒压式纹波滤除器 |
Also Published As
Publication number | Publication date |
---|---|
TWI303912B (en) | 2008-12-01 |
CN1906823A (zh) | 2007-01-31 |
WO2006043707A1 (en) | 2006-04-27 |
JP4726460B2 (ja) | 2011-07-20 |
US20080122411A1 (en) | 2008-05-29 |
US7429851B2 (en) | 2008-09-30 |
JP2006121845A (ja) | 2006-05-11 |
TW200629687A (en) | 2006-08-16 |
US20070146057A1 (en) | 2007-06-28 |
KR100868714B1 (ko) | 2008-11-13 |
KR20070001914A (ko) | 2007-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100394661C (zh) | 恒压源电路 | |
AU721812B2 (en) | Hybrid regulator | |
CN1848019B (zh) | 恒压电源电路和测试恒定电压源的方法 | |
US7859812B2 (en) | Power IC with an over-current protection circuit and method thereof | |
CN100447698C (zh) | 形成低静态电流电压调节器的方法及其结构 | |
CN109061272B (zh) | 一种电流检测电路 | |
CN100431248C (zh) | 半导体集成电路设备 | |
CN110018707A (zh) | 具有过流保护功能的低压差线性稳压器电路 | |
CN108768380B (zh) | 一种传感器的调理电路 | |
KR20100086995A (ko) | 전원 장치 | |
CN106155156A (zh) | 稳压器用半导体集成电路 | |
CN100525046C (zh) | 电源控制器及其方法 | |
CN213934662U (zh) | 一种无片外电容线性稳压电路 | |
US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
US8339164B2 (en) | Antenna driving device | |
CN101111094B (zh) | 异音防止模块与其扩音装置 | |
US20070222422A1 (en) | Power supply device and electrical device equipped with the same | |
KR20150095585A (ko) | Dc/dc 컨버터 및 전자 기기 | |
CN107102668A (zh) | 低压差线性稳压器 | |
CN107834850A (zh) | 一种直流线性稳压电源电路 | |
KR20080000542A (ko) | 스위칭 레귤레이터 | |
JP5176924B2 (ja) | 電源回路及びその動作制御方法 | |
CN210835776U (zh) | 直流电平调节电路 | |
CN101086673B (zh) | 构成电压调节器的方法及其结构 | |
JP3542022B2 (ja) | レギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080611 Termination date: 20141019 |
|
EXPY | Termination of patent right or utility model |