JP2017011896A - スイッチング電源回路、液晶駆動装置、液晶表示装置 - Google Patents

Abstract

【課題】出力電流に適切な過電流保護を掛ける。【解決手段】スイッチング電源回路１００は、出力トランジスタＮ１を用いて入力電圧ＶＩＮから出力電圧ＶＯＮを生成するスイッチング出力部１１０と、出力電圧ＶＯＮに応じた帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとが一致するように出力トランジスタＮ１のオン／オフ制御を行うスイッチング制御部１２０と、基準電圧Ｖｒｅｆを設定するための基準電圧設定信号ＲＥＦ（出力電圧ＶＯＮや帰還電圧Ｖｆｂでも可）に応じて出力トランジスタＮ１の最大デューティＤｏｎＭＡＸを可変制御する最大デューティ制御部１５０とを有する。【選択図】図２

Description

本発明は、スイッチング電源回路、液晶駆動装置、及び、液晶表示装置に関する。

従来より、様々なアプリケーションの電源手段として、スイッチング電源回路が広く一般に利用されている。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開平０５−２１９６５０号公報

しかしながら、従来のスイッチング電源回路では、その過電流保護機能について、更なる改善の余地があった。

本明細書中に開示されている発明は、本願の発明者により見出された上記の問題点に鑑み、出力電流に適切な過電流保護を掛けることのできるスイッチング電源回路、並びに、これを用いた液晶駆動装置及び液晶表示装置を提供することを目的とする。

本明細書中に開示されているスイッチング電源回路は、出力トランジスタを用いて入力電圧から出力電圧を生成するスイッチング出力部と、前記出力電圧またはこれに応じた帰還電圧と所定の基準電圧とが一致するように前記出力トランジスタのオン／オフ制御を行うスイッチング制御部と、前記基準電圧または前記出力電圧もしくは前記帰還電圧に応じて前記出力トランジスタの最大デューティを可変制御する最大デューティ制御部と、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチング電源回路において、前記スイッチング制御部は、デジタルの基準電圧設定信号からアナログの前記基準電圧を生成するデジタル／アナログ変換部を含み、前記最大デューティ制御部は、前記基準電圧設定信号のデータ値に応じて前記出力トランジスタの最大デューティを可変制御する構成（第２の構成）にするとよい。

また、上記第２の構成から成るスイッチング電源回路は、温度に応じて前記基準電圧設定信号のデータ値を可変制御する基準電圧設定部をさらに有する構成（第３の構成）にするとよい。

また、上記第１〜第３いずれかの構成から成るスイッチング電源回路において、前記スイッチング制御部は、所定周波数のクロック信号を生成するクロック信号生成部と、前記出力電圧または前記帰還電圧と前記基準電圧との差分値に応じた誤差電圧を生成するエラーアンプと、前記出力トランジスタのオン／オフ制御に同期したスロープ電圧を生成するスロープ電圧生成部と、前記誤差電圧と前記スロープ電圧とを比較して比較信号を生成するコンパレータと、前記クロック信号と前記比較信号の入力を受け付けてパルス幅変調信号を出力するＲＳフリップフロップと、前記パルス幅変調信号の入力を受け付けて前記出力トランジスタのオン／オフ制御信号を出力するドライバと、を含む構成（第４の構成）にするとよい。

また、上記第４の構成から成るスイッチング電源回路において、前記スイッチング制御部は、さらに、前記エラーアンプの出力端に接続されて前記誤差電圧の位相補償を行う位相補償部を含む構成（第５の構成）にするとよい。

また、上記第４または第５の構成から成るスイッチング電源回路において、前記最大デューティ制御部は、前記クロック信号のパルスエッジにより前記ＲＳフリップフロップがセットされてから最大オン時間が経過した時点で、前記比較信号のパルスエッジを待つことなく前記ＲＳフリップフロップを強制的にリセットさせる構成（第６の構成）にするとよい。

また、上記第６の構成から成るスイッチング電源回路において、前記最大デューティ制御部は、前記基準電圧または前記出力電圧もしくは前記帰還電圧に応じて前記スイッチング出力部に流れ込む入力電流の上限値を算出する演算部と、前記演算部の出力に応じて前記最大オン時間を可変制御する最大オン時間設定部と、前記クロック信号のパルスエッジにより前記ＲＳフリップフロップがセットされてから前記最大オン時間が経過した時点で最大デューティ設定信号にワンショットパルスを生成する最大デューティ設定信号生成部と、前記比較信号と前記最大デューティ設定信号との論理合成信号を生成して前記ＲＳフリップフロップに出力する論理ゲートと、を含む構成（第７の構成）にするとよい。

また、上記第１〜第７いずれかの構成から成るスイッチング電源回路において、前記最大デューティ制御部は、前記基準電圧または前記出力電圧もしくは前記帰還電圧だけでなく、前記入力電圧も参照して前記出力トランジスタの最大デューティを可変制御する構成（第８の構成）にするとよい。

また、本明細書中に開示されている液晶駆動装置は、装置各部への電力供給手段として第１〜第８いずれかの構成から成るスイッチング電源回路を有する構成（第９の構成）とされている。

また、本明細書中に開示されている液晶表示装置は、上記第９の構成から成る液晶駆動装置と、前記液晶駆動装置によって駆動される液晶表示パネルと、を有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、出力電流に適切な過電流保護を掛けることのできるスイッチング電源回路、並びに、これを用いた液晶駆動装置及び液晶表示装置を提供することが可能となる。

液晶表示装置の一構成例を示すブロック図 スイッチング電源回路の第１実施形態を示す回路図 スロープ電圧生成部の一構成例を示す回路図 デューティ制御の一例を示すタイミングチャート 最大デューティ制御部の基本動作を示すタイミングチャート 基準電圧設定部の一構成例を示すブロック図 温度と基準電圧設定信号との相関図 温度と上限入力電流との相関図 温度と上限出力電流との相関図 スイッチング電源回路の第２実施形態を示す回路図 スイッチング出力部の一変形例を示す回路図 テレビの外観図

＜液晶表示装置＞
図１は、液晶表示装置の一構成例を示すブロック図である。本構成例の液晶表示装置１は、液晶駆動装置１０と液晶表示パネル２０を有する。液晶駆動装置１０は、不図示のホスト装置（マイコン等）から入力される映像信号Ｓｉｎや各種コマンドに基づいて液晶表示パネル２０の駆動制御を行う。液晶表示パネル２０は、液晶素子を画素として用いた映像出力手段である。

＜液晶駆動装置＞
引き続き、図１を参照しながら液晶駆動装置１０について詳述する。本構成例の液晶駆動装置１０は、システム電源部１１と、タイミング制御部１２と、レベルシフタ１３と、ゲートドライバ１４と、ソースドライバ１５と、ガンマ電圧生成部１６と、コモン電圧生成部１７と、を含む。

システム電源部１１は、入力電圧ＶＩＮ（例えば＋１２Ｖ）の供給を受けて動作し、アナログ系電源電圧ＡＶＤＤ（例えば＋１７Ｖ）、ロジック系電源電圧ＶＤＤ（例えば＋３．３Ｖ、＋１．８Ｖ、＋１．２Ｖ）、正電源電圧ＶＯＮ（例えば＋２８Ｖ）、及び、負電源電圧ＶＯＦＦ（例えば−１２Ｖ）をそれぞれ生成して装置各部に供給する。

タイミング制御部１２は、ロジック系電源電圧ＶＤＤの供給を受けて動作し、ホスト装置から入力されるコマンドやデータに基づいて、液晶駆動装置１０のタイミング制御（ゲートドライバ１４の垂直同期制御やソースドライバ１５の水平同期制御など）を行う。

レベルシフタ１３は、正電源電圧ＶＯＮと負電源電圧ＶＯＦＦの供給を受けて動作し、タイミング制御部１２から入力されるタイミング制御信号（垂直同期信号）をレベルシフトした上でゲートドライバ１４に伝達する。

ゲートドライバ１４は、レベルシフタ１３から入力される垂直同期信号に基づいて、液晶表示パネル２０のゲート信号Ｇ（１）〜Ｇ（ｙ）を生成し、これらを液晶表示パネル２０の液晶素子（液晶表示パネル２０がアクティブマトリクス型である場合には、液晶素子にそれぞれ接続されたアクティブ素子のゲート端子）に供給する。

ソースドライバ１５は、アナログ系電源電圧ＡＶＤＤの供給を受けて動作し、不図示のホスト装置から入力されるデジタル（ｍビット）の映像信号Ｓｉｎをアナログのソース信号Ｓ（１）〜Ｓ（ｘ）に変換して、液晶ディスプレイパネル２０の液晶素子（液晶表示パネル２０がアクティブマトリクス型である場合には、液晶素子にそれぞれ接続されたアクティブ素子のソース端子）に供給する。

ガンマ電圧生成部１６は、アナログ系電源電圧ＡＶＤＤの供給を受けて動作し、ｎ通り（ただしｎ＝２^ｍ−１）の階調電圧Ｖ（０）〜Ｖ（ｎ）を生成してソースドライバ１５に供給する。なお、階調電圧Ｖ（０）〜Ｖ（ｎ）は、それぞれ、映像信号Ｓｉｎのデータ値「０」〜「２^ｍ−１」に一対一で対応している。

コモン電圧生成部１７は、所定のコモン電圧ＶＣを生成して液晶表示パネル２０の液晶素子（液晶表示パネル２０がアクティブマトリクス型である場合には、液晶素子にそれぞれ接続されたアクティブ素子のドレイン端子）に供給する。

＜スイッチング電源回路（第１実施形態）＞
図２は、システム電源部１１に内蔵されるスイッチング電源回路の第１実施形態を示す回路図である。本実施形態のスイッチング電源回路１００は、入力電圧ＶＩＮから所望の正電源電圧ＶＯＮ（出力電圧に相当）を生成する回路部であり、スイッチング出力部１１０と、スイッチング制御部１２０と、最大デューティ制御部１５０と、基準電圧設定部１６０と、を含む。

スイッチング出力部１１０は、入力電圧ＶＩＮから正電源電圧ＶＯＮを生成する昇圧型スイッチング出力段であり、出力トランジスタＮ１（本図の例では、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタ）と、コイルＬ１と、ダイオードＤ１と、キャパシタＣ１と、を含む。

コイルＬ１の第１端は、入力電圧ＶＩＮの印加端に接続されている。コイルＬ１の第２端は、出力トランジスタＮ１のドレインとダイオードＤ１のアノードに接続されている。出力トランジスタＮ１のソースは、接地端に接続されている。出力トランジスタＮ１のゲートは、スイッチング制御部１２０の出力端（＝ゲート信号Ｓｄの出力端）に接続されている。ダイオードＤ１のカソードは、正電源電圧ＶＯＮの出力端とキャパシタＣ１の第１端に接続されている。キャパシタＣ１の第２端は、接地端に接続されている。

スイッチング制御部１２０は、正電源電圧ＶＯＮに応じた帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとが一致するように出力トランジスタＮ１のオン／オフ制御を行う出力帰還回路部であり、クロック信号生成部１２１と、デジタル／アナログ変換部１２２と、帰還電圧生成部１２３と、エラーアンプ１２４と、位相補償部１２５と、スロープ電圧生成部１２６と、コンパレータ１２７と、ＲＳフリップフロップ１２８と、ドライバ１２９と、を含む。

クロック信号生成部１２１は、所定のスイッチング周波数ｆ（＝１／Ｔ）でクロック信号を生成し、これをセット信号ＳａとしてＲＳフリップフロップ１２８に出力する。

デジタル／アナログ変換部１２２は、デジタルの基準電圧設定信号ＲＥＦからアナログの基準電圧Ｖｒｅｆを生成する。

帰還電圧生成部１２３は、正電源電圧ＶＯＮの印加端と接地端との間に直列に接続された抵抗Ｒ１及びＲ２を含み、抵抗Ｒ１と抵抗Ｒ２との接続ノードから正電源電圧ＶＯＮを分圧した帰還電圧Ｖｆｂ（＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×ＶＯＮ）を出力する。ただし、正電源電圧ＶＯＮがスイッチング制御部１２０の入力ダイナミックレンジに収まっている場合には、帰還電圧生成部１２３を省略し、帰還電圧Ｖｆｂとして正電源電圧ＶＯＮを直接受け付けても構わない。

エラーアンプ１２４は、電流出力型のトランスコンダクタンスアンプ（いわゆるｇｍアンプ）である。エラーアンプ１２４は、反転入力端（−）に入力される帰還電圧Ｖｆｂと非反転入力端（＋）に入力される基準電圧Ｖｒｅｆとの差分値に応じて、位相補償部１２５を形成するキャパシタＣ２の充放電を行うことにより、誤差電圧Ｖｅｒｒを生成する。なお、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低いときには、エラーアンプ１２４からキャパシタＣ２に向けて電流が流し込まれるので、誤差電圧Ｖｅｒｒが上昇する。逆に、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いときには、キャパシタＣ２からエラーアンプ１２４に向けて電流が引き抜かれるので、誤差電圧Ｖｅｒｒが低下する。

位相補償部１２５は、エラーアンプ１２４の出力端と接地端との間に直列接続された抵抗Ｒ３とキャパシタＣ２を含む時定数回路であり、誤差電圧Ｖｅｒｒの位相補償を行う。

スロープ電圧生成部１２６は、出力トランジスタＮ１のオン／オフ制御（本図の例では反転パルス幅変調信号ＳｃＢ）に同期したスロープ電圧Ｖｓｌｐを生成する。スロープ電圧Ｖｓｌｐは、出力トランジスタＮ１のオンタイミングで上昇を開始し、出力トランジスタＮ１のオフタイミングでゼロ値にリセットされる鋸波形状のアナログ電圧である。

コンパレータ１２７は、反転入力端（−）に入力される誤差電圧Ｖｅｒｒと非反転入力端（＋）に入力されるスロープ電圧Ｖｓｌｐとを比較して比較信号ＣＭＰを生成する。比較信号ＣＭＰは、誤差電圧Ｖｅｒｒがスロープ電圧Ｖｓｌｐよりも高いときにローレベルとなり、誤差電圧Ｖｅｒｒがスロープ電圧Ｖｓｌｐよりも低いときにハイレベルとなる。

ＲＳフリップフロップ１２８は、セット端（Ｓ）に入力されるセット信号Ｓａとリセット端（Ｒ）に入力されるリセット信号Ｓｂに応じて出力端（Ｑ）からパルス幅変調信号Ｓｃを出力する。パルス幅変調信号Ｓｃは、セット信号Ｓａの立上りエッジでハイレベルにセットされ、リセット信号Ｓｂの立上りエッジでローレベルにリセットされる。ただし、セット信号Ｓａとリセット信号Ｓｂが同時にハイレベルとなったときにはリセット信号Ｓｂが優先される。なお、ＲＳフリップフロップ１２８は、反転出力端（ＱＢ）から反転パルス幅変調信号ＳｃＢ（＝パルス幅変調信号Ｓｃの論理反転信号）も同時出力している。

ドライバ１２９は、パルス幅変調信号Ｓｃの入力を受け付け、その電流能力を増強することにより出力トランジスタＮ１のゲート信号Ｓｄ（出力トランジスタＮ１のオン／オフ制御信号に相当）を生成し、これを出力トランジスタＮ１のゲートに出力する。出力トランジスタＮ１は、ゲート信号Ｓｄがハイレベルであるときにオンし、ゲート信号Ｓｄがローレベルであるときにオフする。

最大デューティ制御部１５０は、基準電圧Ｖｒｅｆ（基準電圧設定信号ＲＥＦのデータ値）と入力電圧ＶＩＮの双方に応じて出力トランジスタＮ１の最大デューティＤｏｎＭＡＸを可変制御する回路部であり、アナログ／デジタル変換部１５１と、演算部１５２と、最大オン時間設定部１５３と、最大デューティ設定信号生成部１５４と、ＯＲゲート１５５とを含む。

アナログ／デジタル変換部１５１は、アナログの入力電圧ＶＩＮをデジタルの入力電圧信号ＩＮに変換して演算部１５２に出力する。

演算部１５２は、基準電圧設定信号ＲＥＦと入力電圧信号ＩＮの双方に応じて、スイッチング出力部１１０に流れ込む入力電流Ｉｉｎ（＝コイルＬ１に流れるコイル電流）の上限値を算出し、その算出結果に基づいて出力トランジスタＮ１の最大デューティＤｏｎＭＡＸを可変制御する。ただし、入力電圧ＶＩＮが固定値である場合には、入力電圧信号ＩＮを参照する必要がなくなるので、アナログ／デジタル変換部１５１を割愛することができる。なお、入力電流Ｉｉｎの上限値算出手法については後述する。

最大オン時間設定部１５３は、演算部１５２の算出結果（＝入力電流Ｉｉｎの上限値）に応じて、出力トランジスタＮ１の最大オン時間Ｔｍａｘを可変制御する。

最大デューティ設定信号生成部１５４は、セット信号Ｓａ（＝クロック信号）のパルスエッジによりＲＳフリップフロップ１２８がセットされてから最大オン時間Ｔｍａｘが経過した時点で、最大デューティ設定信号ＭＸＤにワンショットパルスを生成する。

ＯＲゲート１５５は、比較信号ＣＭＰと最大デューティ設定信号ＭＸＤとの論理和演算を行い、その演算結果をリセット信号Ｓｂとして出力する。従って、ＲＳフリップフロップ１２８がセットされてから最大オン時間Ｔｍａｘが経過するよりも先に比較信号ＣＭＰのパルスエッジが到来した場合には、そのパルスエッジによってＲＳフリップフロップ１２８がリセットされる。一方、ＲＳフリップフロップ１２８がセットされてから比較信号ＣＭＰのパルスエッジが到来しないまま最大オン時間Ｔｍａｘが経過した場合には、最大デューティ設定信号ＭＸＤに生成されるワンショットパルスによってＲＳフリップフロップ１２８がリセットされる。

このように、上記構成から成る最大デューティ制御部１５０は、ＲＳフリップフロップ１２８がセットされてから最大オン時間Ｔｍａｘが経過した時点で、比較信号ＣＭＰのパルスエッジを待つことなくＲＳフリップフロップ１２８を強制的にリセットさせる。

基準電圧設定部１６０は、基準電圧設定信号ＲＥＦを生成してスイッチング制御部１２０（より具体的にはデジタル／アナログ変換部１２２）に出力する。なお、基準電圧設定部１６０は、温度センサ電圧ＶＴに応じて基準電圧設定信号ＲＥＦのデータ値を可変制御する機能を備えている。当該機能については後ほど詳述する。

＜基本動作（昇圧動作）＞
まず、スイッチング電源回路１００の基本動作（昇圧動作）について説明する。出力トランジスタＮ１がオンされると、コイルＬ１には出力トランジスタＮ１を介して接地端に向けたスイッチ電流が流れ、その電気エネルギが蓄えられる。このとき、ダイオードＤ１のアノードに現れるスイッチ電圧Ｖｓｗは、出力トランジスタＮ１を介してほぼ接地電圧まで低下する。従って、ダイオードＤ１が逆バイアス状態となり、キャパシタＣ１から出力トランジスタＮ１に向けて電流が流れ込むことはない。

一方、出力トランジスタＮ１がオフされると、コイルＬ１に生じた逆起電力により、そこに蓄積されていた電気エネルギが電流として放出される。このとき、ダイオードＤ１は順バイアス状態となるため、ダイオードＤ１を介して流れる電流は、出力電流Ｉｏｕｔとして正電源電圧ＶＯＮの出力端から負荷（レベルシフタ１３）に流れ込むとともに、キャパシタＣ１を介して接地端にも流れ込み、キャパシタＣ１を充電することになる。上記の動作が繰り返されることにより、負荷には、入力電圧ＶＩＮを昇圧した正電源電圧ＶＯＮが供給される。

＜スロープ電圧生成部＞
図３は、スロープ電圧生成部１２６の一構成例を示す回路図である。本構成例のスロープ電圧生成部１２６は、電流源１２６ｘと、キャパシタ１２６ｙと、Ｎチャネル型ＭＯＳ電界効果トランジスタ１２６ｚと、を含む。

電流源１２６ｘは、電源端とキャパシタ１２６ｙの第１端（＝スロープ電圧Ｖｓｌｐの出力端）との間に接続されており、所定の充電電流Ｉ１を生成する。

キャパシタ１２６ｙの第１端は、スロープ電圧Ｖｓｌｐの出力端に接続されている。キャパシタ１２６ｙの第２端は、接地端に接続されている。トランジスタ１２６ｚがオフされているときには、キャパシタ１２６ｙが充電電流Ｉ１によって充電されるので、キャパシタ１２６ｙの第１端に現れるスロープ電圧Ｖｓｌｐが上昇していく。一方、トランジスタ１２６ｚがオンされているときには、キャパシタ１２６ｙがトランジスタ１２６ｚを介して放電されるので、スロープ電圧Ｖｓｌｐがゼロ値にリセットされる。

トランジスタ１２６ｚは、出力トランジスタＮ１のオン／オフ制御に応じてキャパシタ１２６ｙの充放電を切り替える充放電スイッチである。トランジスタ１２６ｚのドレインは、キャパシタ１２６ｙの第１端に接続されている。トランジスタ１２６ｚのソースは、接地端に接続されている。トランジスタ１２６ｚのゲートは、反転パルス幅変調信号ＳｃＢの印加端に接続されている。従って、トランジスタ１２６ｚは、反転パルス幅変調信号ＳｃＢがハイレベルであるときにオンし、反転パルス幅変調信号ＳｃＢがローレベルであるときにオフする。

＜デューティ制御＞
図４は、誤差電圧Ｖｅｒｒに応じたデューティ制御の一例を示すタイミングチャートであり、上から順番に、セット信号Ｓａ、誤差電圧Ｖｅｒｒ及びスロープ電圧Ｖｓｌｐ、比較信号ＣＭＰ（最大デューティ設定信号ＭＸＤのローレベル時にはリセット信号Ｓｂと等価）、パルス幅変調信号Ｓｃ、並びに、反転パルス幅変調信号ＳｃＢが描写されている。

セット信号Ｓａがハイレベルに立ち上がると、パルス幅変調信号Ｓｃがハイレベルにセットされるので、出力トランジスタＮ１がオンとなる。このとき、トランジスタ１２６ｚは、反転パルス幅変調信号ＳｃＢのローレベル遷移に伴ってオフとなるので、充電電流Ｉ１によるキャパシタ１２６ｙの充電が開始される。従って、スロープ電圧Ｖｓｌｐは、所定の傾きを持って上昇し始める。

その後、スロープ電圧Ｖｓｌｐが誤差電圧Ｖｅｒｒよりも高くなると、比較信号ＣＭＰがハイレベルに立ち上がり、パルス幅変調信号Ｓｃがローレベルにリセットされるので、出力トランジスタＮ１がオフとなる。このとき、トランジスタ１２６ｚは、反転パルス幅変調信号ＳｃＢのハイレベル遷移に伴ってオンとなる。その結果、キャパシタ１２６ｙがトランジスタ１２６ｚを介して速やかに放電され、スロープ電圧Ｖｓｌｐがゼロ値にリセットされる。

なお、誤差電圧Ｖｅｒｒが高いほどスロープ電圧Ｖｓｌｐとの交差タイミングが遅くなる。従って、パルス幅変調信号Ｓｃのハイレベル期間（＝出力トランジスタＮ１のオン期間Ｔｏｎ）が長くなり、延いては、出力トランジスタＮ１のオンデューティＤｏｎ（＝スイッチング周期Ｔに占めるオン期間Ｔｏｎの割合、Ｄｏｎ＝Ｔｏｎ／Ｔ）が大きくなる。

逆に、誤差電圧Ｖｅｒｒが低いほどスロープ電圧Ｖｓｌｐとの交差タイミングが早くなる。従って、パルス幅変調信号Ｓｃのハイレベル期間が短くなり、延いては、出力トランジスタＮ１のオンデューティＤｏｎが小さくなる。

このように、スイッチング電源回路１００では、誤差電圧Ｖｅｒｒに応じて出力トランジスタＮ１のオンデューティＤｏｎを決定することにより、入力電圧ＶＩＮから所望の正電源電圧ＶＯＮが生成される。

＜最大デューティ制御＞
図５は、最大デューティ制御部１５０の基本動作（出力トランジスタＮ１のオンデューティＤｏｎが上限値に制限される様子）を示すタイミングチャートであり、上から順に、セット信号Ｓａ、誤差電圧Ｖｅｒｒ及びスロープ電圧Ｖｓｌｐ、比較信号ＣＭＰ、最大デューティ設定信号ＭＸＤ、リセット信号Ｓｂ、パルス幅変調信号Ｓｃ、並びに、反転パルス幅変調信号ＳｃＢが描写されている。

先にも述べたように、リセット信号Ｓｂは、比較信号ＣＭＰと最大デューティ設定信号ＭＸＤのうち、少なくとも一方がハイレベルであるときにハイレベルとなり、双方がローレベルであるときにローレベルとなる論理和信号である。

従って、セット信号Ｓａのパルスエッジによりパルス幅変調信号Ｓｃがハイレベルにセットされた後、最大オン時間Ｔｍａｘが経過する前に比較信号ＣＭＰのパルスが立ち上がった場合には、比較信号ＣＭＰのパルスエッジに応じてパルス幅変調信号Ｓｃがローレベルにリセットされる。このような状態は、出力トランジスタＮ１のオンデューティＤｏｎが上限値（＝最大デューティＤｏｎＭＡＸ）に達しておらず、何ら制限が掛かっていない状態に相当する。

一方、パルス幅変調信号Ｓｃにハイレベルにセットされた後、比較信号ＣＭＰがハイレベルに立ち上がらないまま、最大オン時間Ｔｍａｘが経過した場合には、最大デューティ設定信号ＭＸＤに生成されるワンショットパルスに応じてパルス幅変調信号Ｓｃがローレベルにリセットされる。このような状態は、出力トランジスタＮ１のオンデューティＤｏｎが最大オン時間Ｔｍａｘに応じた上限値に制限されている状態に相当する。

なお、出力トランジスタＮ１のオンデューティＤｏｎが上限値に制限されている場合、スロープ電圧Ｖｓｌｐは、反転パルス幅変調信号Ｓｃのハイレベル遷移に伴い、誤差電圧Ｖｅｒｒと交差しないままゼロ値にリセットされる。従って、当該周期中における比較信号ＣＭＰのパルス生成動作はスキップされる（破線を参照）。

このように、最大デューティ制御部１５０は、ＲＳフリップフロップ１２８がセットされてから最大オン時間Ｔｍａｘが経過した時点で、比較信号ＣＭＰのパルスエッジを待つことなくＲＳフリップフロップ１２８を強制的にリセットする。このような動作により、出力トランジスタＮ１のオンデューティＤｏｎに上限値を設けることが可能となる。

＜基準電圧設定部＞
図６は、基準電圧設定部１６０の一構成例を示すブロック図である。本構成例の基準電圧設定部１６０は、アナログ／デジタル変換部１６１と、演算部１６２と、を含む。

アナログ／デジタル変換部１６１は、アナログの温度センサ電圧ＶＴをデジタルの温度センサ信号ＤＴに変換して演算部１６２に出力する。なお、温度センサ電圧ＶＴは、温度Ｔａに応じて電圧値が変動するアナログ電圧信号である。

演算部１６２は、回路外部から入力される外部基準電圧設定信号ＲＥＦ０と温度センサ信号ＤＴの双方に応じて基準電圧設定信号ＲＥＦのデータ値を算出する。

すなわち、基準電圧設定部１６０は、基準電圧Ｖｒｅｆ（延いては正電源電圧ＶＯＮ）が所望の温度特性を持つように、基準電圧設定信号ＲＥＦのデータ値を温度センサ電圧ＶＴ（延いては温度Ｔａ）に応じて可変制御する機能を備えている。

図７は、温度Ｔａと基準電圧設定信号ＲＥＦとの相関図である。液晶表示パネル２０を駆動するゲート信号Ｇ（１）〜Ｇ（ｙ）については、液晶表示パネル２０の温度特性に鑑み、温度Ｔａが高いほどハイレベル電圧（＝正電源電圧ＶＯＮ）やローレベル電圧（＝負電源電圧ＶＯＦＦ）を高めてやることが望ましい。

そこで、先述の基準電圧設定部１６０では、温度Ｔａが高いほど基準電圧設定信号ＲＥＦのデータ値を大きくし、正電源電圧ＶＯＮが高められている。

＜過電流保護機能＞
次に、最大デューティ制御部１５０を活用した過電流保護機能について詳述する。

図８及び図９は、それぞれ、温度Ｔａ（延いては基準電圧設定信号ＲＥＦ）と上限入力電流ＩｉｎＭＡＸ（＝入力電流Ｉｉｎの上限値）及び上限出力電流ＩｏｕｔＭＡＸ（＝出力電流Ｉｏｕｔの上限値）との相関図である。

今、スイッチング電源回路１００の効率ηを１と仮定した場合、入力電流Ｉｉｎ、入力電圧ＶＩＮ、出力電流Ｉｏｕｔ、及び、出力電圧ＶＯＵＴ（＝正電源電圧ＶＯＮに相当）の間には、次の（１）式が成立する。

ところで、先出の図７で示したように、基準電圧設定信号ＲＥＦのデータ値（＝正電源電圧ＶＯＮの目標設定値に相当）は、温度Ｔａが高いほど大きく設定される。従って、仮に、上限入力電流ＩｉｎＭＡＸが温度Ｔａに依存しない固定値とされていた場合（図８の破線を参照）には、温度Ｔａが高くなって正電源電圧ＶＯＮの目標設定値が引き上げられるほど、上限出力電流ＩｏｕｔＭＡＸが低下していくことになる（図９の破線を参照）。

このように、温度Ｔａに応じて上限出力電流ＩｏｕｔＭＡＸが変動すると、負荷に意図しない大電流が流れるおそれもあり、システムの安全性や安定性が損われてしまう。

そこで、第１実施形態のスイッチング電源回路１００では、上記の不具合を解消するために、基準電圧設定信号ＲＥＦに応じて上限入力電流ＩｉｎＭＡＸが可変制御される。

具体的には、図８の実線で示したように、温度Ｔａが高くなるほど（＝基準電圧設定信号ＲＥＦのデータ値が大きく設定されるほど）上限入力電流ＩｉｎＭＡＸを引き上げ、逆に、温度Ｔａが低くなるほど（＝基準電圧設定信号ＲＥＦのデータ値が小さく設定されるほど）上限入力電流ＩｉｎＭＡＸを引き下げるように、演算部１５２において、上限入力電流ＩｉｎＭＡＸの算出処理が行われる。

＜入力電流の上限値算出手法＞
今、スイッチング電源回路１００の効率ηを１とし、入力電圧Ｖｉｎと上限出力電流ＩｏｕｔＭＡＸを固定値とした場合、出力トランジスタＮ１に流れる上限入力電流ＩｉｎＭＡＸは、次の（２）式で表すことができる。なお、数式中の定数ａ及びｂについては、逐一計算するのではなくデータベース化しておくことが望ましい。

コイルＬ１のインダクタンスが十分に大きく、かつ、出力電流Ｉｏｕｔが大きい場合、上限入力電流ＩｉｎＭＡＸは、右辺第１項のみ（出力電圧Ｖｏｕｔのみ）でほぼ決まる。出力電圧Ｖｏｕｔは、最大デューティＤｏｎＭＡＸに応じて変動するので、最大デューティＤｏｎＭＡＸが高いほど上限入力電流ＩｉｎＭＡＸは大きくなり、最大デューティＤｏｎＭＡＸが低いほど上限入力電流ＩｉｎＭＡＸは小さくなる。

すなわち、最大デューティＤｏｎを可変制御することは、上限入力電流ＩｉｎＭＡＸを可変制御することと等価である。従って、上限入力電流ＩｉｎＭＡＸが先の温度特性（図８の実線を参照）を持つように、基準電圧設定信号ＲＥＦに応じて最大デューティＤｏｎの可変制御を行うことにより、上限出力電流ＩｏｕｔＭＡＸを温度Ｔａに依ることなく固定値とすることができる（図９の実線を参照）。

その際、出力トランジスタＮ１の電流破壊が生じないように、使用温度範囲における上限入力電流ＩｉｎＭＡＸが大きくなり過ぎないように、上限入力電流ＩｉｎＭＡＸの温度特性を適宜設計することが望ましい。

以上の最大デューティ制御により、上限出力電流ＩｏｕｔＭＡＸは、温度Ｔａ（延いては基準電圧設定信号ＲＥＦ）に依存しない一定値となる（図９の実線を参照）。従って、温度Ｔａに応じて正電源電圧ＶＯＮの目標設定値が可変制御された場合であっても、負荷に意図しない大電流が流れるおそれはないので、システムの安全性や安定性を高めることが可能となる。

また、最大デューティ制御部１５０を活用した過電流保護機能を実装することにより、センス抵抗やその接続端子を要さずに過電流保護を実現することができる。従って、スイッチング電源回路１００の部品点数削減やコストダウンにも寄与することが可能となる。

なお、上記では、入力電圧ＶＩＮが固定値であることを前提として説明を行ったが、先出の（１）式からも分かるように、出力電流Ｉｏｕｔは、入力電流Ｉｉｎや出力電圧ＶＯＵＴ（＝正電源電圧ＶＯＮ）だけでなく、入力電圧ＶＩＮに対しても依存性を持つ。従って、入力電圧ＶＩＮが変動するような場合には、入力電圧ＶＩＮの監視結果を最大デューティ制御に反映させればよい。

より具体的に述べると、入力電圧ＶＩＮが高いほど上限入力電流ＩｉｎＭＡＸを引き下げ、逆に、入力電圧ＶＩＮが低いほど上限入力電流ＩｉｎＭＡＸを引き上げるように、演算部１５２において、上限入力電流ＩｉｎＭＡＸの算出処理を行えばよい。

＜スイッチング電源回路（第２実施形態）＞
図１０は、スイッチング電源回路１００の第２実施形態を示す回路図である。本実施形態のスイッチング電源回路１００は、第１実施形態をベースとしつつ、最大デューティ制御部１５０において、基準電圧設定信号ＲＥＦではなく帰還電圧Ｖｆｂに応じて出力トランジスタＮ１の最大デューティＤｏｎＭＡＸを可変制御する点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。

本実施形態のスイッチング電源回路１００において、最大デューティ制御部１５０は、先の構成要素１５１〜１５５に加えて、アナログ／デジタル変換部１５６を含む。

アナログ／デジタル変換部１５６は、アナログの帰還電圧Ｖｆｂをデジタルの帰還電圧信号ＦＢに変換して演算部１５２に出力する。なお、正電源電圧ＶＯＮがアナログ／デジタル変換部１５６の入力ダイナミックレンジに収まっている場合には、正電源電圧ＶＯＮを直接デジタル変換しても構わない。

演算部１５２は、帰還電圧信号ＦＢと入力電圧信号ＩＮの双方に応じて、スイッチング出力部１１０に流れ込む入力電流Ｉｉｎ（＝コイルＬ１に流れるコイル電流）の上限値を算出し、その算出結果に応じて出力トランジスタＮ１の最大デューティＤｏｎＭＡＸを可変制御する。ただし、入力電圧ＶＩＮが固定値である場合には、入力電圧信号ＩＮを参照する必要がなくなるので、アナログ／デジタル変換部１５１を割愛することができる。なお、入力電流Ｉｉｎの上限値算出手法については、先の説明における「基準電圧設定信号ＲＥＦ」を「帰還電圧信号ＦＢ」と読み替えれば足りるので、重複した説明は割愛する。

このように、基準電圧Ｖｒｅｆではなく帰還電圧Ｖｆｂ（または正電源電圧ＶＯＮ）に応じて出力トランジスタＮ１の最大デューティＤｏｎＭＡＸを可変制御する第２実施形態においても、先の第１実施形態（図２）と同じく、出力電流Ｉｏｕｔに適切な過電流保護を掛けることが可能となる。

＜スイッチング出力部（変形例）＞
図１１は、スイッチング出力部１１０の一変形例を示す回路図である。本変形例のスイッチング出力部１１０は、入力電圧ＶＩＮから負電源電圧ＶＯＦＦを生成する反転出力型（負昇圧型）のスイッチング出力段であり、出力トランジスタＰ１（本図の例では、Ｐチャネル型ＭＯＳ電界効果トランジスタ）と、コイルＬ２と、ダイオードＤ２と、キャパシタＣ３と、を含む。

コイルＬ２の第１端は、接地端に接続されている。コイルＬ２の第２端は、出力トランジスタＰ１のドレインとダイオードＤ２のカソードに接続されている。出力トランジスタＰ１のソースは、入力電圧ＶＩＮの入力端に接続されている。出力トランジスタＰ１のゲートは、スイッチング制御部１２０の出力端（＝ゲート信号Ｓｄの出力端）に接続されている。ダイオードＤ２のアノードは、負電源電圧ＶＯＦＦの出力端とキャパシタＣ３の第１端に接続されている。キャパシタＣ３の第２端は、接地端に接続されている。

まず、スイッチング出力部１１０の基本動作（出力反転動作）について説明する。出力トランジスタＰ１がオンされると、コイルＬ２には出力トランジスタＰ１を介して接地端に向けたスイッチ電流が流れ、その電気エネルギが蓄えられる。このとき、ダイオードＤ２のカソードに現れるスイッチ電圧Ｖｓｗは、出力トランジスタＰ１を介してほぼ入力電圧ＶＩＮまで上昇する。従って、ダイオードＤ２が逆バイアス状態となり、キャパシタＣ３から出力トランジスタＰ１に向けて電流が流れ込むことはない。

一方、出力トランジスタＰ１がオフされると、コイルＬ２に生じた逆起電力により、そこに蓄積されていた電気エネルギが電流として放出される。このとき、ダイオードＤ２は順バイアス状態となり、接地端→キャパシタＣ３→ダイオードＤ２→コイルＬ２→接地端という閉ループに電流が流れるので、キャパシタＣ３が負方向に充電される。上記の動作が繰り返されることにより、負荷には、入力電圧ＶＩＮを反転した負電源電圧ＶＯＦＦが供給される。

ところで、スイッチング出力部１１０が正昇圧型（図２）である場合、スイッチング停止中（昇圧開始前）には、ダイオードＤ１の非接続時（オープン時）にＶＯＮ＝ＧＮＤとなり、ダイオードＤ１の接続時（非オープン時）にＶＯＮ＝ＶＩＮとなる。従って、スイッチング停止中（昇圧開始前）の正電源電圧ＶＯＮを監視することにより、ダイオードＤ１のオープン異常を検出し、その検出結果に基づいてスイッチング動作（昇圧動作）を開始するか否かを判断することができる。

一方、スイッチング出力部１１０が反転出力型（負昇圧型）である場合には、ダイオードＤ２のオープン異常が生じているか否かに依ることなく、スイッチング停止中（昇圧開始前）にはＶＯＦＦ＝ＧＮＤとなる。従って、スイッチング停止中（昇圧開始前）に負電源電圧ＶＯＦＦを監視しても、ダイオードＤ２のオープン異常を検出することはできないので、とりあえずスイッチング動作（昇圧動作）を開始してみる必要がある。

その際、先出の第２実施形態（図１０）を採用していれば、ダイオードＤ２のオープン異常によって出力電流Ｉｏｕｔが流れない場合でも、入力電流Ｉｉｎについての適切な過電流保護を掛けることが可能である。

より具体的に述べると、ダイオードＤ２のオープン異常時には、スイッチング動作（昇圧動作）を開始しても負電源電圧ＶＯＦＦ（延いては帰還電圧Ｖｆｂ）が接地電圧ＧＮＤに維持されたままとなる。従って、上限入力電流ＩｉｎＭＡＸが低く抑えられた状態（＝出力トランジスタＰ１の最大デューティＤｏｎＭＡＸが低く抑えられた状態）に維持されるので、出力トランジスタＰ１の電流破壊を未然に防止することができる。

＜テレビへの適用＞
図１２は、テレビの外観図である。テレビＸは、液晶表示装置１の一例であり、その電源手段として、先述のスイッチング電源回路１００を好適に用いることが可能である。

＜その他の変形例＞
なお、上記では、スイッチング電源回路１００を液晶表示装置１（ないしは液晶駆動装置１０）に搭載した例を挙げて説明を行ったが、スイッチング電源回路１００は、周期的な負荷変動を生じるアプリケーションの電源手段として広く適用することが可能である。

また、スイッチング出力部１１０の出力形式については、昇圧型に限らず、降圧型や昇降圧型に適宜変更することが可能である。

また、スイッチング出力部１１０の整流方式についても、ダイオード整流方式に代えて同期整流方式を採用することが可能である。

このように、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、スイッチング電源回路の過電流保護機能を改善するために利用することが可能である。

１ 液晶表示装置
１０ 液晶駆動装置
１１ システム電源部
１２ タイミング制御部
１３ レベルシフタ
１４ ゲートドライバ
１５ ソースドライバ
１６ ガンマ電圧生成部
１７ コモン電圧生成部
２０ 液晶表示パネル
１００ スイッチング電源回路
１１０ スイッチング出力部
１２０ スイッチング制御部
１２１ クロック信号生成部
１２２ デジタル／アナログ変換部
１２３ 帰還電圧生成部
１２４ エラーアンプ
１２５ 位相補償部
１２６ スロープ電圧生成部
１２６ｘ 電流源
１２６ｙ キャパシタ
１２６ｚ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１２７ コンパレータ
１２８ ＲＳフリップフロップ
１２９ ドライバ
１５０ 最大デューティ制御部
１５１ アナログ／デジタル変換部
１５２ 演算部
１５３ 最大オン時間設定部
１５４ 最大デューティ設定信号生成部
１５５ ＯＲゲート
１５６ アナログ／デジタル変換部
１６０ 基準電圧設定部
１６１ アナログ／デジタル変換部
１６２ 演算部
Ｎ１ 出力トランジスタ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
Ｐ１ 出力トランジスタ（Ｐチャネル型ＭＯＳ電界効果トランジスタ）
Ｌ１、Ｌ２ コイル
Ｄ１、Ｄ２ ダイオード
Ｃ１〜Ｃ３ キャパシタ
Ｒ１〜Ｒ３ 抵抗
Ｘ テレビ

Claims (10)

1. 出力トランジスタを用いて入力電圧から出力電圧を生成するスイッチング出力部と、
   前記出力電圧またはこれに応じた帰還電圧と所定の基準電圧とが一致するように前記出力トランジスタのオン／オフ制御を行うスイッチング制御部と、
   前記基準電圧または前記出力電圧もしくは前記帰還電圧に応じて前記出力トランジスタの最大デューティを可変制御する最大デューティ制御部と、
   を有することを特徴とするスイッチング電源回路。
2. 前記スイッチング制御部は、デジタルの基準電圧設定信号からアナログの前記基準電圧を生成するデジタル／アナログ変換部を含み、
   前記最大デューティ制御部は、前記基準電圧設定信号のデータ値に応じて前記出力トランジスタの最大デューティを可変制御することを特徴とする請求項１に記載のスイッチング電源回路。
3. 温度に応じて前記基準電圧設定信号のデータ値を可変制御する基準電圧設定部をさらに有することを特徴とする請求項２に記載のスイッチング電源回路。
4. 前記スイッチング制御部は、
   所定周波数のクロック信号を生成するクロック信号生成部と、
   前記出力電圧または前記帰還電圧と前記基準電圧との差分値に応じた誤差電圧を生成するエラーアンプと、
   前記出力トランジスタのオン／オフ制御に同期したスロープ電圧を生成するスロープ電圧生成部と、
   前記誤差電圧と前記スロープ電圧とを比較して比較信号を生成するコンパレータと、
   前記クロック信号と前記比較信号の入力を受け付けてパルス幅変調信号を出力するＲＳフリップフロップと、
   前記パルス幅変調信号の入力を受け付けて前記出力トランジスタのオン／オフ制御信号を出力するドライバと、
   を含むことを特徴とする請求項１〜請求項３のいずれか一項に記載のスイッチング電源回路。
5. 前記スイッチング制御部は、さらに、前記エラーアンプの出力端に接続されて前記誤差電圧の位相補償を行う位相補償部を含むことを特徴とする請求項４に記載のスイッチング電源回路。
6. 前記最大デューティ制御部は、前記クロック信号のパルスエッジにより前記ＲＳフリップフロップがセットされてから最大オン時間が経過した時点で、前記比較信号のパルスエッジを待つことなく前記ＲＳフリップフロップを強制的にリセットさせることを特徴とする請求項４または請求項５に記載のスイッチング電源回路。
7. 前記最大デューティ制御部は、
   前記基準電圧または前記出力電圧もしくは前記帰還電圧に応じて前記スイッチング出力部に流れ込む入力電流の上限値を算出する演算部と、
   前記演算部の出力に応じて前記最大オン時間を可変制御する最大オン時間設定部と、
   前記クロック信号のパルスエッジにより前記ＲＳフリップフロップがセットされてから前記最大オン時間が経過した時点で最大デューティ設定信号にワンショットパルスを生成する最大デューティ設定信号生成部と、
   前記比較信号と前記最大デューティ設定信号との論理合成信号を生成して前記ＲＳフリップフロップに出力する論理ゲートと、
   を含むことを特徴とする請求項６に記載のスイッチング電源回路。
8. 前記最大デューティ制御部は、前記基準電圧または前記出力電圧もしくは前記帰還電圧だけでなく前記入力電圧も参照して前記出力トランジスタの最大デューティを可変制御することを特徴とする請求項１〜請求項７のいずれか一項に記載のスイッチング電源回路。
9. 装置各部への電力供給手段として、請求項１〜請求項８のいずれか一項に記載のスイッチング電源回路を有することを特徴とする液晶駆動装置。
10. 請求項９に記載の液晶駆動装置と、
    前記液晶駆動装置によって駆動される液晶表示パネルと、
    を有することを特徴とする液晶表示装置。

Images