JP5563425B2 - 電源装置 - Google Patents

Description

本発明は、スイッチング方式を用いた電源装置に関する。

従来より、携帯電話のＡＣアダプタなどの電源装置としてスイッチング方式を用いた電源装置が知られている（例えば、特許文献１参照）。スイッチング電源装置は、一般的に、入力電圧の停電時にも所定の期間（たとえば、数１０ｍｓ程度）出力電圧を維持できるよう、定常動作時に入力される電圧の入力電圧範囲より広い入力電圧範囲に設計されている。すなわち、定常動作時の入力電圧範囲から外れた低い入力電圧でも、ある程度動作するよう設計されている。このように停電時から所定の期間、出力電圧を維持することにより、バックアップ電源の起動や停電時処理発動までの無電源状態を回避し、機器の安全性やデータ保護を図っている。

しかしながら、スイッチング電源装置の入力電圧範囲を広げようとすると、高スペックな回路部品（たとえば、トランス、インダクタ、トランジスタ）を用いる必要があるとともに、定常動作時のスイッチング素子のデューティ比を下げて駆動する必要があるため、電力変換効率が低下してしまう。

これに対し、本出願人は図１に示すようにＰＦＣ（Power Factor Correction）回路３０とＤＣ−ＤＣコンバータ５０との間に、昇圧チョッパと降圧チョッパを含む前置コンバータ４０を設けた電源装置１００を開発した。この電源装置１００の詳細は後述するが、この電源装置１００では最大デューティ比付近で動作していても、停電や入力電圧の瞬時停電に対応することができ、起動時や負荷短絡時等に生じる過電流も抑制することができる。また、スイッチング電源であるＤＣ−ＤＣコンバータ５０にそれほど高価な部品を使う必要がない。さらに、スイッチング素子（Ｓ６〜Ｓ９）のデューティ比を下げる必要性が小さくなるため、低コストで高効率な電力変換が可能となる。

特開２００３−１５８８７３号公報

図１に示す電源装置１００では、定常状態において前置コンバータ４０に含まれる昇圧チョッパおよび降圧チョッパは稼働しないが、ＰＦＣ回路３０からＤＣ−ＤＣコンバータ５０に流れる電流は、第２インダクタＬ２および第３ダイオードＤ３を通過する。これにより、電力損失が発生する。

本発明はこうした状況に鑑みてなされたものであり、その目的は、停電時などの入力電圧急低下に対応しつつ、低コストで高効率な電源装置を提供することにある。

上記課題を解決するために、本発明のある態様の電源装置は、スイッチング電源と、スイッチング電源の前段に接続され、昇圧チョッパを含む前置コンバータと、前置コンバータへの入力電圧が所定の基準値より低くなったとき、昇圧チョッパを稼働させて、当該入力電圧を昇圧する制御部と、前置コンバータまたは昇圧チョッパをバイパスするバイパス経路と、そのバイパス経路に挿入されるバイパススイッチを含むバイパス回路と、を備える。バイパススイッチは、本電源装置の定常動作時にバイパス経路を導通させる。バイパススイッチは、本電源装置の定常動作時以外の状況においてバイパス経路を遮断してもよい。バイパススイッチは、ＦＥＴまたはリレーで構成されてもよい。

この態様によると、スイッチング電源の前段に接続される昇圧チョッパにより停電や瞬時停電に対応する電源装置において、電力損失を低減することができる。

交流電源から供給される交流電力を整流する整流部と、整流部により整流された電力の力率を改善し、前置コンバータに供給するＰＦＣ回路と、をさらに備えてもよい。ＰＦＣ回路は、その入出力経路間にインダクタを含んでもよい。バイパス回路は、インダクタを一次巻線とする二次巻線をさらに含んでもよい。二次巻線に流れる電流に応じた電圧にしたがって、バイパススイッチがオンオフしてもよい。これにより、ＰＦＣ回路に含まれるインダクタから、入力電圧の有無を検出できるとともに、バイパススイッチをオンオフするための電源を得ることができる。

交流電源の停電および瞬時停電を検出し、制御部に通知する停電検出回路をさらに備えてもよい。バイパス回路は、二次巻線に流れる電流を整流するダイオードと、ダイオードの出力電圧を平滑化する容量と、容量により平滑化された出力電圧を分圧し、その電圧をバイパススイッチの制御端子に供給する分圧抵抗と、分圧抵抗から制御端子に供給される電圧を低下させるための制御スイッチと、をさらに含んでもよい。制御部は、停電または瞬時停電を検出すると、昇圧チョッパを稼働させるとともに、制御スイッチをオンしてもよい。これにより、バイパススイッチのオフを早めることができる。

前置コンバータは、降圧チョッパをさらに含んでもよい。制御部は、本電源装置の起動時、降圧チョッパを稼働させるとともに、制御スイッチをオンし、定常状態に移行後、降圧チョッパの稼働を停止させるとともに、制御スイッチをオフしてもよい。

昇圧チョッパと降圧チョッパに用いられるインダクタは共用され、そのインダクタと、そのインダクタの後段に直列接続される昇圧チョッパ用のダイオードに流れる電流が、バイパス経路によりバイパスされてもよい。また、そのインダクタと、そのインダクタの前段に直列接続される降圧チョッパ用のスイッチと、そのインダクタの後段に直列接続される昇圧チョッパ用のダイオードに流れる電流が、バイパス経路によりバイパスされてもよい。

交流電源の停電および瞬時停電を検出し、制御部に通知する停電検出回路をさらに備えてもよい。制御部は、停電または瞬時停電を検出すると、昇圧チョッパを稼働させるとともに、バイパススイッチをオフしてもよい。

スイッチング電源は、トランスと、トランスの一次巻線に流れる電流を制御するスイッチング素子とを備えるＤＣ−ＤＣコンバータであってもよい。

スイッチング素子を駆動する駆動部であって、ＤＣ−ＤＣコンバータから負荷に供給される出力電圧を監視して、当該出力電圧を安定させるようスイッチング素子のデューティ比を適応的に変化させる駆動部をさらに備えてもよい。

なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、停電時などの入力電圧急低下に対応しつつ、低コストで高効率な電源装置を実現することができる。

本発明の実施の形態と比較すべき電源装置の構成を示す図である。 本発明の実施の形態に係る電源装置の構成を示す図である。 本発明の実施例１に係る電源装置の構成を示す図である。 実施例１に係る電源装置の、入力電圧投入時の動作を説明するためのタイミングチャートである。 実施例１に係る電源装置の、瞬断時の動作を説明するためのタイミングチャートである。 本発明の実施例２に係る電源装置の構成を示す図である。 本発明の変形例に係る電源装置の構成を示す図である。

図１は、本発明の実施の形態と比較すべき電源装置１００の構成を示す図である。この電源装置１００は、交流電源１０（商用電源）から供給される交流電力を直流電力に変換して、負荷Ｒ３に供給するＡＣ−ＤＣコンバータである。

電源装置１００は、整流回路２０、ＰＦＣ回路３０、前置コンバータ４０、ＤＣ−ＤＣコンバータ５０、駆動部６０および制御部７０を備える。整流回路２０は、ダイオードブリッジ回路で構成され、交流電源１０から供給される交流電力を整流する。ＰＦＣ回路３０は、整流回路２０により整流された電力の力率を改善し、前置コンバータ４０に供給する。

図１では、ＰＦＣ回路３０を昇圧型ＰＦＣ回路で構成している。当該昇圧型ＰＦＣ回路は、第１インダクタＬ１、第１スイッチＳ１、第１ダイオードＤ１および第１容量Ｃ１を含む。第１インダクタＬ１の入力側端子は、整流回路２０の出力電位と接続され、第１インダクタＬ１の出力側端子は、第１ダイオードＤ１のアノード端子と接続される。第１スイッチＳ１の高電位側端子は、第１インダクタＬ１と第１ダイオードＤ１との間のノードと接続され、第１スイッチＳ１の低電位側端子は、低電位側基準電位（たとえば、グラウンド電位）と接続される。第１容量Ｃ１の高電位側端子は、第１ダイオードＤ１のカソード端子と接続され、第１容量Ｃ１の低電位側端子は、低電位側基準電位と接続される。

第１スイッチＳ１はＭＯＳＦＥＴなどのトランジスタで構成することができる。このトランジスタの制御端子（ゲートまたはベース。以下の例では、ＦＥＴを採用することを想定し、ゲートとする）には図示しない高周波スイッチング信号が入力され、当該トランジスタは、高周波でオンオフする。これにより、第１インダクタＬ１に流れる電流が高周波でオンオフされ、力率が改善されるとともに、ＰＦＣ回路３０の出力電圧が昇圧される。ＰＦＣ回路３０の出力電圧は、第１容量Ｃ１により平滑化されて、前置コンバータ４０に出力される。

前置コンバータ４０は、制御部７０からの指示にしたがい、入力電圧を昇圧および降圧することができるコンバータである。前置コンバータ４０は、第２スイッチＳ２、第２ダイオードＤ２、第２インダクタＬ２、第３スイッチＳ３、第３ダイオードＤ３および第２容量Ｃ２を含む。第２スイッチＳ２、第２ダイオードＤ２および第２インダクタＬ２は、降圧チョッパを構成しており、降圧作用を実現する。また、第２インダクタＬ２、第３スイッチＳ３および第３ダイオードＤ３は、昇圧チョッパを構成しており、昇圧作用を実現する。

第２スイッチＳ２の入力側端子は、ＰＦＣ回路３０の出力電位と接続され、第２スイッチＳ２の出力側端子は、第２インダクタＬ２の入力側端子と接続される。第２ダイオードＤ２のカソード端子は、第２スイッチＳ２と第２インダクタＬ２との間のノードと接続され、第２ダイオードＤ２のアノード端子は、低電位側基準電位と接続される。

第２インダクタＬ２の出力側端子は、第３ダイオードＤ３のアノード端子と接続される。第３スイッチＳ３の高電位側端子は、第２インダクタＬ２と第３ダイオードＤ３との間のノードと接続され、第３スイッチＳ３の低電位側端子は、低電位側基準電位と接続される。第２容量Ｃ２の高電位側端子は、第３ダイオードＤ３のカソード端子と接続され、第２容量Ｃ２の低電位側端子は、低電位側基準電位と接続される。

第２スイッチＳ２および第３スイッチＳ３もＭＯＳＦＥＴなどのトランジスタで構成することができる。それぞれのトランジスタのゲートには、制御部７０から制御信号が入力される。第２スイッチＳ２のデューティ比が低く制御されるほど、入力電圧の降圧率が大きくなる。一方、第３スイッチＳ３のデューティ比が大きく制御されるほど、入力電圧の昇圧率が大きくなる。

図１では、定常動作時、第２スイッチＳ２はオンおよび第３スイッチＳ３はオフに制御される。したがって、定常動作時には前置コンバータ４０は、入力電圧を昇圧も降圧もせずに、入力電圧をほぼそのまま出力する。前置コンバータ４０が入力電圧を昇圧または降圧するよう制御される場面については後述する。前置コンバータ４０の出力電圧は、第２容量Ｃ２により平滑化されて、ＤＣ−ＤＣコンバータ５０に出力される。

ＤＣ−ＤＣコンバータ５０は、絶縁型であり、フルブリッジ方式を採用したコンバータである。ＤＣ−ＤＣコンバータ５０は、第６スイッチＳ６、第７スイッチＳ７、第８スイッチＳ８、第９スイッチＳ９、第１トランスＴ１、第２トランスＴ２、第１０スイッチＳ１０、第１１スイッチＳ１１、第３インダクタＬ３および第４容量Ｃ４を含む。

第６スイッチＳ６、第７スイッチＳ７、第８スイッチＳ８および第９スイッチＳ９は、フルブリッジ回路を構成する。第６スイッチＳ６および第７スイッチＳ７の高電位側端子は、前置コンバータ４０の出力電位と接続される。第８スイッチＳ８および第９スイッチＳ９の低電位側端子は、低電位側基準電位と接続される。第６スイッチＳ６の低電位側端子と第８スイッチＳ８の高電位側端子とが接続され、そのノードは第１トランスＴ１の一次巻線の一方の端子と接続される。第７スイッチＳ７の低電位側端子と第９スイッチＳ９の高電位側端子とが接続され、そのノードは第１トランスＴ１の一次巻線の他方の端子と、第２トランスＴ２の一次巻線を介して、接続される。

第６スイッチＳ６、第７スイッチＳ７、第８スイッチＳ８および第９スイッチＳ９は、ＭＯＳＦＥＴなどのトランジスタで構成することができる。それぞれのトランジスタのゲートには、駆動部６０から駆動信号が入力される。第６スイッチＳ６および第９スイッチＳ９がオンで、第７スイッチＳ７および第８スイッチＳ８がオフに制御される状態で、第１トランスＴ１の一次巻線に順方向電流が流れ、第６スイッチＳ６および第９スイッチＳ９がオフで、第７スイッチＳ７および第９スイッチＳ９がオンに制御される状態で、第１トランスＴ１の一次巻線に逆方向電流が流れる。

第２トランスＴ２の二次巻線は、図示しない差動アンプなどを介して、制御部７０と接続される。これにより、制御部７０は第１トランスＴ１の一次巻線に流れる電流を監視することができる。

第１トランスＴ１の二次巻線の中点は、第３インダクタＬ３の入力側端子と接続され、当該二次巻線の両側端子のうち、一方の端子は第１０スイッチＳ１０の入力側端子と接続され、他方の端子は、第１１スイッチＳ１１と接続される。第１０スイッチＳ１０および第１１スイッチＳ１１の出力側端子は、低電位側基準電位と接続される。第３インダクタＬ３の出力側端子は、負荷Ｒ３の高電位側端子と接続される。第４容量Ｃ４は、第３インダクタＬ３と負荷Ｒ３との間のノードと、低電位側基準電位との間に接続される。

第１０スイッチＳ１０および第１１スイッチＳ１１は、ＭＯＳＦＥＴなどのトランジスタで構成することができる。第１０スイッチＳ１０を構成するトランジスタのゲートは、第１１スイッチＳ１１の入力側端子と接続され、第１１スイッチＳ１１を構成するトランジスタのゲートは、第１０スイッチＳ１０の入力側端子と接続される。したがって、第１０スイッチＳ１０および第１１スイッチＳ１１は、第１トランスＴ１の二次巻線に発生する電圧により駆動される、自己駆動型の同期整流素子として作用する。

第１０スイッチＳ１０および第１１スイッチＳ１１により整流された、第１トランスＴ１の二次巻線の出力電圧は、第３インダクタＬ３および第４容量Ｃ４により平滑化されて、負荷Ｒ３に供給される。

駆動部６０は、ＤＣ−ＤＣコンバータ５０から負荷Ｒ３に供給される出力電圧を監視して、当該出力電圧を安定させるようスイッチング素子（すなわち、第６スイッチＳ６、第７スイッチＳ７、第８スイッチＳ８および第９スイッチＳ９）のデューティ比を適応的に変化させて、当該スイッチング素子を駆動する。より具体的には、駆動部６０は、負荷Ｒ３に供給される出力電圧が低下すると、上記デューティ比を高くして、第１トランスＴ１に流れる電流量を増加させるよう制御する。反対に、駆動部６０は、負荷Ｒ３に供給される出力電圧が上昇すると、上記デューティ比を低くして、第１トランスＴ１に流れる電流量を減少させるよう制御する。

制御部７０は、前置コンバータ４０への入力電圧を監視し、当該入力電圧が所定の基準値より低くなったとき、当該入力電圧を昇圧させるよう前置コンバータ４０を制御する。具体的には、第３スイッチＳ３に所定のデューティ比を持つＰＷＭ信号を供給してオンオフ制御することにより、当該入力電圧を昇圧させる。その際、当該デューティ比を漸次的に上げていってもよい。上記基準値は、電源装置１００への入力電圧が急低下したことを検出するための値である。たとえば、交流電源１０の正常動作時における、交流電源１０の出力電圧範囲の下限またはその近傍に設定されてもよい。

また、電源装置１００の起動時、制御部７０は、当該前置コンバータ４０への入力電圧を所定の期間、降圧させるよう前置コンバータ４０を制御する。具体的には、第２スイッチＳ２に所定のデューティ比を持つＰＷＭ信号を供給してオンオフ制御することにより、当該入力電圧を降圧させる。その際、当該デューティ比を漸次的に上げていってもよい。これにより、前置コンバータ４０によるソフトスタートを実現させる。

また、制御部７０は、ＤＣ−ＤＣコンバータ５０に過電流が発生したことを検出すると、当該前置コンバータ４０への入力電圧を降圧させるよう前置コンバータ４０を制御する。具体的には、第２スイッチＳ２に所定のデューティ比を持つＰＷＭ信号を供給してオンオフ制御することにより、当該入力電圧を降圧させる。その際、当該デューティ比を漸次的に下げていってもよい。なお、定常動作時には、制御部７０は当該前置コンバータ４０への入力電圧を昇圧も降圧もしないよう前置コンバータ４０を制御する。

以上の回路構成を前提に、ＤＣ−ＤＣコンバータ５０は、電源装置１００への入力電圧が急低下した際に所定の時間、負荷Ｒ３への出力電圧を維持するために規定された入力電圧範囲（以下、第１入力電圧範囲という）より、狭い入力電圧範囲（以下、第２入力電圧範囲という）で動作するよう設計される。ここで、当該入力電圧が急低下する場面として、主に、交流電源１０の停電または瞬時停電が挙げられる。

第２入力電圧範囲で動作するよう設計されるとは、定常動作時に入力され得る電圧範囲で動作するに必要最低限のスペックで設計されることであってもよい。すなわち、その電圧範囲を前提に、第１トランスＴ１、二次側の回路部品（図１では、第３インダクタＬ３、第１０スイッチＳ１０、第１１スイッチＳ１１および第４容量Ｃ４）のスペックが決定されてもよい。

図１では、前置コンバータ４０を追加したことにより、ＤＣ−ＤＣコンバータ５０を、定常動作時に入力され得る電圧範囲より低い電圧でも動作するよう設計する必要がない。したがって、上記回路部品に、その低い電圧でも動作するようスペックに余裕を持たせる必要がない。よって、当該電圧範囲の最低電圧で動作する（すなわち、電流が流れる）ものであれば足り、その最低電圧より低い電圧では動作しない（すなわち、電流が流れない）ものを採用することができる。

また、第２入力電圧範囲で動作するよう設計されることは、ＤＣ−ＤＣコンバータ５０に含まれる第１トランスＴ１の一次巻線に流れる電流を制御するスイッチング素子（第６スイッチＳ６、第７スイッチＳ７、第８スイッチＳ８および第９スイッチＳ９）のデューティ比が、第１入力電圧範囲で動作するためのデューティ比より高く設定されることを含む。たとえば、最大デューティ比（ブリッジ方式では、５０％）またはその近傍のデューティ比で当該スイッチング素子が駆動されてもよい。

図１では、前置コンバータ４０を追加したことにより、当該スイッチング素子に、入力電圧急低下時の電圧でも電流が流れる、余裕を持ったデューティ比で駆動する必要がなくなったため、定常動作時に、最大デューティ比またはその近傍のデューティ比で駆動することが可能である。

以上説明したように本比較例によれば、ＤＣ−ＤＣコンバータ５０の前段に前置コンバータ４０を接続したことにより、停電時などの入力電圧急低下に対応しつつ、起動時や負荷短絡時に生じる過電流を抑制することのでき、かつ低コストで高効率な電源装置１００を実現できる。

すなわち、前置コンバータ４０を追加したことにより、ＤＣ−ＤＣコンバータ５０は入力電圧急低下を考慮する必要がなくなったため、第１トランスＴ１の一次巻線に流れる電流を制御するスイッチング素子を最大デューティ比近辺で動作させることができる。よって、第１トランスＴ１および第３インダクタＬ３を小型化することができる。また、二次側の半導体部品（第１０スイッチＳ１０および第１１スイッチＳ１１）に、低損失なものを採用することができる。よって、ＤＣ−ＤＣコンバータ５０を低コストで高効率に設計することができる。

また、前置コンバータ４０が電源投入時の突入電流の抑制機能、および過電流保護機能を担うことにより、ＤＣ−ＤＣコンバータ５０がそれらを考慮する必要がなくなったため、その対策に必要な構成や制御が必要ない。よって、その観点からも、ＤＣ−ＤＣコンバータ５０を低コストで高効率に設計することができる。

この点、前置コンバータ４０を設けずに、電力変換効率の低下を防ぐためにスイッチング素子（第６スイッチＳ６、第７スイッチＳ７、第８スイッチＳ８および第９スイッチＳ９）のデューティ比を高くし、このような高デューティ比の条件で第３インダクタＬ３を設計すると、電源投入時のスイッチング素子のソフトスタートにより第３インダクタＬ３に大きな励磁電流が流れてしまい、ＤＣ−ＤＣコンバータ５０に過電流が流れてしまうおそれがある。さらに、スイッチング素子のデューティ比を高くした場合、負荷Ｒ３が短絡した場合に生じる過電流を抑制するのが難しくなる。

また、前置コンバータ４０は降圧チョッパおよび昇圧チョッパを構成しているが、第２インダクタＬ２および第２容量Ｃ２を共用化している。したがって、前置コンバータ４０の回路規模を小さくすることができる。

図２は、本発明の実施の形態に係る電源装置１００の構成を示す図である。図２に示す電源装置１００は図１に示す電源装置１００を改良したものである。より具体的には、図２に示す電源装置１００は、図１に示す電源装置１００にバイパス回路８０が追加された構成である。

バイパス回路８０は、前置コンバータ４０に含まれる昇圧チョッパ（より具体的には、第２インダクタＬ２、第３ダイオードＤ３）をバイパスするバイパス経路と、そのバイパス経路を遮断するか否か切り換える第５スイッチＳ５を含む。第５スイッチＳ５は、本実施の形態に係る電源装置１００の定常動作時においてオンし、上記バイパス経路を導通させる。すなわち、第２インダクタＬ２および第３ダイオードＤ３の両端を短絡する。以下、第５スイッチＳ５をオンオフ制御するための具体的な構成例について説明する。

図３は、本発明の実施例１に係る電源装置１００の構成を示す図である。図３に示す電源装置１００は、図２に示す電源装置１００に停電検出回路９０が追加された構成である。停電検出回路９０は、交流電源１０の停電および瞬時停電（以下、瞬断という）検出し、制御部７０に通知する。

また、図３に示す電源装置１００のバイパス回路８０は、図２に示す電源装置１００のバイパス回路８０に、検出巻線ｎ１、第４ダイオードＤ４、第３容量Ｃ３、第１抵抗Ｒ１、第２抵抗Ｒ２および第４スイッチＳ４が追加された構成である。実施例１では、第５スイッチＳ５がＭＯＳＥＦＴで構成する例を想定する。

上述したようにＰＦＣ回路３０は、その入出力経路間に第１インダクタＬ１を含む。検出巻線ｎ１は、この第１インダクタＬ１を一次巻線とする二次巻線として作用する。すなわち、ＰＦＣ回路３０に含まれる第１インダクタＬ１と、検出巻線ｎ１とがトランスを構成し、検出巻線ｎ１は第１インダクタＬ１に流れる電流を検出する。

実施例１に係るバイパス回路８０は、基本的に、この検出巻線ｎ１に流れる電流に応じた電圧にしたがって、第５スイッチＳ５がオンオフ制御される構成である。以下、より具体的に説明する。第４ダイオードＤ４は、検出巻線ｎ１の高電位側端子に接続され、検出巻線ｎ１に流れる電流を整流する。第３容量Ｃ３は、第４ダイオードＤ４の出力端子と検出巻線ｎ１の低電位側端子との間に接続され、第４ダイオードＤ４の出力電圧を平滑化する。

第１抵抗Ｒ１および第２抵抗Ｒ２は分圧抵抗を構成し、第３容量Ｃ３の出力端子と検出巻線ｎ１の低電位側端子との間に接続される。当該分圧抵抗は、第３容量Ｃ３により平滑化された電圧を分圧し、その電圧を第５スイッチＳ５の制御端子（実施例１ではＭＯＳＦＥＴのゲート端子）に供給する。設計者は、第１抵抗Ｒ１および第２抵抗Ｒ２のそれぞれの抵抗値を調整することにより、第５スイッチＳ５の制御端子に供給する信号に適した電圧に調整することができる。

定常動作時では、第１インダクタＬ１に流れる電流から検出巻線ｎ１によって検出された電流に応じた電圧が、第５スイッチＳ５の制御端子に印加され、第５スイッチＳ５がオンする。これにより、第２インダクタＬ２および第３ダイオードＤ３の両端が短絡状態となり、第２インダクタＬ２および第３ダイオードＤ３を通過せずに、ＤＣ−ＤＣコンバータ５０へ電力が供給される。

停電または瞬断時では、第１インダクタＬ１に流れる電流が検出巻線ｎ１によって検出されなくなる。したがって、第５スイッチＳ５の制御端子に電圧が印加されなくなり、第５スイッチＳ５がオフする。これにより、入力電圧が完全になくなるまでの数十ｍｓの間、第２インダクタＬ２および第３ダイオードＤ３を電流が通過するようになる。よって、前置コンバータ４０に含まれる昇圧チョッパが稼働可能となり、制御部７０は、停電検出回路９０からの検出信号または前置コンバータ４０の入力電圧にもとづき、当該昇圧チョッパを稼働させる。これにより、当該昇圧チョッパによって昇圧された電圧がＤＣ−ＤＣコンバータ５０へ供給されることになり、数十ｍｓの間、ＤＣ−ＤＣコンバータ５０への出力電圧が維持される。

実施例１に係るバイパス回路８０において、上記分圧抵抗の出力端子と第５スイッチＳ５の制御端子との間のノードと、検出巻線ｎ１の低電位側端子との間に第４スイッチＳ４が接続される。第４スイッチＳ４がオンすると、当該分圧抵抗から当該制御端子に供給される電圧が低下する。制御部７０は、交流電源１０の停電または瞬断を検出すると、上記昇圧チョッパを稼働させるとともに、第４スイッチＳ４をオンして第５スイッチＳ５のオフを早める。

上述したように前置コンバータ４０は降圧チョッパを含む。制御部７０は、実施例１に係る電源装置１００の起動時、当該降圧チョッパを稼働させるとともに、第４スイッチＳ４をオンし、定常状態に移行後、当該降圧チョッパの稼働を停止させるとともに、第４スイッチＳ４をオフする。

図４は、実施例１に係る電源装置１００の、入力電圧投入時の動作を説明するためのタイミングチャートである。図４に示すＡ〜Ｇの各波形は、図３に示すノードＡ〜ノードＧの電圧推移を示す。また、図４に示すＳ２〜Ｓ５の各波形は、図３に示す第２スイッチＳ２〜第５スイッチＳ５に印加されるゲート電圧の遷移を示す。なお、ここでは第２スイッチＳ２〜第５スイッチＳ５はＭＯＳＦＥＴで構成されていることを前提とする。

電源投入前において、第２スイッチＳ２はオフ状態、第３スイッチＳ３はオフ状態および第４スイッチＳ４はオン状態に制御され、第５スイッチＳ５はオフ状態である。電源が投入されるとノードＡ〜ノードＣの電圧が上昇し始める。制御部７０は、その上昇の途中で第２スイッチＳ２のゲート端子にＰＷＭ信号を入力する。その際、制御部７０は当該ＰＷＭ信号のデューティ比を徐々に上げることにより、降圧率を徐々に小さくしていく。これにより、ノードＥ〜ノードＧの電圧上昇を、漸次的な上昇に整形することができる。よって、ＤＣ−ＤＣコンバータ５０の第６スイッチＳ６〜第９スイッチＳ９に過電流が流れる事態を抑制できる。また、制御部７０はノードＦの電圧上昇が終わり次第、第４スイッチＳ４をオフする。これにより、第５スイッチＳ５のゲート端子に電圧が投入され、第５スイッチＳ５がオン状態に遷移することにより、ノードＤ−ノードＦ間が短絡する。

図５は、実施例１に係る電源装置１００の、瞬断時の動作を説明するためのタイミングチャートである。定常動作時において、第２スイッチＳ２はオン状態、第３スイッチＳ３はオフ状態および第４スイッチＳ４はオフ状態に制御され、第５スイッチＳ５はオン状態である。瞬断が発生すると、ノードＡ〜ノードＤの電圧と、第５スイッチＳ５のゲート電圧が急低下する。

停電検出回路９０は瞬断を検出すると、その検出信号を制御部７０に出力する。制御部７０は、その検出信号により瞬断を認識すると、第４スイッチＳ４をオンする。これにより、第３容量Ｃ３に蓄えられた電荷が素早く放電し、第５スイッチＳ５のオフ状態への遷移を早めることができる。第５スイッチＳ５がオフ状態になると、電流が第２インダクタＬ２および第３ダイオードＤ３を通過するようになり、前置コンバータ４０に含まれる昇圧チョッパが稼働可能となる。

制御部７０は第３スイッチＳ３のゲート端子にＰＷＭ信号を入力し、上記昇圧チョッパを稼働させる。その際、制御部７０は当該ＰＷＭ信号のデューティ比を徐々に上げることで、昇圧率を徐々に大きくすることにより、ノードＦおよびノードＧの電圧をできるだけ平坦にできる。上記昇圧チョッパを稼働させることにより、ノードＡ〜ノードＤの電圧低下後もノードＦの電圧が所定の期間、瞬断前の電圧に維持される。昇圧すべきエネルギーがなくなると、ノードＦの電圧も低下する。ノードＧの電圧も、ノードＦの電圧と同様にノードＡ〜ノードＤの電圧が低下した後も所定の期間、瞬断前の電圧に維持される。

なお、ＤＣ−ＤＣコンバータ５０に過電流が発生した場合、制御部７０は第２スイッチＳ２のゲート端子にＰＷＭ信号を入力することにより、ノードＦの電圧を低下させ、ＤＣ−ＤＣコンバータ５０に発生した過電流を消滅させることができる。

以上説明したように本実施の形態によれば、前置コンバータ４０に含まれる昇圧チョッパをバイパスするためのバイパス回路８０を設けたことにより、停電時などの入力電圧急低下に対応できる電源装置において、低コストで損失が少ない電力変換を実現することができる。すなわち、定常動作時においてノードＤ−ノードＦ間を短絡させることができるため、第２インダクタＬ２および第３ダイオードＤ３を電流が通過することによる無駄な電力損失をなくすことができる。定常動作時以外の状況では図１に示す電源装置１００の効果と同様の効果を奏する。したがって、全体として図１に示す電源装置１００の効果を享受しつつ、図１に示す電源装置１００より電力損失を低減することができる。

実施例１に係る構成を採用した場合、定常動作時はＰＦＣ回路３０に含まれる第１インダクタＬ１に流れる電流を検出巻線ｎ１で検出し、この電流に応じた電圧によって第５スイッチＳ５をオンオフ制御する。第５スイッチＳ５がオン状態では、ＤＣ−ＤＣコンバータ５０に入力される電流は第２インダクタＬ２および第３ダイオードＤ３を通過せずに上記バイパス経路を通過する。

第５スイッチＳ５を一般的なＭＯＳＦＥＴで構成した場合、第２インダクタＬ２の直流抵抗成分による電圧降下と第３ダイオードＤ３の順方向電圧降下の合計より、第５スイッチＳ５のオン抵抗による電圧降下のほうが小さくなる。したがって、上記バイパス経路を介してＤＣ−ＤＣコンバータ５０に電流を供給したほうが、第２インダクタＬ２および第３ダイオードＤ３を介して供給するより、電力損失を低減することができる。オン抵抗が小さいスイッチを第５スイッチＳ５に採用するほど、この低減効果は大きくなる。

また、入力電圧瞬断時には第１インダクタＬ１に電流が流れなくなるため、検出巻線ｎ１は第１インダクタＬ１から電源を得ることができなくなる。したがって、第５スイッチＳ５がオフ状態になり、バイパス回路８０は無効化され、図２に示す電源装置１００は図１に示す電源装置１００と等価となる。したがって、全体として図１に示す電源装置１００の効果を享受しつつ、図１に示す電源装置１００より電力損失を低減することができる。

図６は、本発明の実施例２に係る電源装置１００の構成を示す図である。図６に示す電源装置１００は、図３に示す電源装置１００と比較し、バイパス回路８０の構成が異なる。実施例２に係る電源装置１００のバイパス回路８０は、第５スイッチＳ５を含み、第１ダイオードＤ１、第３容量Ｃ３、第１抵抗Ｒ１、第２抵抗Ｒ２および第４スイッチＳ４を含まない。第５スイッチＳ５のオンオフは、制御部７０により直接制御される。

制御部７０は、定常動作時において第５スイッチＳ５をオン状態に制御し、停電検出回路９０により停電または瞬時停電が検出されると、前置コンバータ４０に含まれる昇圧チョッパを稼働させるとともに、第５スイッチＳ５をオフする。

実施例２に係る電源装置１００も実施例１に係る電源装置と同様の効果を奏する。以下、実施例１に係る回路構成と、実施例２に係る回路構成を比較する。第５スイッチＳ５には、ＦＥＴ以外にリレーを用いることも考えられるが、実施例１に係る回路構成は実施例２に係る回路構成と比較してＦＥＴを採用することが容易である。ＦＥＴはリレーと比較し、寿命が長く、低消費電力であり、応答速度が速く、アークが発生せず、および電力損失が少ないというメリットがある。ただし、駆動電源が必要である。

実施例１に係る回路構成では、ＰＦＣ回路３０に含まれる第１インダクタＬ１から電磁誘導により電源供給を受けることができるため、バイパス回路８０用の特別な補助電源を設ける必要がない。

一方、実施例２に係る回路構成では、検出巻線ｎ１、第４ダイオードＤ４、第１抵抗Ｒ１、第２抵抗Ｒ２および第４スイッチＳ４を設ける必要がないため、バイパス回路８０の構成を簡素化することができる。また、ＰＦＣ回路３０を持たない電源装置にも対応することができる。ただし、第５スイッチＳ５にＦＥＴを採用する場合、バイパス回路８０用の図示しない特別な補助電源を設ける必要がある。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

図７は、本発明の変形例に係る電源装置１００の構成を示す図である。図７に示す変形例に係る電源装置１００は、図３に示す実施例１に係る電源装置１００の以下の点を変更したものである。すなわち、当該変形例に係る電源装置１００では、バイパス回路８０は、前置コンバータ４０に含まれる昇圧チョッパおよび降圧チョッパ（より具体的には、第５スイッチＳ５、第２インダクタＬ２、第３ダイオードＤ３）をバイパスするバイパス経路と、そのバイパス経路を遮断するか否か切り換える第５スイッチＳ５を含む。当該変形例に係る電源装置１００は、実施例１に係る電源装置１００と比較し、第５スイッチＳ５のオン抵抗分の損失も削減することができる。同様の議論は、図６に示す実施例２係る電源装置１００にも当てはまる。

上述した実施の形態では、ＤＣ−ＤＣコンバータ５０として、フルブリッジ方式を採用した例を説明した。この点、ハーフブリッジ方式、プッシュプル方式を採用してもよい。また、フォワード方式やフライバック方式を採用してもよい。

また、図６に示すＡＣ−ＤＣコンバータにて、ＰＦＣ回路３０が取り除かれた構成であってもよい。また、交流電源１０の代わりに直流電源が用いられるＤＣ−ＤＣコンバータであってもよい。この場合、整流回路２０は必要ない。

１００ 電源装置、 １０ 交流電源、 ２０ 整流回路、 ３０ ＰＦＣ回路、 Ｌ１ 第１インダクタ、 Ｄ１ 第１ダイオード、 Ｓ１ 第１スイッチ、 Ｃ１ 第１容量、 ４０ 前置コンバータ、 Ｓ２ 第２スイッチ、 Ｄ２ 第２ダイオード、 Ｌ２ 第２インダクタ、 Ｓ３ 第３スイッチ、 Ｄ３ 第３ダイオード、 Ｃ２ 第２容量、 ５０ ＤＣ−ＤＣコンバータ、 Ｓ６ 第６スイッチ、 Ｓ７ 第７スイッチ、 Ｓ８ 第８スイッチ、 Ｓ９ 第９スイッチ、 Ｔ１ 第１トランス、 Ｔ２ 第２トランス、 Ｓ１０ 第１０スイッチ、 Ｓ１１ 第１１スイッチ、 Ｌ３ 第３インダクタ、 Ｃ４ 第４容量、 ６０ 駆動部、 ７０ 制御部、 Ｒ３ 負荷、 ８０ バイパス回路、 ｎ１ 検出巻線、 Ｄ４ 第４ダイオード、 Ｃ３ 第３容量、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 Ｓ４ 第４スイッチ、 Ｓ５ 第５スイッチ、 ９０ 停電検出回路。

Claims (8)

1. スイッチング電源と、
   前記スイッチング電源の前段に接続され、昇圧チョッパを含む前置コンバータと、
   交流電源から供給される交流電力を整流する整流部と、
   前記整流部により整流された電力の力率を改善し、前記前置コンバータに供給するＰＦＣ（Power Factor Correction）回路と、
   前記前置コンバータへの入力電圧が所定の基準値より低くなったとき、前記昇圧チョッパを稼働させて、当該入力電圧を昇圧する制御部と、
   前記前置コンバータまたは前記昇圧チョッパをバイパスするバイパス経路と、そのバイパス経路に挿入されるバイパススイッチを含むバイパス回路と、
   前記交流電源の停電および瞬時停電を検出し、前記制御部に通知する停電検出回路と、
   を備え、
   前記バイパススイッチは、本電源装置の定常動作時に前記バイパス経路を導通させ、
   前記ＰＦＣ回路は、その入出力経路間にインダクタを含み、
   前記バイパス回路は、
   前記インダクタを一次巻線とする二次巻線と、
   前記二次巻線に流れる電流を整流するダイオードと、
   前記ダイオードの出力電圧を平滑化する容量と、
   前記容量により平滑化された出力電圧を分圧し、その電圧を前記バイパススイッチの制御端子に供給する分圧抵抗と、
   前記分圧抵抗から前記制御端子に供給される電圧を低下させるための制御スイッチと、 をさらに含み、
   前記二次巻線に流れる電流に応じた電圧にしたがって、前記バイパススイッチがオン／オフし、
   前記制御部は、前記停電または瞬時停電を検出すると、前記昇圧チョッパを稼働させるとともに、前記制御スイッチをオンすることを特徴とする電源装置。
2. 前記前置コンバータは、降圧チョッパをさらに含み、
   前記制御部は、本電源装置の起動時、前記降圧チョッパを稼働させるとともに、前記制御スイッチをオンし、定常状態に移行後、前記降圧チョッパの稼働を停止させるとともに、前記制御スイッチをオフすることを特徴とする請求項１に記載の電源装置。
3. 前記昇圧チョッパと前記降圧チョッパに用いられるインダクタは共用され、そのインダクタと、そのインダクタの後段に直列接続される前記昇圧チョッパ用のダイオードに流れる電流が、前記バイパス経路によりバイパスされることを特徴とする請求項２に記載の電源装置。
4. 前記昇圧チョッパと前記降圧チョッパに用いられるインダクタは共用され、そのインダクタと、そのインダクタの前段に直列接続される前記降圧チョッパ用のスイッチと、そのインダクタの後段に直列接続される前記昇圧チョッパ用のダイオードに流れる電流が、前記バイパス経路によりバイパスされることを特徴とする請求項２に記載の電源装置。
5. 交流電源の停電および瞬時停電を検出し、前記制御部に通知する停電検出回路をさらに備え、
   前記制御部は、前記停電または瞬時停電を検出すると、前記昇圧チョッパを稼働させるとともに、前記バイパススイッチをオフすることを特徴とする請求項１に記載の電源装置。
6. 前記バイパススイッチは、ＦＥＴまたはリレーで構成されることを特徴とする請求項１から５のいずれかに記載の電源装置。
7. 前記スイッチング電源は、トランスと、前記トランスの一次巻線に流れる電流を制御するスイッチング素子とを備えるＤＣ−ＤＣコンバータであることを特徴とする請求項１から６のいずれかに記載の電源装置。
8. 前記スイッチング素子を駆動する駆動部であって、前記ＤＣ−ＤＣコンバータから負荷に供給される出力電圧を監視して、当該出力電圧を安定させるよう前記スイッチング素子のデューティ比を適応的に変化させる駆動部をさらに備えることを特徴とする請求項７に記載の電源装置。

Images