JP2018082532A - 電圧変換装置 - Google Patents

Abstract

【課題】小負荷から大負荷までの広範囲にわたって、電力変換効率を従来よりもさらに高めた電圧変換装置を提供する。【解決手段】電圧変換装置１００は、直流電源Ｂの電圧を所定レベルの電圧に変換するＬＬＣ回路１ａ（第１電圧変換回路）と、直流電源Ｂの電圧を所定レベルの電圧に変換するフルブリッジ回路２ａ（第２電圧変換回路）とを備えている。両回路１ａ、２ａは並列に接続されており、フルブリッジ回路２ａの定格出力は、ＬＬＣ回路１ａの定格出力より大きい。負荷２０が小負荷である状態下では、ＬＬＣ回路１ａのみを動作させ、フルブリッジ回路２ａの動作を停止する。負荷２０が大負荷である状態下では、ＬＬＣ回路１ａとフルブリッジ回路２ａの両方を動作させる。負荷が小負荷から大負荷へ切り替わる過程では、まずＬＬＣ回路１ａを停止させてフルブリッジ回路２ａのみを動作させ、その後、ＬＬＣ回路１ａを動作させる。【選択図】図６

Description

本発明は、ＤＣ−ＤＣコンバータなどの電圧変換装置に関し、特に、負荷の状態に応じて切り替えられる２つの電圧変換回路を備えた電圧変換装置に関する。

たとえば、車両においては、バッテリ（直流電源）の電圧を所定の電圧に変換して、車載機器などの負荷へ供給するＤＣ−ＤＣコンバータが搭載されている。負荷の状態は、機器の稼動状況に応じて変化し、消費電力が小さいときは、負荷は小負荷状態となり、消費電力が大きいときは、負荷は大負荷状態となる。そして、車両の場合は、負荷が頻繁に変動することから、電圧変換装置には、小負荷から大負荷までの広範囲にわたって、効率良く電圧を変換できる性能が要求される。この対策として、大負荷用の電圧変換回路と小負荷用の電圧変換回路とを並列に接続した電圧変換装置が特許文献１〜５に記載されている。

特許文献１では、定格電力の異なる第１コンバータユニットおよび第２コンバータユニットが並列に接続され、第１の出力電力領域で第１コンバータユニットのみを駆動し、第２の出力電力領域で第２コンバータユニットのみを駆動し、第３の出力電力領域で第１および第２コンバータユニットを駆動するようにしている。

特許文献２では、小容量ＤＣ−ＤＣコンバータと大容量ＤＣ−ＤＣコンバータとが並列に接続され、切換制御装置により、負荷の必要供給電力が大きい場合は大容量ＤＣ−ＤＣコンバータを駆動し、負荷の必要供給電力が小さい場合は、大容量ＤＣ−ＤＣコンバータを休止させて小容量ＤＣ−ＤＣコンバータを駆動するようにしている。

特許文献３では、小負荷への電源供給時に効率の高い第１電源回路と、大負荷への電源供給時に効率の高い第２電源回路とが並列に接続され、第１電源回路は、第２電源回路の出力電圧を検知して、出力端子に電圧を出力するか否かを制御するようにしている。

特許文献４では、ハーフブリッジ型コンバータで構成される主電力変換器と、フルブリッジ型コンバータで構成される補助電力変換器とが並列に接続され、負荷への大部分の電力を主電力変換器から供給し、残りの電力については、補助電力変換器のスイッチング素子のスイッチング動作により、負荷への出力電圧を調整するようにしている。

特許文献５では、通常動作用の第１コンバータと小負荷時動作用の第２コンバータとが並列に接続され、通常動作から小負荷時動作への切替時には、第２コンバータを停止させずに第１コンバータを停止させ、小負荷時動作から通常動作への切替時には、第１コンバータによる電力の出力を再開させるようにしている。

ところで、大負荷用の電圧変換回路と小負荷用の電圧変換回路とでは、電力変換効率の特性が異なる。大負荷用の電圧変換回路では、出力電力が大きい領域で変換効率が高いが、出力電力が小さい領域では変換効率が低くなる。一方、小負荷用の電圧変換回路では、出力電力が小さい領域で変換効率が高いが、大電力を出力することはできない。そこで、たとえば特許文献１のように、負荷の変動に応じて電圧変換装置の出力電力が変化する場合は、最も効率が高くなる電圧変換回路に運転を切り替えることで、小負荷から大負荷までの広範囲にわたって、変換効率を高く維持することができる。

特開２０１２−２４４８６２号公報 特開２００１−２０４１３７号公報 特開２００４−６２３３１号公報 特開２００９−６０７４７号公報 特開２０１２−１０４３４号公報

本発明の課題は、小負荷から大負荷までの広範囲にわたって、電力変換効率を従来よりもさらに高めた電圧変換装置を提供することにある。

本発明に係る電圧変換装置は、直流電源と負荷との間に設けられる電圧変換装置であって、直流電源の電圧を所定レベルの電圧に変換する第１電圧変換回路と、直流電源の電圧を所定レベルの電圧に変換する第２電圧変換回路と、第１電圧変換回路および第２電圧変換回路の動作を制御する制御部とを備えている。第１電圧変換回路と第２電圧変換回路とは、並列に接続されており、第２電圧変換回路の定格出力は、第１電圧変換回路の定格出力より大きい。制御部は、負荷が一定容量未満の小負荷である状態下では、第１電圧変換回路のみを動作させて、第２電圧変換回路の動作を停止させる。また、制御部は、負荷が一定容量以上の大負荷である状態下では、第１電圧変換回路と第２電圧変換回路の両方を動作させる。さらに、制御部は、負荷が小負荷から大負荷へ切り替わる過程で、第１電圧変換回路を停止させて、第２電圧変換回路のみを動作させ、その後、第１電圧変換回路を動作させる。

負荷が小負荷から大負荷へ切り替わる場合、電圧変換装置の出力電力が大負荷用の電力まで上昇するには一定の時間を要し、その間に中負荷の状態が存在する。このため、出力電力が上昇する過程で、第１電圧変換回路が動作していると、小負荷用の第１電圧変換回路は中負荷では電力変換効率が低下するため、電圧変換装置の電力変換効率も低下する。しかるに、本発明のように、小負荷から大負荷へ切り替わる過程で、中負荷時に低効率の第１電圧変換回路を停止させ、中負荷時に高効率の第２電圧変換回路のみを動作させることで、電圧変換装置の電力変換効率は高く維持され、従来よりも一層効率良く電圧を変換することができる。

本発明において、制御部は、負荷が小負荷から、当該小負荷より容量が大きく大負荷より容量が小さい中負荷へ切り替わる過程で、第１電圧変換回路と第２電圧変換回路の両方を動作させ、その後、第１電圧変換回路を停止させるようにしてもよい。

本発明において、負荷が大負荷から小負荷へ切り替わる過程で、第１電圧変換回路を停止させて、第２電圧変換回路のみを動作させ、その後、第２電圧変換回路を停止させて、第１電圧変換回路を動作させるようにしてもよい。

本発明において、第１電圧変換回路は、トランスと、このトランスの一次側に設けられ、直流電源に対して直列に接続される２つのスイッチング素子と、各スイッチング素子の接続点とトランスの一次巻線との間に接続された、コンデンサおよびインダクタの直列回路と、トランスの二次側に設けられた整流素子とを含む、ＬＬＣ型コンバータであってもよい。

本発明において、第１電圧変換回路は、トランスと、このトランスの一次側に設けられ、当該トランスの一次巻線と直列に接続されたスイッチング素子と、トランスの二次側に設けられた整流素子とを含む、フライバック型コンバータであってもよい。

本発明において、第２電圧変換回路は、トランスと、このトランスの一次側に設けられ、直流電源とトランスの一次巻線との間にブリッジ接続された４つのスイッチング素子と、トランスの二次側に設けられた整流素子とを含む、フルブリッジ型コンバータであってもよい。

本発明において、第２電圧変換回路は、トランスと、このトランスの一次側に設けられ、直流電源に対して直列に接続される２つのスイッチング素子と、 トランスの二次側に設けられた整流素子とを含む、ハーフブリッジ型コンバータであってもよい。

本発明によれば、小負荷から大負荷までの広範囲にわたって、電力変換効率を従来よりもさらに高めた電圧変換装置を提供することができる。

本発明に係る電圧変換装置のブロック図である。 第１実施形態の回路構成を示した図である。 第１実施形態の小負荷時の動作を説明する図である。 第１実施形態の中負荷時の動作を説明する図である。 第１実施形態の大負荷時の動作を説明する図である。 第１実施形態の小負荷から大負荷への切替時の動作を説明する図である。 第１実施形態の大負荷から小負荷への切替時の動作を説明する図である。 第１実施形態の小負荷から中負荷への切替時の動作を説明する図である。 第２実施形態の回路構成を示した図である。 第２実施形態の小負荷時の動作を説明する図である。 第２実施形態の中負荷時の動作を説明する図である。 第２実施形態の大負荷時の動作を説明する図である。 第２実施形態の小負荷から大負荷への切替時の動作を説明する図である。 第２実施形態の大負荷から小負荷への切替時の動作を説明する図である。 第２実施形態の小負荷から中負荷への切替時の動作を説明する図である。

本発明に係る電圧変換装置の実施形態につき、図面を参照しながら説明する。各図において、同一の部分または対応する部分には、同一の符号を付してある。

最初に、図１を参照して、電圧変換装置の全体構成を説明する。図１において、電圧変換装置１００は、直流電源Ｂと負荷２０との間に設けられる。電圧変換装置１００には、電圧変換部１０、制御部１１、およびゲートドライバ１２が備わっている。この電圧変換装置１００は、たとえば車両に搭載され、直流電源（バッテリ）Ｂの電圧を昇圧して負荷２０に供給するＤＣ−ＤＣコンバータとして利用される。負荷２０には、ヘッドライト、空調装置、オーディオ装置、カーナビゲーション装置などの車載機器や、電動ステアリング装置、パワーウィンドウ装置など各種の負荷が含まれる。

電圧変換部１０は、第１電圧変換回路１、第２電圧変換回路２、スイッチＳ１、およびスイッチＳ２を有している。第１電圧変換回路１と第２電圧変換回路２とは、直流電源Ｂと負荷２０との間に並列に接続されている。各電圧変換回路１、２は、それぞれ直流電源Ｂの電圧を所定レベルの電圧に変換する。第２電圧変換回路２の定格出力（指定条件下で安全に達成できる最大出力電力）は、第１電圧変換回路１の定格出力よりも大きい。各電圧変換回路１、２の具体的構成については、後で詳細に説明する。スイッチＳ１は、直流電源Ｂの正極と第１電圧変換回路１との間に設けられている。スイッチＳ２は、直流電源Ｂの正極と第２電圧変換回路２との間に設けられている。直流電源Ｂの負極は、グランドに接地されている。

制御部１１は、ＣＰＵやメモリなどから構成されている。制御部１１は、ゲートドライバ１２の動作を制御するための制御信号を、ゲートドライバ１２へ与えるとともに、スイッチＳ１、Ｓ２の動作を制御するための制御信号を、スイッチＳ１、Ｓ２にそれぞれ与える。制御部１１には、車両に搭載されているＥＣＵ（電子制御装置）などから外部信号が入力され、制御部１１は、この外部信号に基づいて、所定の制御動作を行う。

ゲートドライバ１２は、制御部１１からの制御信号により動作し、第１電圧変換回路１および第２電圧変換回路２に備わる複数のスイッチング素子（後述）をオン・オフさせるためのゲート信号を出力する。このゲート信号は、たとえば、所定のデューティを持ったＰＷＭ（Pulse Width Modulation）信号であり、各スイッチング素子のゲートへ与えられる。

図２は、第１実施形態に係る電圧変換装置１００の具体的な回路構成を示している。本実施形態では、第１電圧変換回路１は、ＬＬＣ型コンバータ（以下「ＬＬＣ回路」という。）１ａから構成され、第２電圧変換回路２は、フルブリッジ型コンバータ（以下「フルブリッジ回路」という。）２ａから構成される。

最初に、ＬＬＣ回路１ａについて説明する。ＬＬＣ回路１ａは、入力側と出力側を絶縁するトランスＴＲ１を有している。トランスＴＲ１の一次側には、直流電源Ｂに対して直列に接続される２つのスイッチング素子Ｑ１、Ｑ２と、各スイッチング素子Ｑ１、Ｑ２の接続点とトランスＴＲ１の一次巻線Ｗ１との間に接続された、コンデンサＣ３およびインダクタＬ１の直列回路と、スイッチング素子Ｑ１、Ｑ２の直列回路に対して並列に接続された、コンデンサＣ１、Ｃ２の直列回路とが設けられている。トランスＴＲ１の二次側には、整流用のダイオードＤ１、Ｄ２と、平滑用のコンデンサＣ４とが設けられている。トランスＴＲ１の一次側は、直流電源Ｂの直流電圧をスイッチングして交流電圧に変換する回路であり、トランスＴＲ１の二次側は、交流電圧を整流および平滑して直流電圧に変換する回路である。

スイッチング素子Ｑ１、Ｑ２は、ＭＯＳ型のＦＥＴ（電界効果トランジスタ）からなり、ドレイン・ソース間の電路に対して並列接続された寄生ダイオードを有している。スイッチング素子Ｑ１のドレインは、スイッチＳ１を介して直流電源Ｂの正極に接続されている。スイッチング素子Ｑ１のソースは、スイッチング素子Ｑ２のドレインに接続されている。スイッチング素子Ｑ２のソースは、グランドに接地されている。スイッチング素子Ｑ１、Ｑ２の各ゲートは、ゲートドライバ１２に接続されている。

コンデンサＣ３の一端は、スイッチング素子Ｑ１、Ｑ２の接続点に接続されており、他端はインダクタＬ１の一端に接続されている。インダクタＬ１の他端は、トランスＴＲ１の一次巻線Ｗ１の一端に接続されている。一次巻線Ｗ１の他端は、コンデンサＣ１、Ｃ２の接続点に接続されている。コンデンサＣ３とインダクタＬ１は、直列共振回路を構成している。

トランスＴＲ１の二次巻線は、巻線Ｗ２ａと巻線Ｗ２ｂとからなり、これらの接続点（中間タップ）はグランドに接地されている。巻線Ｗ２ａにはダイオードＤ１のアノードが接続されており、巻線Ｗ２ｂにはダイオードＤ２のアノードが接続されている。ダイオードＤ１のカソードは、ダイオードＤ２のカソードと共に、コンデンサＣ４の一端に接続されている。コンデンサＣ４の一端は、負荷２０に接続される。コンデンサＣ４の他端は、グランドに接地されている。ダイオードＤ１、Ｄ２は、本発明における「整流素子」の一例である。

次に、フルブリッジ回路２ａについて説明する。フルブリッジ回路２ａは、入力側と出力側を絶縁するトランスＴＲ２を有している。トランスＴＲ２の一次側には、直流電源ＢとトランスＴＲ２の一次巻線Ｗ３との間にブリッジ接続された４つのスイッチング素子Ｑ３〜Ｑ６と、スイッチング素子Ｑ３、Ｑ４の接続点と一次巻線Ｗ３との間に接続されたインダクタＬ２とが設けられている。トランスＴＲ２の二次側には、整流用のダイオードＤ３、Ｄ４と、平滑用のコンデンサＣ５とが設けられている。トランスＴＲ２の一次側は、直流電源Ｂの直流電圧をスイッチングして交流電圧に変換する回路であり、トランスＴＲ２の二次側は、交流電圧を整流および平滑して直流電圧に変換する回路である。

スイッチング素子Ｑ３〜Ｑ６は、ＭＯＳ型のＦＥＴからなり、ドレイン・ソース間の電路に対して並列接続された寄生ダイオードを有している。スイッチング素子Ｑ３、Ｑ５のドレインは、スイッチＳ２を介して直流電源Ｂの正極に接続されている。スイッチング素子Ｑ３、Ｑ５のソースは、それぞれスイッチング素子Ｑ４、Ｑ６のドレインに接続されている。スイッチング素子Ｑ４、Ｑ６のソースは、グランドに接地されている。スイッチング素子Ｑ３〜Ｑ６の各ゲートは、ゲートドライバ１２に接続されている。

インダクタＬ２の一端は、スイッチング素子Ｑ３、Ｑ４の接続点に接続されており、他端は一次巻線Ｗ３の一端に接続されている。一次巻線Ｗ３の他端は、スイッチング素子Ｑ５、Ｑ６の接続点に接続されている。

トランスＴＲ２の二次巻線は、巻線Ｗ４ａと巻線Ｗ４ｂとからなり、これらの接続点（中間タップ）はグランドに接地されている。巻線Ｗ４ａにはダイオードＤ３のアノードが接続されており、巻線Ｗ４ｂにはダイオードＤ４のアノードがが接続されている。ダイオードＤ３のカソードは、ダイオードＤ４のカソードと共に、コンデンサＣ５の一端に接続されている。コンデンサＣ５の一端は、負荷２０に接続される。コンデンサＣ５の他端は、グランドに接地されている。ダイオードＤ３、Ｄ４は、本発明における「整流素子」の一例である。

ゲートドライバ１２は、ＬＬＣ回路１ａのスイッチング素子Ｑ１、Ｑ２の各ゲートへ、それぞれＱ１ゲート信号、Ｑ２ゲート信号を出力し、また、フルブリッジ回路２ａのスイッチング素子Ｑ３〜Ｑ６の各ゲートへ、それぞれＱ３〜Ｑ６ゲート信号を出力する。これらのゲート信号がＨ（High レベル）の区間で、各スイッチング素子Ｑ１〜Ｑ６はオン状態となり、ゲート信号がＬ（Low レベル）の区間で、各スイッチング素子Ｑ１〜Ｑ６はオフ状態となる。

スイッチＳ１、Ｓ２は、たとえばリレーから構成されている。スイッチＳ１の動作は、制御部１１から出力されるＳ１オン／オフ信号によって制御され、Ｓ１オン信号の場合はスイッチＳ１はオンし、Ｓ１オフ信号の場合はスイッチＳ１はオフする。同様に、スイッチＳ２の動作は、制御部１１から出力されるＳ２オン／オフ信号によって制御され、Ｓ２オン信号の場合はスイッチＳ２はオンし、Ｓ２オフ信号の場合はスイッチＳ２はオフする。

次に、上述した第１実施形態の電圧変換装置１００の動作について、図３〜図８を参照しながら説明する。

図３は、負荷２０が一定容量未満の小負荷である状態下での、電圧変換装置１００の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が小負荷であることを判別し、Ｓ１オン信号とＳ２オフ信号とを出力する。これにより、スイッチＳ１がオン、スイッチＳ２がオフとなり、第１電圧変換回路であるＬＬＣ回路１ａが直流電源Ｂに接続され、第２電圧変換回路であるフルブリッジ回路２ａは直流電源Ｂから切り離される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、ＬＬＣ回路１ａのスイッチング素子Ｑ１、Ｑ２の各ゲートに、それぞれＱ１ゲート信号、Ｑ２ゲート信号を出力し、これらのゲート信号によりスイッチング素子Ｑ１、Ｑ２がオン・オフする。

ＬＬＣ回路１ａの動作は、概略以下のとおりである。スイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフの期間では、トランスＴＲ１の一次側において、直流電源Ｂ→スイッチＳ１→スイッチング素子Ｑ１→コンデンサＣ３→インダクタＬ１→一次巻線Ｗ１→コンデンサＣ２の経路で電流（共振電流）が流れる。この電流により、トランスＴＲ１の二次側において、二次巻線Ｗ２ａから、ダイオードＤ１およびコンデンサＣ４で構成される整流・平滑回路を介して、負荷２０に電流が流れる。

一方、スイッチング素子Ｑ１がオフ、スイッチング素子Ｑ２がオンの期間では、トランスＴＲ１の一次側において、直流電源Ｂ→スイッチＳ１→コンデンサＣ１→一次巻線Ｗ１→インダクタＬ１→コンデンサＣ３→スイッチング素子Ｑ２の経路で電流（共振電流）が流れる。この電流により、トランスＴＲ１の二次側において、二次巻線Ｗ２ｂから、ダイオードＤ２およびコンデンサＣ４で構成される整流・平滑回路を介して、負荷２０に電流が流れる。

このように、負荷２０が小負荷の場合は、ＬＬＣ回路１ａのみが動作状態となり、フルブリッジ回路２ａは停止状態となる。したがって、電圧変換装置１００の出力電力は、ＬＬＣ回路１ａの出力電力となる。制御部１１は、スイッチング素子Ｑ１、Ｑ２を駆動するゲート信号のデューティを調整することで、電圧変換装置１００の出力電力を制御する。

ところで、ＬＬＣ回路１ａは、小負荷に応じた電力を定格出力として、電力変換効率が最も高くなるように設計されている。具体的には、ＬＬＣ回路１ａの定格出力付近で、スイッチング素子Ｑ１、Ｑ２が、ＺＶＳ（ゼロボルトスイッチング動作）を行うようになっている。周知のとおり、ＺＶＳは、スイッチング素子をその両端電圧がゼロの状態でオンさせることによって、スイッチング損失を抑制する駆動方式である。ＺＶＳによって、スイッチング損失が低減する結果、電力変換効率が向上する。その一方で、小負荷時にＺＶＳが成立するように回路設計を行った場合、負荷が増大するとＺＶＳが成立しにくくなり、電力変換効率は低下する。

図４は、負荷２０が、小負荷より容量が大きく大負荷より容量が小さい中負荷である状態下での、電圧変換装置１００の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が中負荷であることを判別し、Ｓ１オフ信号とＳ２オン信号とを出力する。これにより、スイッチＳ１がオフ、スイッチＳ２がオンとなり、第２電圧変換回路であるフルブリッジ回路２ａが直流電源Ｂに接続され、第１電圧変換回路であるＬＬＣ回路１ａは直流電源Ｂから切り離される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、フルブリッジ回路２ａのスイッチング素子Ｑ３〜Ｑ６の各ゲートに、それぞれＱ３〜Ｑ６ゲート信号を出力し、これらのゲート信号によりスイッチング素子Ｑ３〜Ｑ６がオン・オフする。

フルブリッジ回路２ａの動作は、概略以下のとおりである。スイッチング素子Ｑ３、Ｑ６がオン、スイッチング素子Ｑ４、Ｑ５がオフの期間では、トランスＴＲ２の一次側において、直流電源Ｂ→スイッチＳ２→スイッチング素子Ｑ３→インダクタＬ２→一次巻線Ｗ３→スイッチング素子Ｑ６の経路で電流が流れる。この電流により、トランスＴＲ２の二次側において、二次巻線Ｗ４ａから、ダイオードＤ３およびコンデンサＣ５で構成される整流・平滑回路を介して、負荷２０に電流が流れる。

一方、スイッチング素子Ｑ３、Ｑ６がオフ、スイッチング素子Ｑ４、Ｑ５がオンの期間では、トランスＴＲ２の一次側において、直流電源Ｂ→スイッチＳ２→スイッチング素子Ｑ５→一次巻線Ｗ３→インダクタＬ２→スイッチング素子Ｑ４の経路で電流が流れる。この電流により、トランスＴＲ２の二次側において、二次巻線Ｗ４ｂから、ダイオードＤ４およびコンデンサＣ５で構成される整流・平滑回路を介して、負荷２０に電流が流れる。

このように、負荷２０が中負荷の場合は、フルブリッジ回路２ａのみが動作状態となり、ＬＬＣ回路１ａは停止状態となる。したがって、電圧変換装置１００の出力電力は、フルブリッジ回路２ａの出力電力となる。制御部１１は、スイッチング素子Ｑ３〜Ｑ６を駆動するゲート信号のデューティを調整することで、電圧変換装置１００の出力電力を制御する。

ところで、フルブリッジ回路２ａは、中負荷に応じた電力を定格出力として、電力変換効率が最も高くなるように設計されている。具体的には、フルブリッジ回路２ａの定格出力付近で、スイッチング素子Ｑ３〜Ｑ６が、前述のＺＶＳを行うようになっている。ＺＶＳによって、スイッチング損失が低減する結果、電力変換効率が向上する。その一方で、中負荷時にＺＶＳが成立するように回路設計を行った場合、負荷が減少するとＺＶＳが成立しにくくなり、電力変換効率は低下する。

図５は、負荷２０が一定容量以上の大負荷である状態下での、電圧変換装置１００の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が大負荷であることを判別し、Ｓ１オン信号とＳ２オン信号とを出力する。これにより、スイッチＳ１、Ｓ２が共にオンとなり、第１電圧変換回路であるＬＬＣ回路１ａ、および第２電圧変換回路であるフルブリッジ回路２ａが直流電源Ｂに接続される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、ＬＬＣ回路１ａのスイッチング素子Ｑ１、Ｑ２の各ゲートに、それぞれＱ１ゲート信号、Ｑ２ゲート信号を出力するとともに、フルブリッジ回路２ａのスイッチング素子Ｑ３〜Ｑ６の各ゲートに、それぞれＱ３〜Ｑ６ゲート信号を出力する。これらのゲート信号により、スイッチング素子Ｑ１〜Ｑ６がオン・オフする。

このように、負荷２０が大負荷の場合は、ＬＬＣ回路１ａとフルブリッジ回路２ａの双方が動作状態となる。したがって、電圧変換装置１００の出力電力は、ＬＬＣ回路１ａとフルブリッジ回路２ａの各出力電力を合算した電力となる。制御部１１は、スイッチング素子Ｑ１〜Ｑ６を駆動するゲート信号のデューティを調整することで、電圧変換装置１００の出力電力を制御する。

この場合、ＬＬＣ回路１ａの出力電力およびフルブリッジ回路２ａの出力電力は、共に高効率で変換された電力であることから、電圧変換装置１００全体としての電力変換効率も高い値に維持される。

以上のように、負荷２０が小負荷の場合は、ＬＬＣ回路１ａのみを動作させ、負荷２０が中負荷の場合は、フルブリッジ回路２ａのみを動作させ、負荷２０が大負荷の場合は、ＬＬＣ回路１ａとフルブリッジ回路２ａの双方を動作させることで、小負荷から大負荷までの広範囲にわたって、効率良く電圧を変換することができる。

しかしながら、負荷２０は車両の状況に応じて頻繁に変動することから、小負荷・中負荷・大負荷のそれぞれの定常状態だけでなく、負荷が変動する過渡状態においても、電力変換効率を高く維持することが望まれる。本発明は、このような観点から、負荷変動時の電力変換効率を向上させることで、さらに効率の良い電圧変換を行えるようにしたものである。

図６および図７は、本発明による負荷変動時の動作を説明する図である。図６は、負荷２０が小負荷から大負荷へ切り替わる場合の動作を示し、図７は、負荷２０が大負荷から小負荷へ切り替わる場合の動作を示している。

まず、小負荷から大負荷への切替時の動作について説明する。図６において、（ａ）〜（ｃ）は、それぞれ図３〜図５を簡略化して表したものである。負荷２０が小負荷の場合は、（ａ）のようにＬＬＣ回路１ａのみが動作している。この状態から、負荷２０が大負荷へ切り替わった場合、（ｃ）のようにフルブリッジ回路２ａを動作させて、両回路１ａ、２ａを動作状態にするのが従来の方法である。しかるに、本発明では、負荷２０が小負荷から大負荷へ切り替わる過程で、まず（ｂ）のように、ＬＬＣ回路１ａを停止させて、フルブリッジ回路２ａのみを動作させる（中負荷状態）。そして、その後、（ｃ）のようにＬＬＣ回路１ａを動作させて、両回路１ａ、２ａを動作状態にする（大負荷状態）。すなわち、小負荷状態からいきなり大負荷状態へ遷移するのではなく、その途中で中負荷状態を経る点が、本発明の特徴である。

負荷２０が小負荷から大負荷へ切り替わる場合、図６（ｃ）のようにＬＬＣ回路１ａとフルブリッジ回路２ａの両回路を動作させても、電圧変換装置１００の出力電力が大負荷用の電力まで上昇するには一定の時間を要する。つまり、その間に中負荷の状態が存在する。このため、出力電力が上昇する過程において、ＬＬＣ回路１ａが動作していると、小負荷用のＬＬＣ回路１ａは中負荷では電力変換効率が低下するため、電圧変換装置１００の電力変換効率も低下する。

しかるに、本発明では、電圧変換装置１００の出力電力が上昇する過程において、図６（ｂ）のように、中負荷時に低効率となるＬＬＣ回路１ａを停止させ、中負荷時に高効率のフルブリッジ回路２ａのみを動作させるので、電圧変換装置１００の電力変換効率は高く維持される。このため、小負荷から大負荷へ切り替わる場合の電力変換効率が向上し、従来よりも一層効率良く電圧を変換することができる。

次に、大負荷から小負荷への切替時の動作について説明する。図７において、（ａ）〜（ｃ）は、それぞれ図５〜図３を簡略化して表したものである。負荷２０が大負荷の場合は、（ａ）のようにＬＬＣ回路１ａとフルブリッジ回路２ａが共に動作している。この状態から、負荷２０が小負荷へ切り替わった場合、（ｃ）のようにフルブリッジ回路２ａを停止させて、ＬＬＣ回路１ａのみを動作状態にするのが従来の方法である。しかるに、本発明では、負荷２０が大負荷から小負荷へ切り替わる過程で、まず（ｂ）のように、ＬＬＣ回路１ａを停止させて、フルブリッジ回路２ａのみを動作させる（中負荷状態）。そして、その後、（ｃ）のようにフルブリッジ回路２ａを停止させて、ＬＬＣ回路１ａを動作させる（小負荷状態）。すなわち、大負荷状態からいきなり小負荷状態へ遷移するのではなく、その途中で中負荷状態を経る点が、本発明の特徴である。

負荷２０が大負荷から小負荷へ切り替わる場合、図７（ｃ）のようにフルブリッジ回路２ａを停止させても、電圧変換装置１００の出力電力が小負荷用の電力まで低下するには一定の時間を要する。つまり、この場合も中負荷の状態が存在する。このため、出力電力が低下する過程において、ＬＬＣ回路１ａが動作していると、小負荷用のＬＬＣ回路１ａは中負荷では電力変換効率が低下するため、電圧変換装置１００の電力変換効率も低下する。

しかるに、本発明では、電圧変換装置１００の出力電力が低下する過程において、図７（ｂ）のように、中負荷時に低効率となるＬＬＣ回路１ａを停止させ、中負荷時に高効率のフルブリッジ回路２ａのみを動作させるので、電圧変換装置１００の電力変換効率は高く維持される。このため、大負荷から小負荷へ切り替わる場合の電力変換効率が向上し、従来よりも一層効率良く電圧を変換することができる。

なお、図６では、負荷２０が小負荷から大負荷へ切り替わる場合について述べたが、負荷２０が小負荷から中負荷に切り替わる場合は、図６の（ａ）→（ｂ）のシーケンスとなる。しかし、このようにすると、負荷２０の変動状態によっては、電圧変換装置１００の出力電力が一時的に不足する場合が生じうる。そこで、これを回避するために、図８に示すように、（ａ）の小負荷状態から、まず（ｂ）の大負荷状態へ切り替え、その後、負荷の状態を監視しながら、最終的に（ｃ）の中負荷状態へ切り替えるようにしてもよい。このようにすることで、負荷２０の切替時に最大出力が確保されるので、負荷２０が変動した場合でも、電圧変換装置１００の出力電力が不足するのを回避することができる。

図９は、第２実施形態に係る電圧変換装置１００の具体的な回路構成を示している。本実施形態では、第１電圧変換回路１は、フライバック型コンバータ（以下「フライバック回路」という。）１ｂから構成され、第２電圧変換回路２は、 ハーフブリッジ型コンバータ（以下「ハーフブリッジ回路」という。）２ｂから構成される。

最初に、フライバック回路１ｂについて説明する。フライバック回路１ｂは、入力側と出力側を絶縁するトランスＴＲ３を有している。トランスＴＲ３の一次側には、当該トランスＴＲ３の一次巻線Ｗ５と直列に接続されたスイッチング素子Ｑ７が設けられている。トランスＴＲ３の二次側には、整流用のダイオードＤ５と、平滑用のコンデンサＣ６とが設けられている。トランスＴＲ３の一次側は、直流電源Ｂの直流電圧をスイッチングして交流電圧に変換する回路であり、トランスＴＲ３の二次側は、交流電圧を整流および平滑して直流電圧に変換する回路である。

スイッチング素子Ｑ７は、ＭＯＳ型のＦＥＴからなり、ドレイン・ソース間の電路に対して並列接続された寄生ダイオードを有している。スイッチング素子Ｑ７のドレインは、トランスＴＲ３の一次巻線Ｗ５の一端に接続されている。一次巻線Ｗ５の他端は、スイッチＳ１を介して直流電源Ｂの正極に接続されている。スイッチング素子Ｑ７のソースは、グランドに接地されている。スイッチング素子Ｑ７のゲートは、ゲートドライバ１２に接続されている。

トランスＴＲ３の二次巻線Ｗ６の一端には、ダイオードＤ５のアノードが接続されている。二次巻線Ｗ６の他端は、グランドに接地されている。ダイオードＤ５のカソードは、コンデンサＣ６の一端に接続されている。コンデンサＣ６の一端は、負荷２０に接続される。コンデンサＣ６の他端は、グランドに接地されている。ダイオードＤ５は、本発明における「整流素子」の一例である。

次に、ハーフブリッジ回路２ｂについて説明する。ハーフブリッジ回路２ｂは、入力側と出力側を絶縁するトランスＴＲ４を有している。トランスＴＲ４の一次側には、直流電源Ｂに対して直列に接続される２つのスイッチング素子Ｑ８、Ｑ９と、各スイッチング素子Ｑ８、Ｑ９の接続点とトランスＴＲ４の一次巻線Ｗ７との間に接続されたインダクタＬ３と、スイッチング素子Ｑ８、Ｑ９の直列回路に対して並列に接続された、コンデンサＣ８、Ｃ９の直列回路とが設けられている。トランスＴＲ４の二次側には、整流用のダイオードＤ６、Ｄ７と、平滑用のコンデンサＣ７とが設けられている。トランスＴＲ４の一次側は、直流電源Ｂの直流電圧をスイッチングして交流電圧に変換する回路であり、トランスＴＲ４の二次側は、交流電圧を整流および平滑して直流電圧に変換する回路である。

スイッチング素子Ｑ８、Ｑ９は、ＭＯＳ型のＦＥＴからなり、ドレイン・ソース間の電路に対して並列接続された寄生ダイオードを有している。スイッチング素子Ｑ８のドレインは、スイッチＳ２を介して直流電源Ｂの正極に接続されている。スイッチング素子Ｑ８のソースは、スイッチング素子Ｑ９のドレインに接続されている。スイッチング素子Ｑ９のソースは、グランドに接地されている。スイッチング素子Ｑ８、Ｑ９の各ゲートは、ゲートドライバ１２に接続されている。

インダクタＬ３の一端は、スイッチング素子Ｑ８、Ｑ９の接続点に接続されており、他端は一次巻線Ｗ７の一端に接続されている。一次巻線Ｗ７の他端は、コンデンサＣ８、Ｃ９の接続点に接続されている。

トランスＴＲ４の二次巻線は、巻線Ｗ８ａと巻線Ｗ８ｂとからなり、これらの接続点（中間タップ）はグランドに接地されている。巻線Ｗ８ａにはダイオードＤ６のアノードが接続されており、巻線Ｗ８ｂにはダイオードＤ７のアノードが接続されている。ダイオードＤ６のカソードは、ダイオードＤ７のカソードと共に、コンデンサＣ７の一端に接続されている。コンデンサＣ７の一端は、負荷２０に接続される。コンデンサＣ７の他端は、グランドに接地されている。ダイオードＤ６、Ｄ７は、本発明における「整流素子」の一例である。

ゲートドライバ１２は、フライバック回路１ｂのスイッチング素子Ｑ７のゲートへＱ７ゲート信号を出力し、また、ハーフブリッジ回路２ｂのスイッチング素子Ｑ８、Ｑ９の各ゲートへ、それぞれＱ８ゲート信号、Ｑ９ゲート信号を出力する。これらのゲート信号がＨの区間で、各スイッチング素子Ｑ７〜Ｑ９はオン状態となり、ゲート信号がＬの区間で、各スイッチング素子Ｑ７〜Ｑ９はオフ状態となる。

スイッチＳ１、Ｓ２と、制御部１１については、第１実施形態（図２）と同じであるので、説明を省略する。

次に、上述した第２実施形態の電圧変換装置１００の動作について、図１０〜図１５を参照しながら説明する。

図１０は、負荷２０が小負荷である状態下での、電圧変換装置１００の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が小負荷であることを判別し、Ｓ１オン信号とＳ２オフ信号とを出力する。これにより、スイッチＳ１がオン、スイッチＳ２がオフとなり、第１電圧変換回路であるフライバック回路１ｂが直流電源Ｂに接続され、第２電圧変換回路であるハーフブリッジ回路２ｂは直流電源Ｂから切り離される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、フライバック回路１ｂのスイッチング素子Ｑ７のゲートに、Ｑ７ゲート信号を出力し、このゲート信号によりスイッチング素子Ｑ７がオン・オフする。

フライバック回路１ｂの動作は、概略以下のとおりである。スイッチング素子Ｑ７がオンの期間では、トランスＴＲ３の一次側において、直流電源Ｂ→スイッチＳ１→一次巻線Ｗ５→スイッチング素子Ｑ７の経路で電流が流れ、一次巻線Ｗ５（インダクタンス）に電気エネルギーが蓄積される。スイッチング素子Ｑ７がオフすると、一次巻線Ｗ５に蓄積された電気エネルギーが放出され、これが二次巻線Ｗ６に伝達される結果、トランスＴＲ３の二次側において、二次巻線Ｗ６から、ダイオードＤ５およびコンデンサＣ６で構成される整流・平滑回路を介して、負荷２０に電流が流れる。

このように、負荷２０が小負荷の場合は、フライバック回路１ｂのみが動作状態となり、ハーフブリッジ回路２ｂは停止状態となる。したがって、電圧変換装置１００の出力電力は、フライバック回路１ｂの出力電力となる。制御部１１は、スイッチング素子Ｑ７を駆動するゲート信号のデューティを調整することで、電圧変換装置１００の出力電力を制御する。フライバック回路１ｂは、小負荷に応じた電力を定格出力として、電力変換効率が最も高くなるように設計されている。

図１１は、負荷２０が中負荷である状態下での、電圧変換装置１００の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が中負荷であることを判別し、Ｓ１オフ信号とＳ２オン信号とを出力する。これにより、スイッチＳ１がオフ、スイッチＳ２がオンとなり、第２電圧変換回路であるハーフブリッジ回路２ｂが直流電源Ｂに接続され、第１電圧変換回路であるフライバック回路１ｂは直流電源Ｂから切り離される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、ハーフブリッジ回路２ｂのスイッチング素子Ｑ８、Ｑ９の各ゲートに、それぞれＱ８ゲート信号、Ｑ９ゲート信号を出力し、これらのゲート信号によりスイッチング素子Ｑ８、Ｑ９がオン・オフする。

ハーフブリッジ回路２ｂの動作は、概略以下のとおりである。スイッチング素子Ｑ８がオン、スイッチング素子Ｑ９がオフの期間では、トランスＴＲ４の一次側において、直流電源Ｂ→スイッチＳ２→スイッチング素子Ｑ８→インダクタＬ３→一次巻線Ｗ７→コンデンサＣ９の経路で電流が流れる。この電流により、トランスＴＲ４の二次側において、二次巻線Ｗ８ａから、ダイオードＤ６およびコンデンサＣ７で構成される整流・平滑回路を介して、負荷２０に電流が流れる。

一方、スイッチング素子Ｑ８がオフ、スイッチング素子Ｑ９がオンの期間では、トランスＴＲ４の一次側において、直流電源Ｂ→スイッチＳ２→コンデンサＣ８→一次巻線Ｗ７→インダクタＬ３→スイッチング素子Ｑ９の経路で電流が流れる。この電流により、トランスＴＲ４の二次側において、二次巻線Ｗ８ｂから、ダイオードＤ７およびコンデンサＣ７で構成される整流・平滑回路を介して、負荷２０に電流が流れる。

このように、負荷２０が中負荷の場合は、ハーフブリッジ回路２ｂのみが動作状態となり、フライバック回路１ｂは停止状態となる。したがって、電圧変換装置１００の出力電力は、ハーフブリッジ回路２ｂの出力電力となる。制御部１１は、スイッチング素子Ｑ８、Ｑ９を駆動するゲート信号のデューティを調整することで、電圧変換装置１００の出力電力を制御する。ハーフブリッジ回路２ｂは、中負荷に応じた電力を定格出力として、電力変換効率が最も高くなるように設計されている。

図１２は、負荷２０が大負荷である状態下での、電圧変換装置１００の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が大負荷であることを判別し、Ｓ１オン信号とＳ２オン信号とを出力する。これにより、スイッチＳ１、Ｓ２が共にオンとなり、第１電圧変換回路であるフライバック回路１ｂ、および第２電圧変換回路であるハーフブリッジ回路２ｂが直流電源Ｂに接続される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、フライバック回路１ｂのスイッチング素子Ｑ７のゲートに、Ｑ７ゲート信号を出力するとともに、ハーフブリッジ回路２ｂのスイッチング素子Ｑ８、Ｑ９の各ゲートに、それぞれＱ８ゲート信号、Ｑ９ゲート信号を出力する。これらのゲート信号により、スイッチング素子Ｑ７〜Ｑ９がオン・オフする。

このように、負荷２０が大負荷の場合は、フライバック回路１ｂとハーフブリッジ回路２ｂの双方が動作状態となる。したがって、電圧変換装置１００の出力電力は、フライバック回路１ｂとハーフブリッジ回路２ｂの各出力電力を合算した電圧となる。制御部１１は、スイッチング素子Ｑ７〜Ｑ９を駆動するゲート信号のデューティを調整することで、電圧変換装置１００の出力電力を制御する。

この場合、フライバック回路１ｂの出力電力およびハーフブリッジ回路２ｂの出力電力は、共に高効率で変換された電力であることから、電圧変換装置１００全体としての電力変換効率も高い値に維持される。

以上のように、負荷２０が小負荷の場合は、フライバック回路１ｂのみを動作させ、負荷２０が中負荷の場合は、ハーフブリッジ回路２ｂのみを動作させ、負荷２０が大負荷の場合は、フライバック回路１ｂとハーフブリッジ回路２ｂの双方を動作させることで、小負荷から大負荷までの広範囲にわたって、効率良く電圧を変換することができる。

また、第２実施形態においても、第１実施形態の場合と同様に、負荷変動の過渡状態での電力変換効率を高く維持するための手法が採用される。図１３は、負荷２０が小負荷から大負荷へ切り替わる場合の動作を示し、図１４は、負荷２０が大負荷から小負荷へ切り替わる場合の動作を示している。これらに示されるシーケンスは、第１実施形態の場合（図６および図７）と基本的に同じであるので、以下では簡単に説明するにとどめる。

小負荷から大負荷への切替時においては、図１３に示されるように、（ａ）の小負荷状態から、まず（ｂ）のように、フライバック回路１ｂを停止させて、ハーフブリッジ回路２ｂのみを動作させる（中負荷状態）。そして、その後、（ｃ）のようにフライバック回路１ｂを動作させて、両回路１ｂ、２ｂを動作状態にする（大負荷状態）。すなわち、小負荷状態から中負荷状態を経て、大負荷状態へ遷移する。

大負荷から小負荷への切替時においては、図１４に示されるように、（ａ）の大負荷状態から、まず（ｂ）のように、フライバック回路１ｂを停止させて、ハーフブリッジ回路２ｂのみを動作させる（中負荷状態）。そして、その後、（ｃ）のようにハーフブリッジ回路２ｂを停止させて、フライバック回路１ｂを動作させる（小負荷状態）。すなわち、大負荷状態から中負荷状態を経て、小負荷状態へ遷移する。

なお、第２実施形態においても、負荷２０が小負荷から中負荷に切り替わる場合に、図１３の（ａ）→（ｂ）のシーケンスにすると、負荷２０の変動状態によっては、電圧変換装置１００の出力電力が一時的に不足する場合が生じうる。そこで、これを回避するために、第１実施形態の場合と同様に、図１５に示すように、（ａ）の小負荷状態から、まず（ｂ）の大負荷状態へ切り替え、その後、負荷の状態を監視しながら、最終的に（ｃ）の中負荷状態へ切り替えるようにしてもよい。

本発明では、以上述べた実施形態以外にも、以下のような種々の実施形態を採用することができる。

第１実施形態（図２）では、第１電圧変換回路としてＬＬＣ回路１ａを採用したが、ＬＬＣ回路１ａの替わりに、第２実施形態（図９）の第１電圧変換回路であるフライバック回路１ｂを採用してもよい。

第２実施形態（図９）では、第１電圧変換回路としてフライバック回路１ｂを採用したが、フライバック回路１ｂの替わりに、第１実施形態（図２）の第１電圧変換回路であるＬＬＣ回路１ａを採用してもよい。

各実施形態においては、制御部１１は、ＥＣＵなどから供給される外部信号に基づいて負荷２０の状態を判別したが、これに代えて、負荷２０の電流、電圧、または電力を検出する検出部を設け、この検出部の出力に基づいて負荷状態を判別してもよい。

各実施形態においては、直流電源Ｂと電圧変換回路１、２との間に設けられるスイッチＳ１、Ｓ２としてリレーを例に挙げたが、リレーの替わりにＦＥＴやトランジスタなどを用いてもよい。また、スイッチＳ１、Ｓ２を省略して、電圧変換回路１、２が常時直流電源Ｂに接続された状態とし、ゲートドライバ１２からゲート信号が与えられたときに、電圧変換回路１、２が動作を開始するようにしてもよい。

各実施形態においては、トランスＴＲ１〜ＴＲ４によって入力側（一次側）と出力側（二次側）が絶縁された絶縁型のＤＣ−ＤＣコンバータを例に挙げたが、本発明は非絶縁型のＤＣ−ＤＣコンバータにも適用することができる。

各実施形態においては、電圧変換装置１００がＤＣ−ＤＣコンバータであったが、本発明の電圧変換装置は、ＤＣ−ＡＣコンバータであってもよい。この場合は、トランスＴＲ１〜ＴＲ４の二次側で得られた直流電圧をスイッチングして交流電圧に変換する電圧変換回路が付加される。

各実施形態においては、スイッチング素子Ｑ１〜Ｑ９としてＦＥＴを用いたが、ＦＥＴの替わりにトランジスタやＩＧＢＴなどを用いてもよい。

各実施形態においては、二次側の整流素子としてダイオードＤ１〜Ｄ７を用いたが、ダイオードの替わりにＦＥＴを用いてもよい。

各実施形態においては、車両に搭載される電圧変換装置を例に挙げたが、本発明は、車両用以外の電圧変換装置にも適用することができる。

１ 第１電圧変換回路
１ａ ＬＬＣ回路（ＬＬＣ型コンバータ）
１ｂ フライバック回路（フライバック型コンバータ）
２ 第２電圧変換回路
２ａ フルブリッジ回路（フルブリッジ型コンバータ）
２ｂ ハーフブリッジ回路（ハーフブリッジ型コンバータ）
１０ 電圧変換部
１１ 制御部
１２ ゲートドライバ
２０ 負荷
１００ 電圧変換装置
Ｂ 直流電源
Ｃ３ コンデンサ
Ｄ１〜Ｄ７ ダイオード（整流素子）
Ｌ１ インダクタ
Ｑ１〜Ｑ９ スイッチング素子
Ｓ１、Ｓ２ スイッチ
ＴＲ１〜ＴＲ４ トランス
Ｗ１、Ｗ３、Ｗ５、Ｗ７ 一次巻線
Ｗ２ａ、Ｗ２ｂ、Ｗ４ａ、Ｗ４ｂ、Ｗ６、Ｗ８ａ、Ｗ８ｂ 二次巻線

Claims (7)

1. 直流電源と負荷との間に設けられる電圧変換装置であって、
   前記直流電源の電圧を所定レベルの電圧に変換する第１電圧変換回路と、
   前記直流電源の電圧を所定レベルの電圧に変換する第２電圧変換回路と、
   前記第１電圧変換回路および前記第２電圧変換回路の動作を制御する制御部と、を備え、
   前記第１電圧変換回路と前記第２電圧変換回路とが並列に接続され、
   前記第２電圧変換回路の定格出力が、前記第１電圧変換回路の定格出力より大きい電圧変換装置において、
   前記制御部は、
   前記負荷が一定容量未満の小負荷である状態下では、前記第１電圧変換回路のみを動作させて、前記第２電圧変換回路の動作を停止し、
   前記負荷が一定容量以上の大負荷である状態下では、前記第１電圧変換回路と前記第２電圧変換回路の両方を動作させ、
   前記負荷が前記小負荷から前記大負荷へ切り替わる過程で、前記第１電圧変換回路を停止させて、前記第２電圧変換回路のみを動作させ、その後、前記第１電圧変換回路を動作させる、ことを特徴とする電圧変換装置。
2. 請求項１に記載の電圧変換装置において、
   前記制御部は、
   前記負荷が前記小負荷から、当該小負荷より容量が大きく前記大負荷より容量が小さい中負荷へ切り替わる過程で、前記第１電圧変換回路と前記第２電圧変換回路の両方を動作させ、その後、前記第１電圧変換回路を停止させる、ことを特徴とする電圧変換装置。
3. 直流電源と負荷との間に設けられる電圧変換装置であって、
   前記直流電源の電圧を所定レベルの電圧に変換する第１電圧変換回路と、
   前記直流電源の電圧を所定レベルの電圧に変換する第２電圧変換回路と、
   前記第１電圧変換回路および前記第２電圧変換回路の動作を制御する制御部と、を備え、
   前記第１電圧変換回路と前記第２電圧変換回路とが並列に接続され、
   前記第２電圧変換回路の定格出力が、前記第１電圧変換回路の定格出力より大きい電圧変換装置において、
   前記制御部は、
   前記負荷が一定容量未満の小負荷である状態下では、前記第１電圧変換回路のみを動作させて、前記第２電圧変換回路の動作を停止し、
   前記負荷が一定容量以上の大負荷である状態下では、前記第１電圧変換回路と前記第２電圧変換回路の両方を動作させ、
   前記負荷が前記大負荷から前記小負荷へ切り替わる過程で、前記第１電圧変換回路を停止させて、前記第２電圧変換回路のみを動作させ、その後、前記第２電圧変換回路を停止させて、前記第１電圧変換回路を動作させる、ことを特徴とする電圧変換装置。
4. 請求項１ないし請求項３のいずれかに記載の電圧変換装置において、
   前記第１電圧変換回路は、
   トランスと、
   前記トランスの一次側に設けられ、前記直流電源に対して直列に接続される２つのスイッチング素子と、
   前記各スイッチング素子の接続点と前記トランスの一次巻線との間に接続された、コンデンサおよびインダクタの直列回路と、
   前記トランスの二次側に設けられた整流素子と、
   を含むＬＬＣ型コンバータであることを特徴とする電圧変換装置。
5. 請求項１ないし請求項３のいずれかに記載の電圧変換装置において、
   前記第１電圧変換回路は、
   トランスと、
   前記トランスの一次側に設けられ、当該トランスの一次巻線と直列に接続されたスイッチング素子と、
   前記トランスの二次側に設けられた整流素子と、
   を含むフライバック型コンバータであることを特徴とする電圧変換装置。
6. 請求項１ないし請求項５のいずれかに記載の電圧変換装置において、
   前記第２電圧変換回路は、
   トランスと、
   前記トランスの一次側に設けられ、前記直流電源と前記トランスの一次巻線との間にブリッジ接続された４つのスイッチング素子と、
   前記トランスの二次側に設けられた整流素子と、
   を含むフルブリッジ型コンバータであることを特徴とする電圧変換装置。
7. 請求項１ないし請求項５のいずれかに記載の電圧変換装置において、
   前記第２電圧変換回路は、
   トランスと、
   前記トランスの一次側に設けられ、前記直流電源に対して直列に接続される２つのスイッチング素子と、
   前記トランスの二次側に設けられた整流素子と、
   を含むハーフブリッジ型コンバータであることを特徴とする電圧変換装置。

Images