JP2008079454A - 双方向ｄｃ−ｄｃコンバータの制御方法 - Google Patents

Abstract

【課題】降圧動作時のスイッチング損失と同期整流の導通損失の低減、および同じ制御で双方向動作が可能な双方向ＤＣ−ＤＣコンバータの制御方法を提供すること
【解決手段】トランスの高圧電圧側に備えられ、降圧動作で高圧側巻線に交互に逆方向の電圧印加、昇圧動作で同期整流動作をする第１および第２スイッチ素子と、トランスの低圧電圧側に備えられ、降圧動作で同期整流動作、昇圧動作で低圧側巻線に交互に逆方向の電圧印加する第３および第４スイッチ素子と、低圧電圧側で電流を連続させるインダクタンス素子とを備える双方向ＤＣ−ＤＣコンバータの制御方法について、第１および第３スイッチ素子を導通する期間、第２および第４スイッチ素子を導通する期間、第１および第２スイッチ素子が所定期間、共に非導通であると共に、第３および第４スイッチ素子を共に非導通である期間を挟まずに切り替える期間を有する。
【選択図】 図２

Description

本発明は、双方向ＤＣ−ＤＣコンバータの制御方法に関するものであり、特に、簡単なスイッチング制御によりスイッチング損失および導通損失の低減が可能な双方向ＤＣ−ＤＣコンバータの制御方法に関するものである。

非特許文献１に開示されている双方向形ＤＣ−ＤＣコンバータは、一次側がＭＯＳＦＥＴによるハーフブリッジコンバータ、二次側が電流形プッシュプルインバータでそれぞれ構成されている。高圧一次側の主電源Ｅ１をバッテリなどの定電圧電源、低圧二次側のスーパーキャパシタをエネルギー蓄積量に応じてその端子電圧が変化する可変電圧源として、二つの電源の間で電圧調整が行われる。

ここで、非特許文献１では、双方向形ＤＣ−ＤＣコンバータの用途として電気自動車（ＥＶ）用補助電源等の用途を考えている。この場合、キャパシタ充電動作は主電源Ｅ１からのエネルギー回生・余剰電力の吸収が主目的であり、急速な応答性よりもエネルギー伝達効率の増大が要求される。

したがって、キャパシタへの充電時には、ハーフブリッジおよびプッシュプル回路のスイッチ素子を常時一定の最大デューティ（約５０％）で動作させる。二次側コイルのインダクタンス値およびキャパシタの容量値による時定数で決まる電圧上昇率でキャパシタ電圧が上昇する。一方、キャパシタの放電動作では、キャパシタ電圧に応じてプッシュプル回路の各スイッチの重なりオン時間を調整して一次側の電源Ｅ１に印加される電圧が調整される。

三島 智和他、「スーパーキャパシタエネルギー貯蔵システム対応双方向形ＤＣ−ＤＣコンバータ」、信学技報 社団法人電子情報通信学会、ＥＥ２００５−３５（２００５−９）、ｐ．１９−２４

非特許文献１では、キャパシタへの充電時に、ハーフブリッジ回路のスイッチ素子の制御として、５０％を最大デューティとして制御することが記載されている。これにより、非特許文献１の双方向形ＤＣ−ＤＣコンバータでは、ハーフブリッジ回路を構成する一対のスイッチ素子の導通時間がスイッチ素子間で同じ時間幅であり、各スイッチ素子が交互に導通制御されるＰＷＭ制御が行われることとなる。

非特許文献１では、ハーフブリッジ回路のスイッチ素子を制御する際のスイッチングデューティを最大デューティの５０％に固定しているため、両スイッチ素子間のデッドタイムは最小時間に制限されている。しかしながら、一次側の電源Ｅ１や二次側のスーパーキャパシタの電圧の電圧条件によっては、５０％とは異なるスイッチングデューティで制御することとなる。この場合、デッドタイムの継続時間が長くなってしまうことも考えられる。

デッドタイムの継続時間には、プッシュプル回路のスイッチ素子の導通により流れた電流は逆並列ダイオードを介して流れ続けることとなる。電流が逆並列ダイオードを介して流れる場合は、スイッチ素子に流れる場合に比して導通損失が増大してしまい問題である。

また、電圧条件に応じてデッドタイムの継続時間が変化するため、ハーフブリッジ回路のスイッチ素子について、所定タイミングでソフトスイッチング動作の制御を行うことができず、ハードスイッチング動作を行わざるを得ない。スイッチング損失の低減を図ることができず問題である。

本発明は前記背景技術に鑑みなされたものであり、降圧動作時のスイッチング損失と同期整流の導通損失の低減、および同じ制御で双方向動作が可能な双方向ＤＣ−ＤＣコンバータの制御方法を提供することを目的とする。

前記目的を達成するために、請求項１に係る双方向ＤＣ−ＤＣコンバータに制御方法は、トランスと、トランスの高圧電圧側に備えられ、交互に導通することにより、降圧動作においてトランスの高圧側巻線に交互に逆方向に高圧電圧を印加し、昇圧動作において同期整流動作をして高圧側巻線から出力される電流を全波整流する第１および第２スイッチ素子と、第１および第２スイッチ素子にそれぞれ接続される逆並列ダイオードと、第１および第２スイッチ素子にそれぞれ並列接続される第１および第２コンデンサと、トランスの低圧電圧側に備えられ、第１および第２スイッチ素子の導通に応じて導通することにより、降圧動作において同期整流動作をしてトランスの低圧側巻線から出力される電流を全波整流し、昇圧動作において低圧側巻線に交互に逆方向に低圧電圧を印加する第３および第４スイッチ素子と、第３および第４スイッチ素子にそれぞれ接続される逆並列ダイオードと、トランスの低圧電圧側であって低圧電圧に至る経路に備えられ、経路電流を連続させるインダクタンス素子とを備える双方向ＤＣ−ＤＣコンバータの制御方法であって、第１スイッチ素子が導通状態であると共に、第３スイッチ素子が導通状態であるステップと、第２スイッチ素子が導通状態であると共に、第４スイッチ素子が導通状態であるステップと、第１および第２スイッチ素子が共に所定時間の非導通状態であると共に、第３および第４スイッチ素子の導通状態を、共に非導通状態である期間を挟まずに切り替えるステップとを有することを特徴とする。

請求項１に係る双方向ＤＣ−ＤＣコンバータに制御方法では、第１スイッチ素子と第３スイッチ素子とが共に導通状態である期間、および第２スイッチ素子と第４スイッチ素子とが共に導通状態である期間の間に、第１および第２スイッチ素子が共に所定時間の非導通状態にある期間に、第３および第４スイッチ素子の導通状態が、共に非導通状態である期間を挟まずに切り替わる。

これにより、トランスの低圧電圧側に備えられる第３および第４スイッチ素子を、トランスの高圧電圧側に備えられる第１および第２スイッチ素子の各々の導通に応じて導通制御するので、降圧動作において、第３および第４スイッチ素子を同期整流動作させることができる。低圧電圧側を全波整流してインダクタンス素子に流れる経路電流を連続させて平滑された低圧電圧を出力することができる。

また、第３および第４スイッチ素子の導通状態を共に非導通状態である期間を挟まずに切り替えるので、昇圧動作において、トランスの低圧側巻線への電圧印加が途切れることはなく、安定して交互に逆バイアスの電圧を印加することができる。低圧側巻線への電圧印加が途切れる場合に発生するおそれのあるサージ電圧は発生することはない。ここで低圧側巻線に印加される電圧は、インダクタンス素子に連続した経路電流が流れることにより生成される電圧である。

トランスを介して、高圧電圧側から低圧電圧側に電力を送る降圧動作、および低圧電圧側から高圧電圧側に電力を送る昇圧動作を、第１乃至第４スイッチ素子について同じスイッチングタイミングで行うことができる。

また、第１および第２スイッチ素子が共に非導通状態である時間は、高圧電圧および低圧電圧の電圧条件やその他の動作条件に関わらず所定時間に固定され、スイッチング制御のタイミングを不変に維持することができる。

また、請求項２に係る双方向ＤＣ−ＤＣコンバータに制御方法は、請求項１に記載の双方向ＤＣ−ＤＣコンバータに制御方法において、第３および第４スイッチ素子の導通状態を切り替えるタイミングは、降圧動作時に第１または第２スイッチ素子の非導通遷移に応じてトランスが転流動作を行う期間内のタイミングであることを特徴とする。

これにより、降圧動作において、トランスが転流動作を行っている期間内に第３および第４スイッチ素子の導通状態を切り替えることができる。トランスの転流動作の期間には低圧側巻線に起電圧は誘起されない。このため、導通状態を切り替える際に第３および第４スイッチ素子が共に導通状態になる期間を有し、トランスの低圧側巻線の端子間が短絡状態になる場合にも、端子間の短絡に伴う電流が流れてしまうことはない。

また、請求項３に係る双方向ＤＣ−ＤＣコンバータに制御方法は、請求項１に記載の双方向ＤＣ−ＤＣコンバータに制御方法において、第３または第４スイッチ素子の非導通状態への遷移タイミングは、遅くとも、降圧動作時に第１または第２スイッチ素子の非導通遷移に応じて行われるトランスの転流動作が完了するタイミングであることを特徴とする。

これにより、降圧動作において、第３および第４スイッチ素子が共に導通状態にある期間をトランスの転流動作の期間内に収めることができる。第３または第４スイッチ素子が共に導通して低圧側巻線の端子間が短絡する期間に、低圧側巻線の端子間に起電圧が誘起されることはなく、端子間の短絡に伴う電流が流れてしまうことはない。

また、請求項４に係る双方向ＤＣ−ＤＣコンバータに制御方法は、請求項１に記載の双方向ＤＣ−ＤＣコンバータに制御方法において、第４スイッチ素子の非導通遷移から第１スイッチ素子の導通遷移までの時間、または第３スイッチ素子の非導通遷移から第２スイッチ素子の導通遷移までの時間は、少なくとも、第２スイッチ素子、または第１スイッチ素子に備えられる逆並列ダイオードのリカバリー時間であることを特徴とする。

これにより、第１および第２スイッチ素子の逆並列ダイオードでは、順バイアス状態から逆バイアス状態への切り替え後のリカバリー時間には逆方向にも電流が流れることが知られている。昇圧動作において、第４スイッチ素子の非導通遷移から第１スイッチ素子の導通遷移までの時間、または第３スイッチ素子の非導通遷移から第２スイッチ素子の導通遷移までの時間を、第２または第１スイッチ素子に備えられる逆並列ダイオードのリカバリー時間以上の時間とすれば、切り替えられて導通する第１または第２スイッチ素子と、第２または第１スイッチ素子の逆並列ダイオードとを介して貫通電流が流れることはない。

また、請求項５に係る双方向ＤＣ−ＤＣコンバータに制御方法は、請求項１に記載の双方向ＤＣ−ＤＣコンバータに制御方法において、所定時間は、降圧動作時に第１または第２スイッチ素子の非導通遷移から、トランスの転流動作において高圧側巻線の漏れインダクタンスと第１および第２コンデンサとのＬＣ共振により第１または第２スイッチ素子の端子間電圧が最小になるまでの時間であることを特徴とする。

これにより、降圧動作において、トランスの高圧側巻線における漏れインダクタンスに蓄積されたエネルギーを、漏れインダクタンスと第１および第２コンデンサとの間でＬＣ共振させることにより、所定のタイミングで、漏れインダクタンスと第１および第２コンデンサとの接続点、すなわち第１および第２スイッチ素子の接続点の電圧を極小値または極大値とすることができる。第１または第２スイッチ素子の端子間の電圧を最小の電圧値とすることができ、このタイミングで第１または第２スイッチ素子を導通状態に遷移させるソフトスイッチング動作を行うことができる。

また、請求項６に係る双方向ＤＣ−ＤＣコンバータに制御方法は、請求項５に記載の双方向ＤＣ−ＤＣコンバータに制御方法において、所定時間は、第１または第２スイッチ素子の非導通遷移から高圧側巻線の端子間電圧がなくなるまでの時間と、ＬＣ共振の１／４周期の時間とを加えた時間であることを特徴とする。

これにより、導通状態にある第１または第２スイッチ素子の一方により高圧側巻線には高圧電圧が印加されている。第１または第２スイッチ素子が共に非導通状態に遷移することにより、高圧側巻線のエネルギーが第１および第２コンデンサに充放電されて高圧側巻線の端子間電圧が減少する。高圧側巻線の端子間電圧がなくなった後は、漏れインダクタンスに蓄積されたエネルギーが、漏れインダクタンスと第１および第２コンデンサとの間でＬＣ共振を行う。ＬＣ共振の１／４共振周期で第１または第２スイッチ素子の端子間の電圧は最小値となる。両者の時間を加えて、第１または第２スイッチ素子が共に非導通状態にある所定時間とすれば、第１または第２スイッチ素子をソフトスイッチング動作させることができる。

また、請求項７に係る双方向ＤＣ−ＤＣコンバータに制御方法は、請求項５に記載の双方向ＤＣ−ＤＣコンバータに制御方法において、第３および第４スイッチ素子の導通状態を切り替えるタイミングは、第１および第２スイッチ素子が共に非導通状態である期間の略中央のタイミングであることを特徴とする。

これにより、降圧動作において、第３および第４スイッチ素子の導通状態の切替タイミングを、実質的にトランスの転流動作期間とすることができる。

本発明によれば、高圧電圧側に第１および第２スイッチ素子を備え低圧電圧側に第３および第４スイッチ素子を備えて、同じスイッチングのタイミングにより降圧および昇圧動作を行うことができると共に、第１および第２スイッチ素子が共に非導通状態である期間を電圧条件やその他の条件に関わらず所定時間とすることにより、この期間の導通損失を低減することができると共に、固定された非導通状態の所定時間に合わせてソフトスイッチング動作を行うことによりスイッチング損失を低減することが可能な双方向ＤＣ−ＤＣコンバータの制御方法を提供することが可能となる。

以下、本発明の双方向ＤＣ−ＤＣコンバータの制御方法について具体化した実施形態を図１乃至図１８に基づき図面を参照しつつ詳細に説明する。

図１には本実施形態の双方向ＤＣ−ＤＣコンバータの回路図を示す。トランスＴを介して、高圧電圧ＥＨから低圧電圧ＥＬに電力を送出する降圧動作と、低圧電圧ＥＬから高圧電圧ＥＨに電力を送出する昇圧動作との、双方向の電力伝達が可能なＤＣ−ＤＣコンバータの一例である。図１に示す双方向ＤＣ−ＤＣコンバータの制御方法について以下に説明する。

先ず、双方向ＤＣ−ＤＣコンバータの回路図は以下の構成を有している。トランスＴの高圧側巻線ＬＨの基準端子（図１中、●印が付されている端子）は、ＭＯＳトランジスタＱ１のドレイン端子およびＭＯＳトランジスタＱ２のソース端子に接続されている。また、高圧側巻線ＬＨの非基準端子は、コンデンサＣ１およびＣ２の一端子が接続されている。

また、ＭＯＳトランジスタＱ１のソース端子とコンデンサＣ１の他端子は、共に高圧電圧ＥＨの負極に接続されており、ＭＯＳトランジスタＱ２のドレイン端子とコンデンサＣ２の他端子は、共に高圧電圧ＥＨの正極に接続されている。

ここで、ＭＯＳトランジスタＱ１、Ｑ２は、共に逆並列ダイオードＤ１、Ｄ２を備え、更に、コンデンサＣＰ１、ＣＰ２が並列に接続されている。

トランスＴの低圧ＥＬ側は、中間タップを挟んで２つの低圧側巻線ＬＬ１、ＬＬ２を備えている。中間タップは、低圧側巻線ＬＬ２の基準端子（図１中、●印が付されている端子）と低圧側巻線ＬＬ１の非基準端子とが接続されている。中間タップはインダクタンス素子ＬＯの一端に接続されており、インダクタンス素子ＬＯの他端は低圧電圧ＥＬの正極に接続されている。また、低圧側巻線ＬＬ１の基準端子および低圧側巻線ＬＬ２の非基準端子は、それぞれＭＯＳトランジスタＱｒ１、Ｑｒ２のドレイン端子が接続されており、ＭＯＳトランジスタＱｒ１、Ｑｒ２のソース端子は低圧電圧ＥＬの負極に接続されている。尚、ＭＯＳトランジスタＱｒ１、Ｑｒ２は、共に逆並列ダイオードＤｒ１、Ｄｒ２を備えている。

図１の双方向ＤＣ−ＤＣコンバータにおいて、降圧動作または／および昇圧動作を奏するＭＯＳトランジスタＱ１、Ｑ２、Ｑｒ１、Ｑｒ２のスイッチング制御のタイミング図を図２に示す。

本実施形態では、図１に示す双方向ＤＣ−ＤＣコンバータにおいて、降圧動作および昇圧動作を共に同じスイッチング制御で行うことができる。以下に示す８つのスイッチング状態を順次繰り返すスイッチング制御で行うことができる。

スイッチング状態（１）では、ＭＯＳトランジスタＱ１のゲート電圧ＶＧＱ１、およびＭＯＳトランジスタＱｒ１のゲート電圧ＶＧＱｒ１をハイレベルとすることにより、ＭＯＳトランジスタＱ１、Ｑｒ１を共に導通状態とする。

スイッチング状態（２）では、ＭＯＳトランジスタＱｒ１のゲート電圧ＶＧＱｒ１はハイレベルに維持したまま、ＭＯＳトランジスタＱ１のゲート電圧ＶＧＱ１をローレベルとする。ＭＯＳトランジスタＱｒ１を導通状態に維持したまま、ＭＯＳトランジスタＱ１を非導通状態とする。

スイッチング状態（３）では、ＭＯＳトランジスタＱｒ１のゲート電圧ＶＧＱｒ１はハイレベルに維持したまま、ＭＯＳトランジスタＱｒ２のゲート電圧ＶＧＱｒ２をハイレベルとする。ＭＯＳトランジスタＱｒ１を導通状態に維持したまま、ＭＯＳトランジスタＱｒ２を導通状態とする。

スイッチング状態（４）では、ＭＯＳトランジスタＱｒ２のゲート電圧ＶＧＱｒ２はハイレベルに維持したまま、ＭＯＳトランジスタＱｒ１のゲート電圧ＶＧＱｒ１をローレベルとする。ＭＯＳトランジスタＱｒ２を導通状態に維持したまま、ＭＯＳトランジスタＱｒ１を非導通状態とする。

尚、スイッチング状態（３）の継続時間を僅かとし、スイッチング状態（２）からスイッチング状態（４）に直ちに移行する構成としても良い。すなわち、ＭＯＳトランジスタＱｒ１のゲート電圧ＶＧＱｒ１をローレベルとするタイミングと略同時に、ＭＯＳトランジスタＱｒ２のゲート電圧ＶＧＱｒ２をハイレベルとする。ＭＯＳトランジスタＱｒ１を非導通状態にすると略同時に、ＭＯＳトランジスタＱｒ２を導通状態とする。

更に、スイッチング状態（５）では、ＭＯＳトランジスタＱ２のゲート電圧ＶＧＱ２、およびＭＯＳトランジスタＱｒ２のゲート電圧ＶＧＱｒ２をハイレベルとすることにより、ＭＯＳトランジスタＱ２、Ｑｒ２を共に導通状態とする。

スイッチング状態（６）では、ＭＯＳトランジスタＱｒ２のゲート電圧ＶＧＱｒ２はハイレベルに維持したまま、ＭＯＳトランジスタＱ２のゲート電圧ＶＧＱ２をローレベルとする。ＭＯＳトランジスタＱｒ２を導通状態に維持したまま、ＭＯＳトランジスタＱ２を非導通状態とする。

スイッチング状態（７）では、ＭＯＳトランジスタＱｒ２のゲート電圧ＶＧＱｒ２はハイレベルに維持したまま、ＭＯＳトランジスタＱｒ１のゲート電圧ＶＧＱｒ１をハイレベルとする。ＭＯＳトランジスタＱｒ２を導通状態に維持したまま、ＭＯＳトランジスタＱｒ１を導通状態とする。

スイッチング状態（８）では、ＭＯＳトランジスタＱｒ１のゲート電圧ＶＧＱｒ１はハイレベルに維持したまま、ＭＯＳトランジスタＱｒ２のゲート電圧ＶＧＱｒ２をローレベルとする。ＭＯＳトランジスタＱｒ１を導通状態に維持したまま、ＭＯＳトランジスタＱｒ２を非導通状態とする。

尚、スイッチング状態（７）の継続時間を僅かとし、スイッチング状態（６）からスイッチング状態（８）に直ちに移行する構成としても良い。すなわち、ＭＯＳトランジスタＱｒ２のゲート電圧ＶＧＱｒ２をローレベルとするタイミングと略同時に、ＭＯＳトランジスタＱｒ１のゲート電圧ＶＧＱｒ１をハイレベルとする。ＭＯＳトランジスタＱｒ２を非導通状態にすると略同時に、ＭＯＳトランジスタＱｒ１を導通状態とする。

図２のスイッチング制御では、ＭＯＳトランジスタＱ１、Ｑ２が共に非導通状態にあるデッドタイムは、高圧電圧ＥＨ、低圧電圧ＥＬや、その他の動作条件に関わらず所定時間に固定とされる。これにより降圧動作においては非対称ＰＷＭ制御が行われる。また、ＭＯＳトランジスタＱｒ１、Ｑｒ２においては、導通状態の切り替えに際し、共に非導通状態になるデッドタイムは設けない。

以上に説明したスイッチング状態（１）〜（８）によりスイッチング制御を行い、図１の双方向ＤＣ−ＤＣコンバータについて、降圧動作および昇圧動作を共に行うことができる。図３〜図１１により降圧動作を、図１２〜図１５により昇圧動作を説明する。

先ず、降圧動作について説明する。図３はスイッチング状態（１）の動作状態である。ＭＯＳトランジスタＱ１が導通し、コンデンサＣ１、Ｃ２から高圧側巻線ＬＨを介してＭＯＳトランジスタＱ１を経て接地電位に電流が流れる。高圧側巻線ＬＨの非基準端子に高電圧が印加され、トランスＴの励磁が開始される。これにより、低圧側巻線ＬＬ１の非基準端子からインダクタンス素子ＬＯを介して低圧電圧ＥＬに電流が流れる。この状態では、ＭＯＳトランジスタＱｒ１は、導通状態にあり同期整流素子として機能する。

尚、図３中、ＭＯＳトランジスタＱ１に接地電位側から流れる電流（図中、破線で表示）は、前のサイクルにおけるトランスＴの転流動作に伴う電流である。転流動作の完了に先立ってＭＯＳトランジスタＱ１を導通することにより、転流動作の完了に引き続いて高圧側巻線ＬＨの非基準端子から電流が流れトランスＴの励磁が開始される。

図４はスイッチング状態（２）の動作状態である。図４では、ＭＯＳトランジスタＱ１の非導通直後の状態を示している。ＭＯＳトランジスタＱ１が非導通とされることにより、コンデンサＣＰ１の充電およびコンデンサＣＰ２の放電が行われ、高圧側巻線ＬＨの端子間に印加されている電圧が減少する。但し、高圧側巻線ＬＨの端子間電圧は減少するものの、スイッチング状態（１）（図３）と同じバイアス関係が維持されるので、低圧側巻線ＬＬ１の非基準端子からインダクタンス素子ＬＯを介して低圧電圧ＥＬに電流は流れ続ける。ＭＯＳトランジスタＱｒ１も同期整流素子として機能する。

図５はスイッチング状態（３）の動作状態である。スイッチング状態（３）の動作状態に先立ち、高圧側巻線ＬＨの端子間電圧が減少すると、高圧側巻線ＬＨと低圧側巻線ＬＬ１、ＬＬ２との間の励磁電圧はなくなり、高圧側巻線ＬＨには漏れインダクタンス成分による起電力が現れる。高圧側巻線ＬＨでは基準端子側が高電圧となり高圧側巻線ＬＨに流れる電流は維持される。一方、低圧側巻線ＬＬ１、ＬＬ２には励磁電圧が現れず、端子間は短絡された状態となる。トランスＴによる転流動作である。

この転流動作が開始された後、ＭＯＳトランジスタＱｒ２を導通状態にしてスイッチング状態（３）の動作状態に移行する。トランスＴが転流動作の期間にあるので、低圧側巻線ＬＬ１、ＬＬ２の端子間には起電圧は誘起されない。ＭＯＳトランジスタＱｒ１、Ｑｒ２を共に導通した場合のインダクタンス素子ＬＯに流れる出力電流は、低圧側巻線ＬＬ１、ＬＬ２に共に流れ、順次低圧側巻線ＬＬ１から低圧側巻線ＬＬ２に切り替わることとなる。出力コイルとして機能するインダクタンス素子ＬＯに流れる電流が連続するように電流経路が切り替えられる。

その後、図６のスイッチング状態（４）の動作状態に移行する。転流動作が継続し低圧側巻線ＬＬ１に流れる電流が残留している状態で、ＭＯＳトランジスタＱｒ１を非導通状態とする。非導通後は、ＭＯＳトランジスタＱｒ１の逆並列ダイオードＤｒ１により電流は継続して流すことができる。これと相前後して、高圧側巻線ＬＨでは基準端子の電圧が高電圧に達し、ＭＯＳトランジスタＱ２の逆並列ダイオードＤ２を介して高圧電圧ＥＨに向かって電流が流れるようになる。

ここで、ＭＯＳトランジスタＱｒ１の非導通状態への遷移タイミングは、トランスＴの転流動作が継続している期間であることが好ましい。転流動作の継続期間であれば、低圧側巻線ＬＬ１、ＬＬ２の端子間には起電圧が誘起されないところ、転流動作が完了した時点で励磁電圧が誘起されることとなる。この時点でＭＯＳトランジスタＱｒ２に加えてＭＯＳトランジスタＱｒ１も導通状態にあると、低圧側巻線ＬＬ１、ＬＬ２の端子間が短絡された状態にあるため、励磁電圧により低圧ＥＬ側に電流が流れてしまうおそれがあるからである。

尚、転流動作の期間であれば、ＭＯＳトランジスタＱｒ２の導通とＭＯＳトランジスタＱｒ１の非導通とは、同時に行ってもよい。ＭＯＳトランジスタＱｒ１、Ｑｒ２が非導通であっても、逆並列ダイオードＤｒ１、Ｄｒ２を介して電流が流れるからである。

図７はスイッチング状態（５）の動作状態である。スイッチング状態（４）でＭＯＳトランジスタＱｒ１を非導通状態とし、高圧側巻線ＬＨでは基準端子が高電圧に達し、ＭＯＳトランジスタＱ２の逆並列ダイオードＤ２を介して高圧電圧ＥＨに向かって電流が流れている状態で、ＭＯＳトランジスタＱ２を導通状態に遷移する。

その後、高圧電圧ＥＨからＭＯＳトランジスタＱ２を介して高圧側巻線ＬＨを経てコンデンサＣ１、Ｃ２に電流が流れる。高圧側巻線ＬＨの基準端子に高電圧が印加され、トランスＴの逆方向に励磁が開始される。これにより、低圧側巻線ＬＬ２の基準端子からインダクタンス素子ＬＯを介して低圧電圧ＥＬに電流が流れる。この状態では、ＭＯＳトランジスタＱｒ２は導通状態にあり同期整流素子として機能する。

図８はスイッチング状態（６）の動作状態である。スイッチング状態（２）（図４）に対応する動作状態である。図８では、ＭＯＳトランジスタＱ２の非導通直後の状態を示している。ＭＯＳトランジスタＱ２が非導通とされることにより、コンデンサＣＰ１の放電およびコンデンサＣＰ２の充電が行われ、高圧側巻線ＬＨの端子間に印加されている電圧は減少する。但し、高圧側巻線ＬＨの端子間電圧は減少するものの、スイッチング状態（５）（図７）と同じバイアス関係が維持されるので、低圧側巻線ＬＬ２の基準端子からインダクタンス素子ＬＯを介して低圧電圧ＥＬに電流は流れ続ける。ＭＯＳトランジスタＱｒ２も同期整流素子として機能する。

図９はスイッチング状態（７）の動作状態である。スイッチング状態（３）（図５）に対応する動作状態である。スイッチング状態（７）の動作状態に先立ち、高圧側巻線ＬＨの端子間電圧が減少すると、高圧側巻線ＬＨと低圧側巻線ＬＬ１、ＬＬ２との間の励磁電圧はなくなり、高圧側巻線ＬＨには漏れインダクタンス成分による起電力が現れる。高圧側巻線ＬＨでは非基準端子側が高電圧レベルとなり高圧側巻線ＬＨに流れる電流は維持される。一方、低圧側巻線ＬＬ１、ＬＬ２には励磁電圧が現れず、端子間は短絡された状態となる。トランスＴによる転流動作である。

この転流動作が開始された後、ＭＯＳトランジスタＱｒ１を導通状態にしてスイッチング状態（７）の動作状態に移行する。トランスＴが転流動作の期間にあるので、低圧側巻線ＬＬ１、ＬＬ２の端子間には起電圧は誘起されない。ＭＯＳトランジスタＱｒ１、Ｑｒ２を共に導通した場合のインダクタンス素子ＬＯに流れる出力電流は、低圧側巻線ＬＬ１、ＬＬ２に共に流れ、順次低圧側巻線ＬＬ２から低圧側巻線ＬＬ１に切り替わることとなる。出力コイルとして機能するインダクタンス素子ＬＯに流れる電流が連続するように電流経路が切り替えられる。

その後に移行する図１０のスイッチング状態（８）の動作状態は、スイッチング状態（４）（図６）に対応する動作状態である。転流動作が継続し低圧側巻線ＬＬ２に流れる電流が残留している状態で、ＭＯＳトランジスタＱｒ２を非導通状態とする。非導通後は、ＭＯＳトランジスタＱｒ２の逆並列ダイオードＤｒ２により電流は継続して流すことができる。これと相前後して、高圧側巻線ＬＨでは非基準端子が高電圧に達し、ＭＯＳトランジスタＱ１の逆並列ダイオードＤ１を介して電流が流れるようになる。

ここで、ＭＯＳトランジスタＱｒ２の非導通状態への遷移タイミングは、トランスＴの転流動作が継続している期間であることが好ましい。転流動作の継続期間であれば、低圧側巻線ＬＬ１、ＬＬ２の端子間には起電圧が誘起されないところ、転流動作が完了した時点で励磁電圧が誘起されることとなる。この時点でＭＯＳトランジスタＱｒ１に加えてＭＯＳトランジスタＱｒ２も導通状態にあると、低圧側巻線ＬＬ１、ＬＬ２の端子間が短絡された状態にあるため、励磁電圧により低圧側に電流が流れてしまうおそれがあるからである。

尚、転流動作の期間であれば、ＭＯＳトランジスタＱｒ１の導通とＭＯＳトランジスタＱｒ２の非導通とは、同時に行ってもよい。ＭＯＳトランジスタＱｒ１、Ｑｒ２が非導通であっても、逆並列ダイオードＤｒ１、Ｄｒ２を介して電流が流れるからである。

図１１は、ＭＯＳトランジスタＱ１、Ｑ２が共に非導通状態にあるデッドタイム期間の動作を詳細に示すタイミング図である。

スイッチング状態（１）で、ゲート電圧ＶＧＱ１がハイレベル、ゲート電圧ＶＧＱ２がローレベルであることにより、ＭＯＳトランジスタＱ１は導通状態にあり、ＭＯＳトランジスタＱ２は非導通状態にある。高圧側巻線ＬＨにおいて、基準端子に対する非基準端子の電位を正にとると、端子間電圧ＶＬＨは高い電圧レベルにある。ここで、端子間電圧ＶＬＨ０はトランスＴの励磁電圧分である。

ゲート電圧ＶＧＱ１がローレベルに遷移しＭＯＳトランジスタＱ１が非導通状態に移行してスイッチング状態（２）になると、高圧側巻線ＬＨの端子間電圧ＶＬＨ、ＶＬＨ０が減少し、やがて励磁電圧に係る高圧側巻線ＬＨの端子間電圧ＶＬＨ、ＶＬＨ０が０Ｖになる（図１１中、（Ａ））。

次にスイッチング状態（３）、（４）に移行する。ここではトランスＴには励磁電圧は印加されず（図１１中、（Ｂ））、低圧側巻線ＬＬ１、ＬＬ２の端子間電圧が０Ｖとなる（不図示）。他方、高圧側巻線ＬＨには漏れインダクタンス成分が存在するので、端子間電圧ＶＬＨが０Ｖとなった後は、漏れインダクタンス成分に残留する電磁エネルギーが放出される。放出先は、コンデンサＣＰ１、ＣＰ２である。漏れインダクタンス成分とコンデンサＣＰ１、ＣＰ２との間でＬＣ共振が開始される（図１１中、（Ｃ））。ＬＣ共振により、端子間電圧ＶＬＨが負電圧となり極小値に至る時点で、ゲート電圧ＶＧＱ２をハイレベルに遷移してＭＯＳトランジスタＱ２を導通状態に遷移する。

端子間電圧ＶＬＨが極小値に至る時点では、高圧側巻線ＬＨの基準端子の電位は最大となり、ＭＯＳトランジスタＱ２のドレイン・ソース端子間の端子間電圧は最小となる。この時点でＭＯＳトランジスタＱ２をスイッチングすることにより、ソフトスイッチング動作を実現することができる。ここで、ＬＣ共振が開始してから端子間電圧ＶＬＨが極小値になるまでの時間は、ＬＣ共振の略１／４周期であることが知られている。

トランスの励磁電圧が減少する期間（Ａ）と、高圧側巻線ＬＨの漏れインダクタンスに残留している電磁エネルギーにより、漏れインダクタンスとコンデンサＣＰ１、ＣＰ２との間で行われるＬＣ共振の略１／４周期の期間（Ｂ）とを加算した時間を、ＭＯＳトランジスタＱ１、Ｑ２のデッドタイムとし降圧動作において非対称ＰＷＭ動作を行うので、ＭＯＳトランジスタＱ１、Ｑ２のデッドタイムが所定時間に固定され、導通状態への遷移をソフトスイッチング動作により行うことができる。

本実施形態の降圧動作では、トランスＴの低圧電圧ＥＬ側に備えられるＭＯＳトランジスタＱｒ１、Ｑｒ２を、高圧電圧ＥＨ側に備えられるＭＯＳトランジスタＱ１、Ｑ２の各々の導通に応じて導通制御し同期整流素子として機能させることができる。低圧電圧ＥＬ側を全波整流してインダクタンス素子ＬＯに流れる出力電流を連続させて平滑された低圧電圧ＥＬを出力することができる。

この場合、同期整流機能を奏するＭＯＳトランジスタＱｒ１、Ｑｒ２は、導通状態が切り替わる際、共に非導通状態となる期間がない。常に同期整流素子として機能するＭＯＳトランジスタＱｒ１またはＱｒ２に電流が流れ逆並列ダイオードＤｒ１、Ｄｒ２には流れない。低圧電圧ＥＬ側の導通損失を低減することができる。

また、ＭＯＳトランジスタＱ１、Ｑ２が共に非導通状態であるデッドタイムの期間は、高圧電圧ＥＨおよび低圧電圧ＥＬの電圧条件やその他の動作条件に関わらず、図１１における（Ａ）および（Ｃ）の時間に固定され、ＭＯＳトランジスタＱ１、Ｑ２のソフトスイッチング制御を行うことができる。降圧動作において、ＭＯＳトランジスタＱ１、Ｑ２を非対称ＰＷＭ制御する場合、ソフトスイッチング制御によりスイッチング損失の低減を図ることができる。

また、ＭＯＳトランジスタＱｒ１、Ｑｒ２の導通状態の切替タイミングは、ＭＯＳトランジスタＱ１、Ｑ２の非導通遷移に応じてトランスＴが転流動作を行う期間内のタイミングである。トランスＴの転流動作の期間には低圧側巻線ＬＬ１、ＬＬ２には励磁電圧が誘起されないため、導通状態の切り替えの際、ＭＯＳトランジスタＱｒ１、Ｑｒ２が共に導通状態になる期間を有し低圧側巻線ＬＬ１、ＬＬ２の端子間が短絡状態になる場合にも、端子間に無用な電流が流れてしまうことはない。低圧側巻線ＬＬ１、ＬＬ２の一方から他方への電流経路の切り替えをスムーズに行うことができる。

また、ＭＯＳトランジスタＱｒ１、Ｑｒ２の非導通状態への遷移タイミングは、遅くともＭＯＳトランジスタＱ１、Ｑ２の非導通遷移に応じて行われるトランスＴの転流動作が完了するタイミングであるので、ＭＯＳトランジスタＱｒ１、Ｑｒ２が共に導通状態にある期間をトランスＴの転流動作の期間内に収めることができる。ＭＯＳトランジスタＱｒ１、Ｑｒ２が共に導通して低圧側巻線ＬＬ１、ＬＬ２の端子間が短絡する期間に、低圧側巻線ＬＬ１、ＬＬ２の端子間に電圧が誘起されることはなく無用な電流が流れてしまうことはない。

また、ＭＯＳトランジスタＱ１、Ｑ２が共に非導通状態にあるデッドタイムの期間は、ＭＯＳトランジスタＱ１、Ｑ２の非導通遷移から、トランスＴの転流動作において高圧側巻線ＬＨの漏れインダクタンスとコンデンサＣＰ１、ＣＰ２とのＬＣ共振によりＭＯＳトランジスタＱ１、Ｑ２のドレイン・ソース端子間の電圧が最小になるまでの時間である。これにより、高圧側巻線ＬＨにおける漏れインダクタンスに蓄積されたエネルギーを，漏れインダクタンスとコンデンサＣＰ１、ＣＰ２との間でＬＣ共振させ、ＭＯＳトランジスタＱ１、Ｑ２を導通状態に遷移させるソフトスイッチング動作を行うことができる。

ここで、ＭＯＳトランジスタＱ１、Ｑ２のデッドタイムが、トランスＴの励磁電圧の解消期間と、漏れインダクタンスとコンデンサＣＰ１、ＣＰ２とのＬＣ共振による転流期間とに、略２分される場合には、ＭＯＳトランジスタＱｒ１、Ｑｒ２の導通状態の切替タイミングを、ＭＯＳトランジスタＱ１、Ｑ２のデッドタイムの略中央のタイミングとすることができる。

次に、図１２〜図１５により昇圧動作を説明する。図１２はスイッチング状態（８）から（１）〜（２）の動作状態である。ＭＯＳトランジスタＱｒ１が導通し、低圧電圧ＥＬから、インダクタンス素子ＬＯ、低圧側巻線ＬＬ１を介しＭＯＳトランジスタＱｒ１を経て接地電位に至る経路で電流が流れる。トランスＴが励磁され、高圧側巻線ＬＨの非基準端子に高電圧が誘起される。このとき、ＭＯＳトランジスタＱ１が導通していれば同期整流素子として（スイッチング状態（１））、導通していなければ逆並列ダイオードＤ１により（スイッチング状態（２））、高圧側巻線ＬＨを介してコンデンサＣ１が充電される。

図１３はスイッチング状態（３）〜（４）の動作状態である。ＭＯＳトランジスタＱｒ２が導通し、これと同時にあるいは共に導通状態になる期間を経て、ＭＯＳトランジスタＱｒ１が非導通状態となる。

ＭＯＳトランジスタＱｒ１、Ｑｒ２が共に導通状態にあれば（スイッチング状態（３））、低圧側巻線ＬＬ１、ＬＬ２の端子間は短絡状態となる。トランスＴへの励磁電圧の印加はなくなるので、高圧側巻線ＬＨの端子間にも起電圧は誘起されず、スイッチング状態（２）（図１２）の電流が流れ続ける。即ち、逆並列ダイオードＤ１から高圧側巻線ＬＨを介してコンデンサＣ１に電流が流れ続ける。

ＭＯＳトランジスタＱｒ１が非導通状態になれば（スイッチング状態（４））、低圧電圧ＥＬ側では、インダクタンス素子ＬＯに流れる電流が連続しながら低圧側巻線ＬＬ１から低圧側巻線ＬＬ２へと移る。トランスＴの励磁方向が逆転して高圧側巻線ＬＨの基準端子が高電圧となり、ＭＯＳトランジスタＱ２の逆並列ダイオードＤ２を介してコンデンサＣ２を充電する方向に電流が流れる。

図１４はスイッチング状態（５）〜（６）の動作状態である。ＭＯＳトランジスタＱｒ２が導通し、低圧電圧ＥＬから、インダクタンス素子ＬＯ、低圧側巻線ＬＬ２を介しＭＯＳトランジスタＱｒ２を経て接地電位に至る経路で電流が流れる。トランスＴの励磁により、高圧側巻線ＬＨの基準端子に高電圧が誘起される。このとき、ＭＯＳトランジスタＱ２が導通していれば同期整流素子として（スイッチング状態（５））、導通していなければ逆並列ダイオードＤ２により（スイッチング状態（６））、高圧側巻線ＬＨを介してコンデンサＣ２が充電される。

ここで、ＭＯＳトランジスタＱ２が導通状態に遷移するスイッチング状態（５）のタイミングは、少なくとも、それ以前のスイッチング状態（４）においてＭＯＳトランジスタＱ１の逆並列ダイオードＤ１に電流に逆バイアスが印加された時点からダイオードのリカバリー時間の経過後である必要がある。リカバリー時間の経過前にＭＯＳトランジスタＱ２を導通状態に遷移すると、ＭＯＳトランジスタＱ２から逆並列ダイオードＤ１を介して貫通電流が流れてしまうからである。

具体的には、ＭＯＳトランジスタＱｒ１の非導通状態への遷移タイミング（スイッチング状態（３）〜（４））から、ＭＯＳトランジスタＱ２の導通状態への遷移タイミング（スイッチング状態（５））の時間が、逆並列ダイオードＤ１のリカバリー時間以上であることが好ましい。

図１５はスイッチング状態（７）〜（８）の動作状態は、 図１３はスイッチング状態（３）〜（４）の動作状態と同様である。ＭＯＳトランジスタＱｒ１が導通し、これと同時にあるいは共に導通状態になる期間を経て、ＭＯＳトランジスタＱｒ２が非導通状態となる。

ＭＯＳトランジスタＱｒ１、Ｑｒ２が共に導通状態にあれば（スイッチング状態（７））、低圧側巻線ＬＬ１、ＬＬ２の端子間は短絡状態となる。トランスＴへの励磁電圧の印加はなくなるので、高圧側巻線ＬＨの端子間にも起電圧は誘起されず、スイッチング状態（６）（図１４）の電流が流れ続ける。即ち、逆並列ダイオードＤ２を介してコンデンサＣ２に電流が流れ続ける。

ＭＯＳトランジスタＱｒ２が非導通状態になれば（スイッチング状態（８））、低圧電圧ＥＬ側では、インダクタンス素子ＬＯに流れる電流が連続しながら低圧側巻線ＬＬ２から低圧側巻線ＬＬ１へと移る。トランスＴの励磁方向が逆転して高圧側巻線ＬＨの非基準端子が高電圧となり、ＭＯＳトランジスタＱ１の逆並列ダイオードＤ１を介してコンデンサＣ１を充電する方向に電流が流れる（図１２と同様な状態）。

本実施形態の昇圧動作では、ＭＯＳトランジスタＱｒ１、Ｑｒ２の導通状態が切り替わる際、共に非導通状態になる期間を挟まないので、トランスＴの低圧側巻線ＬＬ１、ＬＬ２への電圧印加が途切れることはない。サージ電圧の発生を抑制することができ安定して交互に逆バイアスの電圧を印加することができる。ここで低圧側巻線ＬＬ１、ＬＬ２に印加される電圧は、インダクタンス素子ＬＯに連続した経路電流が流れることにより生成され、低圧電圧ＥＬに対して昇圧された電圧となる。

また、ＭＯＳトランジスタＱｒ２の非導通遷移からＭＯＳトランジスタＱ１の導通遷移までの時間は、少なくとも、ＭＯＳトランジスタＱ２に備えられる逆並列ダイオードＤ２のリカバリー時間であり、またはＭＯＳトランジスタＱｒ１の非導通遷移からＭＯＳトランジスタＱ２の導通遷移までの時間は、少なくとも、ＭＯＳトランジスタＱ１に備えられる逆並列ダイオードＤ１のリカバリー時間であるので、切り替えられて導通するＭＯＳトランジスタＱ１、Ｑ２と、逆並列ダイオードＤ１、Ｄ２とを介して貫通電流が流れることはない。

トランスＴを介して、高圧電圧ＥＨから低圧電圧ＥＬに電力を送る降圧動作、および低圧電圧ＥＬから高圧電圧ＥＨに電力を送る昇圧動作を共に、ＭＯＳトランジスタＱ１、Ｑ２、Ｑｒ１、Ｑｒ２について、図２で示したスイッチング制御のタイミングで行うことができる。双方向ＤＣ−ＤＣコンバータの何れの方向への制御も同じにすることができ、制御を簡略化することができる。

ここで、ＭＯＳトランジスタＱ１、Ｑ２、Ｑｒ１、Ｑｒ２は、第１〜第４スイッチ素子の一例であり、コンデンサＣＰ１、ＣＰ２は、第１、第２コンデンサの一例である。

図１６〜図１８は、本発明の双方向ＤＣ−ＤＣコンバータの制御方法である図２のスイッチングタイミングを適用することができる別回路例である。
図１６はブーストハーフブリッジ回路、図１７は、アクティブクランプフォワード回路、図１８はアクティブクランプフォワード回路にカレントダブラ整流回路を付加した回路である。いずれも、図１の回路と同じ符号を付した素子は、同じ作用、機能を奏するものである。

以上詳細に説明したとおり、本実施形態に係る双方向ＤＣ−ＤＣコンバータの制御方法によれば、降圧動作および昇圧動作を同じスイッチング制御のタイミングで制御することができ、制御を簡略化することができる。

降圧動作においては、高圧電圧ＥＨ側のＭＯＳトランジスタＱ１、Ｑ２に対して非対称ＰＷＭ制御を行うことにより、デッドタイムを所定時間に固定することができる。このため、ＭＯＳトランジスタＱ１、Ｑ２に対してソフトスイッチング動作を行わせることができ、スイッチング損失を低減することができる。

また、低圧電圧ＥＬ側のＭＯＳトランジスタＱｒ１、Ｑｒ２については、共に非導通状態にある期間が存在しないので、降圧動作において、ＭＯＳトランジスタＱｒ１、Ｑｒ２により同期整流動作をする際、逆並列ダイオードＤｒ１、Ｄｒ２に電流が流れる期間が短くなるので、導通損失を低減することができる。

また、昇圧動作において、ＭＯＳトランジスタＱｒ１、Ｑｒ２のうち少なくとも何れか一方は導通状態にあるので、インダクタンス素子ＬＯから低圧側巻線ＬＬ１、ＬＬ２に流れる電流が不連続になることはなく、導通状態の切り替えに伴うサージ電圧の発生を抑制することができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態では、ＭＯＳトランジスタＱｒ１、Ｑｒ２に逆並列ダイオードＤｒ１、Ｄｒ２を備えるとして説明したが、本発明においては、ＭＯＳトランジスタＱｒ１、Ｑｒ２が共に非導通状態になる期間はないので、逆並列ダイオードＤｒ１、Ｄｒ２を備えない構成とすることもできる。

本実施形態の双方向ＤＣ−ＤＣコンバータの回路図である。 本実施形態のスイッチング制御のタイミング図である。 降圧動作におけるスイッチング状態（１）の動作状態を示す図である。 降圧動作におけるスイッチング状態（２）の動作状態を示す図である。 降圧動作におけるスイッチング状態（３）の動作状態を示す図である。 降圧動作におけるスイッチング状態（４）の動作状態を示す図である。 降圧動作におけるスイッチング状態（５）の動作状態を示す図である。 降圧動作におけるスイッチング状態（６）の動作状態を示す図である。 降圧動作におけるスイッチング状態（７）の動作状態を示す図である。 降圧動作におけるスイッチング状態（８）の動作状態を示す図である。 ＭＯＳトランジスタＱ１、Ｑ２のデッドタイム期間に動作を示すタイミング図である。 昇圧動作におけるスイッチング状態（８）、（１）〜（２）の動作状態を示す図である。 昇圧動作におけるスイッチング状態（３）〜（４）の動作状態を示す図である。 昇圧動作におけるスイッチング状態（５）〜（６）の動作状態を示す図である。 昇圧動作におけるスイッチング状態（７）〜（８）の動作状態を示す図である。 本発明が適用される別例の回路図であるブーストハーフブリッジ回路を示す図である。 本発明が適用される別例の回路図であるアクティブクランプフォワード回路を示す図である。 本発明が適用される別例の回路図であるアクティブクランプフォワード回路にカレントダブラ整流回路を付加した回路を示す図である。

符号の説明

Ｃ１、Ｃ２、ＣＰ１、ＣＰ２ コンデンサ
Ｄ１、Ｄ２、Ｄｒ１、Ｄｒ２ 逆並列ダイオード
ＥＨ 高圧電圧
ＥＬ 低圧電圧
ＬＨ 高圧側巻線
ＬＬ１、ＬＬ２ 低圧側巻線
ＬＯ インダクタンス素子
Ｑ１、Ｑ２、Ｑｒ１、Ｑｒ２ ＭＯＳトランジスタ
Ｔ トランス

Claims (7)

1. トランスと、
   前記トランスの高圧電圧側に備えられ、交互に導通することにより、降圧動作において前記トランスの高圧側巻線に交互に逆方向に前記高圧電圧を印加し、昇圧動作において同期整流動作をして前記高圧側巻線から出力される電流を全波整流する第１および第２スイッチ素子と、
   前記第１および第２スイッチ素子にそれぞれ接続される逆並列ダイオードと、
   前記第１および第２スイッチ素子にそれぞれ並列接続される第１および第２コンデンサと、
   前記トランスの低圧電圧側に備えられ、前記第１および第２スイッチ素子の導通に応じて導通することにより、降圧動作において同期整流動作をして前記トランスの低圧側巻線から出力される電流を全波整流し、昇圧動作において前記低圧側巻線に交互に逆方向に前記低圧電圧を印加する第３および第４スイッチ素子と、
   前記第３および第４スイッチ素子にそれぞれ接続される逆並列ダイオードと、
   前記トランスの低圧電圧側であって前記低圧電圧に至る経路に備えられ、経路電流を連続させるインダクタンス素子とを備える双方向ＤＣ−ＤＣコンバータに制御方法であって、
   前記第１スイッチ素子が導通状態であると共に、前記第３スイッチ素子が導通状態であるステップと、
   前記第２スイッチ素子が導通状態であると共に、前記第４スイッチ素子が導通状態であるステップと、
   前記第１および第２スイッチ素子が共に所定時間の非導通状態であると共に、前記第３および前記第４スイッチ素子の導通状態を、共に非導通状態である期間を挟まずに切り替えるステップとを有することを特徴とする双方向ＤＣ−ＤＣコンバータに制御方法。
2. 前記第３および第４スイッチ素子の導通状態を切り替えるタイミングは、降圧動作時に前記第１または第２スイッチ素子の非導通遷移に応じて前記トランスが転流動作を行う期間内のタイミングであることを特徴とする請求項１に記載の双方向ＤＣ−ＤＣコンバータに制御方法。
3. 前記第３および第４スイッチ素子の導通状態の切り替えにおいて、前記第３または第４スイッチ素子の非導通状態への遷移タイミングは、遅くとも、降圧動作時に前記第１または第２スイッチ素子の非導通遷移に応じて行われる前記トランスの転流動作が完了するタイミングであることを特徴とする請求項１に記載の双方向ＤＣ−ＤＣコンバータに制御方法。
4. 前記第４スイッチ素子の非導通遷移から前記第１スイッチ素子の導通遷移までの時間、または前記第３スイッチ素子の非導通遷移から前記第２スイッチ素子の導通遷移までの時間は、少なくとも、第２スイッチ素子、または第１スイッチ素子に備えられる逆並列ダイオードのリカバリー時間であることを特徴とする請求項１に記載の双方向ＤＣ−ＤＣコンバータに制御方法。
5. 前記所定時間は、降圧動作時に前記第１または第２スイッチ素子の非導通遷移から、前記トランスの転流動作において前記高圧側巻線の漏れインダクタンスと前記第１および第２コンデンサとのＬＣ共振により前記第１または第２スイッチ素子の端子間電圧が最小になるまでの時間であることを特徴とする請求項１に記載の双方向ＤＣ−ＤＣコンバータに制御方法。
6. 前記所定時間は、前記第１または第２スイッチ素子の非導通遷移から前記高圧側巻線の端子間電圧がなくなるまでの時間と、前記ＬＣ共振の１／４周期の時間とを加えた時間であることを特徴とする請求項５に記載の双方向ＤＣ−ＤＣコンバータに制御方法。
7. 前記第３および第４スイッチ素子の導通状態を切り替えるタイミングは、前記第１および第２スイッチ素子が共に非導通状態である期間の略中央のタイミングであることを特徴とする請求項５に記載の双方向ＤＣ−ＤＣコンバータに制御方法。

Images