WO2020171148A1 - 直流電圧変換回路およびスイッチング電源装置 - Google Patents

直流電圧変換回路およびスイッチング電源装置 Download PDF

Info

Publication number
WO2020171148A1
WO2020171148A1 PCT/JP2020/006658 JP2020006658W WO2020171148A1 WO 2020171148 A1 WO2020171148 A1 WO 2020171148A1 JP 2020006658 W JP2020006658 W JP 2020006658W WO 2020171148 A1 WO2020171148 A1 WO 2020171148A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
switching
switch
phase shift
duty ratio
Prior art date
Application number
PCT/JP2020/006658
Other languages
English (en)
French (fr)
Inventor
藤本　三直
Original Assignee
アルプスアルパイン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルプスアルパイン株式会社 filed Critical アルプスアルパイン株式会社
Priority to JP2021502115A priority Critical patent/JP7024137B2/ja
Priority to EP20759112.4A priority patent/EP3930164B1/en
Priority to CN202080007976.5A priority patent/CN113273071B/zh
Publication of WO2020171148A1 publication Critical patent/WO2020171148A1/ja
Priority to US17/405,507 priority patent/US11811299B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a DC voltage conversion circuit and a switching power supply device including the DC voltage conversion circuit.
  • ⁇ In transportation equipment such as automobiles
  • the amount of current used in the equipment is increasing due to the progress of computerization of control systems and the incorporation of drive mechanisms consisting of motors. Therefore, an electric vehicle (EV), a plug-in hybrid vehicle (P-HEV), and the like require a high-voltage, insulated, high-current DC power supply.
  • EV electric vehicle
  • P-HEV plug-in hybrid vehicle
  • Such a tendency of increasing the required current amount of equipment is not limited to transportation equipment, and is also seen in other equipment.
  • a circuit system using an insulation type soft switching technology with low loss is widely adopted. Specific examples of such a circuit include a ZERO voltage switch phase shift converter, a ZERO voltage switch active clamp converter, and a ZERO current switch LLC converter.
  • Patent Document 1 as an example of such a soft switching type DC-DC converter, two sets of switching means are alternately turned on and off so that a primary side of a transformer located between the sets of switching means is provided.
  • a full-bridge type switching power supply device ZERO voltage switch phase shift converter
  • a current in the opposite direction is caused to flow alternately to two output circuits provided on the secondary side of a transformer.
  • Patent Document 2 discloses a method for starting a DC-DC conversion circuit that selectively uses phase shift control and PWM control.
  • the conduction ratio of the two switching elements to be controlled (the ratio of the ON period to the sum (ON/OFF cycle) of the ON period and the OFF period of the switching element) Is set low, and the phase shift control is performed to increase the duty ratio while reducing the amount of phase shift at the beginning of startup, and when the two switching elements have the same phase, the conduction ratios of these two switching elements are made uniform and increased.
  • PWM control hard switching
  • a secondary battery used as a DC power source in an EV or the like usually has a different voltage at the beginning of discharge and a voltage after a predetermined time has elapsed from the start of discharge, with the former being high and the latter being low.
  • a switching power supply device DC-DC converter
  • DC-DC conversion circuit DC voltage conversion circuit
  • the phase difference between the two switching elements to be controlled is reduced to increase the duty ratio and reduce the step-down ratio (output voltage/input voltage ) Is controlled to prevent the output voltage from decreasing.
  • the conduction ratio of each switching element is necessarily less than 50%, and in reality, the conduction ratio of each switching element has an upper limit of about 45%.
  • the duty ratio can be set only at the conduction ratio or less, so that it is substantially difficult to stabilize the output voltage when the input voltage decreases to the extent that the duty ratio exceeds 45% or more.
  • a specific example thereof is a case where charging and discharging are performed at the same time. More specific examples include a case where an air conditioner is operated while charging in a stopped electric vehicle, and a case where an electric vehicle is driven while charging by solar power generation or regenerative braking.
  • An object of the present invention is to provide a DC voltage conversion circuit capable of suppressing the fluctuation of the output voltage even if the input voltage fluctuates, and a switching power supply device including the DC voltage conversion circuit.
  • a DC voltage conversion circuit including a switching circuit having a plurality of switching elements, and a control unit for controlling the operation of the plurality of switching elements
  • the control unit includes an asymmetric PWM control (Pulse Width Modulation) that controls the duty ratio by changing the pulse widths of two switching elements connected in series among the plurality of switching elements and a serial connection among the plurality of switching elements.
  • Phase shift control in which the duty ratio is controlled by changing the phase shift amounts of the two switching elements that are not connected to each other, and the phase shift control is performed when the duty ratio is less than a predetermined ratio.
  • the asymmetric PWM control is performed, and the switching between the phase shift control and the asymmetric PWM control is performed by adjusting a step-down ratio. It is a conversion circuit.
  • An example of a specific configuration of the DC voltage conversion circuit includes a full-bridge type switching circuit connected to an input terminal, a transformer whose primary side is connected to the switching circuit, a secondary side of the transformer, and a rectifying element.
  • An output circuit and a control unit that controls operations of a plurality of switching elements included in the switching circuit are provided.
  • the control unit of the DC voltage conversion circuit according to one embodiment of the present invention can perform asymmetric PWM control in addition to phase shift control.
  • the step-down ratio Rp which is the ratio of the output voltage Vout to the input voltage Vin, has a proportional relationship with the duty ratio Dp represented by the following equation (1).
  • Rp 1/n ⁇ Dp (1)
  • n is the turns ratio of the transformer (first/second order)
  • Dp is 0 or more and less than 0.5.
  • the step-down ratio Ra has a relationship with the duty ratio Da expressed by the following equation (2).
  • Ra 2/n ⁇ Da(1-Da) (2)
  • Da is 0 or more and less than 0.5.
  • the relationship between the step-down ratio Rp and the duty ratio Dp in the phase shift control is different from the relationship between the step-down ratio Ra and the duty ratio Da in the asymmetric PWM control. Therefore, for example, even when the duty ratio Dp is 40% in the phase shift control, if the step-down ratio R is combined and switched to the asymmetric PWM control, the duty ratio Da becomes 28%, which is a sufficient control up to 50%. The range can be secured. From another point of view, when the duty ratio Da is 45% in the asymmetric PWM control, the duty ratio Dp required to maintain the step-down ratio R is 49.5% in the phase shift control. Such a duty ratio Dp cannot be set unless the dead time period is set to less than 0.5%. If the dead time period is excessively shortened, there is a high possibility that a shoot-through current will occur and the circuit will be damaged, so it cannot be set in reality.
  • the asymmetric PWM control is adopted when the step-down ratio R is relatively high, and the phase shift control is adopted when the step-down ratio R is relatively low. ..
  • the phase shift control when controlling the four switching elements forming the full bridge, two switching elements arranged in parallel at one side of the input terminal are simultaneously turned on, and at the other side of the input terminal.
  • the relationship between the step-down ratio R and the duty ratio D of the two controls (phase shift control and asymmetric PWM control) that are switching targets is different, so the step-down When switching is performed in accordance with the ratio R, the duty ratio D changes discontinuously.
  • the PWM control is symmetrical PWM control, the duty ratio Dp of the phase shift control at the switching timing. Is equal to the duty ratio Ds of symmetrical PWM control.
  • the conduction ratios of the four switching elements are constant, and the ratio of the length of time during which the ON periods of the two switching elements that are not connected in series by the full bridge overlap to the ON/OFF cycle is the duty ratio Dp.
  • the duty ratio Dp that can be reached as the phase shift control becomes maximum. Therefore, in the method described in Patent Document 2, target PWM control for extending the ON period with the ON/OFF cycle kept constant is performed for the four switching elements. At this time, the ratio of the ON period to the ON/OFF cycle (that is, the conduction ratio of the switching element) becomes the duty ratio Ds.
  • the duty ratio Dp of the phase shift control immediately before switching is the duty ratio Ds of the symmetrical PWM control as it is. Therefore, even if the phase shift control is switched to the symmetrical PWM control so as to match the step-down ratio, the duty ratio D remains unchanged. It does not change.
  • the fluctuation range of the voltage pulse generated in the output circuit per cycle is larger in the asymmetric PWM control than in the phase shift control. This tendency becomes remarkable as the duty ratio Da becomes lower. Therefore, if the asymmetric PWM control is performed with a low duty ratio Da, it is necessary to increase the breakdown voltage of the rectifying element (diode) provided in the output circuit. Increasing the breakdown voltage of the rectifying element causes an increase in impedance in the forward direction, resulting in an increase in loss in the output circuit. Therefore, when performing asymmetrical PWM control, it is preferable that the duty ratio Da be 30% or more. When switching to the phase shift control when the duty ratio Da of the asymmetric PWM control is 30%, the step-down ratio R can be matched before and after the switching by setting the duty ratio Dp of the phase shift control to 42%. ..
  • the control unit when performing the asymmetric PWM control, has different conduction ratios (ratio of ON period to ON/OFF cycle) between the two switching elements connected in series in the switching circuit.
  • the on/off control is performed alternately with a dead time period, and soft switching is performed during the dead time period.
  • the length of the dead time period is determined in consideration of the size of the parasitic capacitance of the switching element and the like. A non-limiting example is a length of about 2% to about 10% with respect to the on/off cycle of each switching element.
  • the control unit of the DC voltage conversion circuit When performing the phase shift control, alternately turns on and off the two switching elements connected in series in the switching circuit so as to have the same conduction ratio and a dead time period. It is preferable to control and perform soft switching in the dead time period. By performing soft switching, the generation of surge voltage and surge current is suppressed, so that the operational stability of the load connected to the output circuit can be improved.
  • the length of the dead time period is determined in consideration of the size of the parasitic capacitance of the switching element and the like. As a non-limiting example, the length of the dead time period is about 2% to 10% of the on/off cycle of each switching element.
  • the step-down ratio when switching from the phase shift control to the asymmetric PWM control is higher than the step-down ratio when switching from the asymmetric PWM control to the phase shift control. It is preferable to perform control so that the height becomes higher. By controlling in this way, frequent switching between the phase shift control and the asymmetric PWM control is suppressed.
  • the control unit may monitor the input voltage Vin and switch when the voltage reaches a predetermined voltage, or monitor the output voltage Vout and switch when the voltage reaches a predetermined voltage. Good.
  • the step-down ratio Rpa for switching from the phase shift control to the asymmetric PWM control is higher than the step-down ratio Rap for switching from the asymmetric PWM control to the phase shift control.
  • the DC voltage conversion circuit includes two magnetically independent transformers that are connected to the switching circuit. It is preferable that the output circuit includes two circuits including one of the secondary sides of the two transformers different from each other and the rectifying element. By having two independent transformers in this way, when one transformer is transmitting power to the secondary side, the other transformer can function as a power storage device, and energy loss in the DC voltage conversion circuit can be achieved. Can be reduced.
  • Another aspect of the present invention is a switching power supply device including the above DC voltage conversion circuit and a DC power supply electrically connected to the input terminal included in the DC voltage conversion circuit.
  • a DC voltage conversion circuit capable of suppressing a change in output voltage even if an input voltage changes.
  • a switching power supply device including such a DC voltage conversion circuit is also provided.
  • FIG. 3 is a circuit diagram of the power supply device according to the first embodiment of the present invention.
  • 3 is a timing chart when the circuit shown in FIG. 1 operates in asymmetric PWM control.
  • the circuit shown in FIG. 1 operates in asymmetric PWM control
  • it is a diagram for explaining the operation in the first state (when the first gate drive GD1 is on operation and the second gate drive GD2 is off operation). is there.
  • the circuit shown in FIG. 1 operates in asymmetric PWM control
  • it is a diagram for explaining the operation in the second state (when the second gate drive GD2 is on operation and the first gate drive GD1 is off operation). is there.
  • 6 is a graph showing the relationship between the step-down ratio Ra and the duty ratio Da in the case of asymmetric PWM control. It is a graph which shows the specific example (duty ratio Da:17%) of the output waveform in the case of (a) asymmetric PWM control, and the other specific example (duty ratio Da:34) of the output waveform in the case of (b) asymmetric PWM control. Is a graph showing %).
  • FIG. 1 is a circuit diagram of a power supply device according to a first embodiment of the present invention.
  • a switching power supply device 100 according to an embodiment of the present invention includes a DC voltage conversion circuit 10 and a first input terminal 11 and a second input terminal 12 provided in the DC voltage conversion circuit 10, respectively.
  • a DC power source 70 electrically connected.
  • the positive electrode terminal of the DC power supply 70 is connected to the first input terminal 11, and the negative electrode terminal of the DC power supply 70 is connected to the second input terminal 12.
  • the negative terminal of the DC power supply 70 may be connected to the ground terminal, and the second input terminal 12 may be grounded.
  • the DC voltage conversion circuit 10 includes a switching circuit SW1 having a plurality of switching elements.
  • the switching circuit SW1 includes a first switch 21, a second switch 22, a third switch 23 and a fourth switch 24.
  • Each of these switching elements is a switching element having a field effect transistor.
  • One end of each of the first switch 21 and the third switch 23 is connected in parallel to the first input terminal 11.
  • One end of each of the second switch 22 and the fourth switch 24 is connected in parallel to the second input terminal 12.
  • the other end of the first switch 21 and the other end of the second switch 22 are connected, and the first switch 21 and the second switch 22 form a serial connection (half bridge circuit).
  • the other end of the third switch 23 and the other end of the fourth switch 24 are connected, and the first switch 21 and the second switch 22 form a serial connection (half bridge circuit). Therefore, in the DC voltage conversion circuit 10, the first switch 21 and the second switch 22 are connected in series, and the third switch 23 and the fourth switch 24 are connected in series. It is connected in parallel with the input terminal 12 to form a full bridge circuit.
  • This full bridge circuit is the main configuration of the switching circuit SW1.
  • the DC voltage conversion circuit 10 includes a capacitor 33, a primary side 311 of the first transformer 31, and a primary side 321 of a second transformer 32, which is magnetically independent and has the same polarity as the first transformer 31, and is serially connected in series. It is equipped with SC1.
  • the capacitor 33 is a DC cut capacitor and prevents a large DC current from flowing into the series circuit unit SC1 and the plurality of switches (the first switch 21 to the fourth switch 24).
  • the coil 34 is further added. Are connected in series.
  • first end portion P1 of the series circuit portion SC1 is connected between the first switch 21 and the second switch 22 which are connected in series, and the other end portion (first end portion P1) of the series circuit portion SC1 (first end portion P1) is connected to the second switch 22.
  • the second end P2) is connected between the third switch 23 and the fourth switch 24, which are connected in series.
  • the DC voltage conversion circuit 10 includes a secondary side 312 of the first transformer 31 and a first rectifying diode 41 connected in series, and a first output terminal 51 is provided at an end of the first rectifying diode 41 in the rectifying direction. 1 output circuit OC1 is provided.
  • the output voltage Vout of the first output circuit OC1 is the potential difference of the first output terminal 51 with respect to the second output terminal 52 provided at the end portion of the first rectifying diode 41 opposite to the rectifying direction.
  • the second output terminal 52 may be a ground terminal.
  • the DC voltage conversion circuit 10 includes a secondary side 322 of the second transformer 32 and a second rectifying diode 42 connected in series, and the first output terminal 51 is connected to an end portion of the second rectifying diode 42 in the rectifying direction. And a second output circuit OC2.
  • the end of the second rectifying diode 42 opposite to the rectifying direction is connected to the second output terminal 52. Therefore, the outputs (the first output terminal 51 and the second output terminal 52) are shared by the first output circuit OC1 and the second output circuit OC2.
  • the secondary side 312 of the first transformer 31 and the secondary side 322 of the second transformer 32 are connected in series, and the first output terminal 51 is connected to the secondary side 312 of the first transformer 31. It serves as a terminal for outputting a potential between the secondary side 322 of the second transformer 32.
  • the DC voltage conversion circuit 10 includes a control unit 60 that controls a plurality of switches (first switch 21 to fourth switch 24).
  • the control unit 60 of the DC voltage conversion circuit 10 can perform the asymmetric PWM control and the phase shift control described below, and the control switching unit 61 determines which control is to be performed. ..
  • the control unit 60 includes four pulse drive circuits (first gate drive GD1, second gate drive GD2, third gate drive GD3, fourth gate drive GD4), and the first gate drive GD1 to the fourth gate drive GD4 are mutually connected. Outputs ON/OFF signals independently.
  • the control unit 60 includes a control switching unit 61, and four pulse drive circuits (first gate drive GD1, second gate drive GD2, third gate drive GD3) corresponding to the control method determined by the control switching unit 61. ,
  • the fourth gate drive GD4 operates.
  • FIG. 2 is a timing chart of the asymmetric PWM control.
  • the control switching unit 61 determines to perform the asymmetrical PWM control, the first gate drive GD1 that drives the first switch 21 and the fourth gate drive GD4 that drives the fourth switch 24 are synchronously controlled, and the second The second gate drive GD2 that drives the switch 22 and the third gate drive GD3 that drives the third switch 23 are synchronously controlled.
  • the control unit 60 alternately turns on and off the first switch 21 and the second switch 22 with a dead time period dt.
  • the dead time period dt is provided in order to prevent the first switch 21 and the second switch 22 connected in series from being turned on at the same time and a through current flowing through the circuit.
  • the dead time period dt is preferably 2% or more of one on-off cycle period from the viewpoint of stably preventing the generation of the through current. Since the voltage conversion control is not performed during the dead time period dt, excessively increasing the dead time period dt causes a decrease in conversion efficiency. Therefore, the dead time period dt is preferably 10% or less of one on-off cycle time.
  • the first gate drive GD1 that controls the first switch 21 (the fourth gate drive GD4 that controls the fourth switch 24 is also synchronously controlled) is off from time t0 to time t1, and from time t1 to time t1. It is on until t2 and is off from time t2 to time t5. Thereafter, similarly, from time t5 to time t6, it is on, from time t6 to time t9 is off, and after time t9, it is on.
  • the second gate drive GD2 that controls the second switch 22 (the third gate drive GD3 that controls the third switch 23 is also synchronously controlled) is off from time t0 to time t3, and from time t3 to time. It is on until t4.
  • the dead time period dt is between time t0 and time t1, between time t2 and time t3, between time t4 and time t5, between time t6 and time t7, and between time t8 and time t9. It will be between and.
  • FIG. 3 shows the operation when the circuit shown in FIG.
  • FIG. 6 is a diagram illustrating a case where the third gate drive GD3 is in an off operation).
  • a counter electromotive force is generated on the primary side 311 of the first transformer 31 and the primary side 321 of the second transformer 32 due to the current flowing in the series circuit unit SC1.
  • an induced current flows through the first output circuit OC1 based on the induced electromotive force generated by this counter electromotive force (indicated by a black dashed arrow B1 in FIG. 3).
  • the second output circuit OC2 has the second rectifying diode 42 that allows the current to flow only from the second output terminal 52 side to the first output terminal 51 side, the second output circuit including the secondary side 322 of the second transformer 32 is provided. No induced current flows through OC2. Since the first transformer 31 and the second transformer 32 are magnetically independent, energy based on the back electromotive force is stored in the second transformer 32.
  • the first gate drive GD1 and the fourth gate drive GD4 are switched from on to off, and the drain voltage Vds1 increases in the dead time period dt between the time t2 and the time t3, and the first switch 21 becomes non-conductive. Therefore, the drain current Id1 of the first switch 21 that has increased after the time t1 becomes 0 A at the time t2.
  • the drain voltage Vds2 of the second switch 22 increases during the dead time period dt between the time t0 and the time t1.
  • the 2 switch 22 is turned off. Therefore, the drain current Id2 of the second switch 22 which has increased until the time t0 becomes 0 A at the time t0.
  • the second gate drive GD2 and the third gate drive GD3 are maintained off, while the first gate drive GD1 and the fourth gate drive GD4 are switched from on to off. And the dead time period dt between time t3 is started.
  • the resonance circuit is configured by including the output capacitances of the first switch 21 and the third switch 23 (drain-source capacitance in the field effect transistor) and the inductance element (coil 34, second transformer 32).
  • the voltage fluctuation based on the resonance of the resonance circuit is superimposed on the drain voltage Vds2 of the second switch 22 in the dead time period dt between the time t2 and the time t3, and the zero volt switching is realized.
  • the drain current Id2 of the second switch 22 is temporarily a negative current because the current based on this resonance circuit is superimposed, and soft switching is realized.
  • FIG. 4 shows the operation when the circuit shown in FIG. 1 operates in the asymmetrical PWM control (the second gate drive GD2 and the third gate drive GD3 are in the ON operation and the first gate drive GD1 is in the second state ST2).
  • FIG. 11 is a diagram illustrating a case where the fourth gate drive GD4 is in an off operation).
  • a counter electromotive force is generated in the primary side 311 of the first transformer 31 and the primary side 321 of the second transformer 32 also by the current flowing in the series circuit unit SC1.
  • an induced current flows through the second output circuit OC2 based on the induced electromotive force generated by this counter electromotive force (indicated by a black dashed arrow B2 in FIG. 4).
  • the first output circuit OC1 has the first rectifying diode 41 that allows a current to flow only from the second output terminal 52 side to the first output terminal 51 side, the first output circuit including the secondary side 312 of the first transformer 31. No induced current flows through OC1. Since the first transformer 31 and the second transformer 32 are magnetically independent, energy based on the back electromotive force is stored in the first transformer 31.
  • the control unit 60 when the DC voltage is applied between the first input terminal 11 and the second input terminal 12, the control unit 60 causes the first switch 21 and the second switch 22 to operate. By alternately performing on/off control with the dead time period dt, the direction of the current flowing through the series circuit unit SC1 is alternately inverted. By the control of the control unit 60, the first state ST1 and the second state ST2 occur alternately. In the first state ST1, the first switch 21 and the fourth switch 24 are on, a current flows in the rectifying direction of the first rectifying diode 41 in the first output circuit OC1, (black broken line arrow B1), and the second transformer 32. Electrical energy is stored at.
  • the second switch 22 and the third switch 23 are on, current flows in the rectifying direction of the second rectifying diode 42 in the second output circuit OC2 (black broken line arrow B2), and the first transformer 31. Electrical energy is stored at.
  • the DC voltage conversion circuit 10 according to the first embodiment, as shown in FIG. 2, all the periods in which the first switch 21 and the fourth switch 24 are on are in the first state ST1, and the second switch 22 and the The period in which the 3 switch 23 is on is the second state ST2.
  • the control unit 60 changes at least one of the conduction ratio D1 of the first switch 21 and the conduction ratio D2 of the second switch 22, so that the second output terminal of the first output terminal 51 is changed.
  • the potential difference (output voltage Vout) with respect to 52 can be changed.
  • the conduction ratio is the ratio of the ON period to the ON/OFF cycle of the switching element, and the conduction ratio D1 of the first switch 21 and the conduction ratio D2 of the second switch 22 satisfy the following conditions. 0 ⁇ D1 ⁇ 1, 0 ⁇ D2 ⁇ 1, D1 ⁇ D2 and 0 ⁇ D1+D2 ⁇ 1
  • the series circuit unit SC1 is provided with a capacitor 33 which is a DC cut capacitor.
  • the dead time period dt provided after the period in which the first switch 21 and the fourth switch 24 are on is sufficiently shorter than the period in which the first switch 21 and the fourth switch 24 are on, and the second switch 22
  • the dead time period dt provided after the period in which the third switch 23 is on is sufficiently shorter than the period in which the second switch 22 and the third switch 23 are on, the following relationship holds. D1+D2 ⁇ 1
  • the conduction ratio D1 of the first switch 21 becomes the duty ratio Da of the asymmetric PWM control, and the relationship between the output voltage Vout and the input voltage Vin of the DC voltage conversion circuit 10 is the duty ratio Da (0 ⁇ Da ⁇ 1.
  • the transformer winding number ratio (primary side winding number/secondary side winding number) n are expressed as follows.
  • the winding ratio of the first transformer 31 and the winding ratio of the second transformer 32 are set to be equal.
  • Vout 2 ⁇ Da ⁇ (1-Da) ⁇ Vin/n
  • FIG. 6 is a graph showing a specific example of the output waveform in the case of asymmetric PWM control.
  • the output circuits first output circuit OC1 and second output circuit OC2 when the input voltage Vin is 400 V and the duty ratio Da is 17% are shown.
  • the waveform of the output voltage pulse that is generated is shown.
  • the duty ratio Da of the asymmetrical PWM control is 17%
  • the conduction ratios D1 and D4 of the first gate drive GD1 and the fourth gate drive GD4 are 17%, which is the same as the duty ratio Da
  • the second gate drive GD1 is the second gate drive GD4.
  • the conduction ratios D2 and D3 of the drive GD2 and the third gate drive GD3 are approximately 83% (note that the length of the dead time period dt is sufficiently short and ignored).
  • the waveform formed by the voltage pulse output from one output circuit for example, the first output circuit OC1 (indicated by the solid line in FIG. 6A).
  • the waveform formed by the voltage pulse output from the other output circuit is significantly different from the waveform formed by the voltage pulse output from the other output circuit (second output circuit OC2) (indicated by the dotted line in FIG. 6A), and in particular, the voltage pulse having a narrow pulse width.
  • the diode (second rectifying diode 42) provided in the output circuit (second output circuit OC2) other than the output circuit (first output circuit OC1) that generates the voltage pulse having the short pulse width is rectified.
  • a function is required that does not allow current to flow even when a voltage of 75 V is applied in the opposite direction.
  • the peak voltage of the voltage pulse having a narrow pulse width is 21V, and the peak voltage difference between the two voltage pulses is 24V.
  • the average potential difference (output voltage) generated between the first output terminal 51 and the second output terminal 52. Vout) is 14V.
  • FIG. 6B shows that when the turn ratio n is 8 and the output voltage Vin is 250 V and the duty ratio Da is 34%, the output circuits (the first output circuit OC1 and the second output circuit OC2) are shown.
  • the waveform of the output voltage pulse that is generated is shown.
  • the waveform difference (pulse width difference, peak voltage) of the voltage pulses output from the two output circuits one is shown by a solid line and the other is shown by a dotted line in FIG. 6B). 6) is smaller than the difference between the waveforms of the two voltage pulses in the case of FIG.
  • the peak voltage of the voltage pulse generated in one output circuit is 34V
  • the peak voltage of the voltage pulse generated in the other output circuit is second output circuit OC2.
  • the peak voltage difference is 8V.
  • the average potential difference (output voltage Vout) between the first output terminal 51 and the second output terminal 52 is also It is 14V as in the case of FIG. That is, even when the input voltage Vin decreases, the output voltage Vout can be maintained by increasing the duty ratio Da.
  • each output circuit (first output circuit OC1
  • the breakdown voltage required for the diodes (the first rectifying diode 41 and the second rectifying diode 42) of the second output circuit OC2) increases.
  • the withstand voltage of 75 V or higher is required under the condition of FIG. 6A (duty ratio Da: 17%), but the withstand voltage is 34 V under the condition of FIG. 6B (duty ratio Da: 34%). I wish I had it.
  • the breakdown voltage of the rectifier diode increases, the impedance in the forward direction tends to increase.
  • the resonance circuit specifically, the parasitic capacitance of the switch (the first switch 21 to the fourth switch 24) interacts so that the soft switching is performed in the asymmetric PWM control.
  • a coil 34 is provided.
  • FIG. 7A is a timing chart for explaining the current flowing through the series circuit section of the circuit shown in FIG.
  • FIG. 7B is a timing chart for explaining the current flowing through the series circuit section when the resonance circuit included in the circuit shown in FIG. 1 is not functioning properly.
  • the current chart on the upper side of FIG. 7A is the drain current Id1 of the first switch 21 shown in FIG. 2, and the current chart of the center of FIG. 7A is for the second switch 22 shown in FIG.
  • the polarity of the drain current Id2 is inverted. Since these currents flow through the series circuit portion SC1, if the flow from the first end P1 side to the second end P2 side is positive, the current chart on the upper side of FIG. 7A and FIG.
  • the current chart obtained by synthesizing the current chart in the center of is a chart of the synthetic current Isc flowing through the series circuit unit SC1 and is shown in the lower side of FIG.
  • the combined current Isc is gradually increased and decreased by the inductance element (coil 34, first transformer 31, second transformer 32) located in the series circuit section SC1. There is.
  • the combined current Isc is the first gate. It sharply changes according to the operation of the drive GD1 and the second gate drive GD2.
  • FIG. 8A is a timing chart for explaining a case where the resonance circuit included in the circuit shown in FIG. 1 is functioning properly.
  • FIG. 8B is a timing chart for explaining a case where the resonance circuit included in the circuit shown in FIG. 1 is not functioning properly.
  • FIG. 8C is a timing chart in which a part of FIG. 1B is enlarged.
  • the drain voltage Vds1 of the first switch 21 becomes 0 V or less, the drain current Id1 flows in the negative direction, and zero volt switching is realized.
  • the first transformer 31 or the second transformer 32 may be a part of the resonance circuit.
  • the inductance element of the resonance circuit does not function properly (specifically, when the coil 34 is not provided in the series circuit section SC1 or when the coil 34 is provided, its self-inductance Lr becomes excessive. 8B and 8C, the impedance of the series circuit portion SC1 increases, so that the capacitance element (specifically, the capacitance element of the resonance circuit) is increased. The current flowing through the output capacitances of the first switch 21 and the fourth switch 24) decreases. Therefore, the maximum value of the amplitude of the voltage generated by the resonance circuit (maximum amplitude voltage) becomes small, and the drain voltage Vds1 of the first switch 21 does not decrease to 0V.
  • the time constant ⁇ becomes short.
  • the timing ton at which the field effect transistor forming the first switch 21 is turned on is later than the time constant ⁇ . Therefore, zero volt switching has not been realized.
  • a spike-like voltage increase (surge voltage) occurs in the drain voltage Vds1 of the first switch 21, and this voltage increase may cause noise.
  • the inductance element of the resonant circuit has a large inductance.
  • the coil 34 is provided.
  • the first transformer 31 and the second transformer 32 are magnetically independent, one output transformer (for example, the first transformer 31) is involved in the output circuit ( When a current flows through the first output circuit OC1), no current flows through the output circuit (second output circuit OC2) involving the other transformer (second transformer 32), so that the other transformer (second transformer 32)
  • the primary side (primary side 321) of the second transformer 32 can function as an inductor, like the coil 34.
  • FIG. 9 is a timing chart of the phase shift control.
  • the timing chart of the first gate drive GD1 to the fourth gate drive GD4 the drain current Id1 of the first switch 21, the drain current Id4 of the fourth switch 24, and the drain voltage Vds4 of the fourth switch 24 are shown. It is shown.
  • the third switch 23 and the fourth switch 24, which are similarly connected in series in the full-bridge circuit, are controlled to be turned on and off alternately with a dead time period dt while matching the conduction ratios. This point is the same as the asymmetric PWM control.
  • the range of the preferable length of the dead time period dt is the same as that of the asymmetric PWM control (2% or more and 10% or less of one ON/OFF cycle period).
  • the first switch 21 and the fourth switch 24 are on, and in the second state ST2, the second switch 22 and the third switch 23 are on, which is the same as in the asymmetric PWM control. Is. However, as will be described below, in the phase shift control, the synchronization control between the first switch 21 and the fourth switch 24 and the synchronization control between the second switch 22 and the third switch 23 are not performed, and The duty ratio Dp is set by shifting the ON time of the fourth switch 24 and the ON time of the second switch 22 and the third switch 23.
  • the control unit 60 causes the first switch 21 to the fourth switch 24 to have the same conductivity of less than 0.5.
  • On and off are repeated at the ratios D1 to D4.
  • the total period of the ON period Pon that is in the ON state and the OFF period Poff that is in the OFF state is one cycle of the first switch 21.
  • the conduction ratios D1 to D4 are less than 0.5 because the dead time period dt is provided after the ON period Pon of each switch.
  • the inductance of the coil 34 is set according to the parasitic capacitance of each switching element (the first switch 21 to the fourth switch 24) so that soft switching is performed during the dead time period dt.
  • the control unit 60 controls so that the timing of turning on the second switch 22 to the fourth switch 24 deviates from the timing of turning on the first switch 21.
  • the fourth switch 24 is turned on to set the first state ST1. generate.
  • the period in which the fourth switch 24, which is out of phase with the first switch 21 and turned on, is on and the on period Pon related to the first switch 21 overlaps. Only the period is in the first state ST1, and not all the ON periods Pon related to the first switch 21 are in the first state ST1.
  • the second switch 22 is turned on when the dead time period dt has elapsed since the first switch 21 was turned off.
  • the first state ST1 ends.
  • the third switch 23 is turned on to generate the second state ST2.
  • the phase shift control only the overlapping period of the period in which the third switch 23, which is out of phase with respect to the second switch 22 and turned on, and the on period Pon related to the second switch 22 overlap is the second state ST2. , All of the ON periods Pon of the second switch 22 are not in the second state ST2.
  • the potential difference (output voltage Vout) of the first output terminal 51 with respect to the second output terminal 52 is changed by changing the length of the period of the first state ST1 and the length of the period of the second state ST2.
  • the control of the control unit 60 when the dead time period dt is sufficiently shorter than the ON period Pon of the switch, the conduction ratios D1 to D4 ⁇ 0.5 can be approximated. Therefore, the output voltage Vout is It has the following relationship with the shift period Ps, and the output voltage Vout can be adjusted by changing the length of the shift period Ps.
  • the duty ratio Dp of the phase shift control is represented by (Pon-Ps)/(Pon+Poff), and 0 ⁇ Dp ⁇ 0.5.
  • FIG. 10 When FIG. 10 is compared with FIG. 5 (a graph showing the relationship between the step-down ratio Ra and the duty ratio Da in the case of asymmetric PWM control), when the duty ratio D is equal, the step-down ratio R is asymmetric PWM rather than the phase shift control.
  • the control is higher. This is because in the phase shift control, the first switch 21 and the third switch 23 are in the ON period and the second switch is in the shift period Ps defined between the first switch 21 and the fourth switch 24. This is because there is a commutation period Pt in which 22 and the fourth switch 24 are off periods.
  • commutation period Pt a closed circuit including the series circuit portion SC1 and passing through the first switch 21 and the third switch 23 is formed, and this period does not contribute to energy transfer from the input side to the output side.
  • This commutation period Pt also exists during the shift period Ps defined between the second switch 22 and the third switch 23.
  • the asymmetric PWM control energy is transferred from the input side to the output side except during the dead time period dt. Therefore, if the duty ratios D are made equal, the step-down ratio R becomes higher in the asymmetric PWM control than in the phase shift control.
  • FIG. 11 is a graph showing a specific example of the output waveform in the case of phase shift control.
  • the output circuits (the first output circuit OC1 and the second output circuit OC2) are shown.
  • the waveform of the output voltage pulse generated (one is shown by a solid line and the other is shown by a dotted line) is shown.
  • the output circuits (the first output circuit OC1 and the second output circuit OC2) are shown.
  • the waveform of the output voltage pulse generated (one is shown by a solid line and the other is shown by a dotted line) is shown. In either case, when comparing the output voltage pulses (the pulse shown by the solid line and the pulse shown by the dotted line) generated in the two output circuits (the first output circuit OC1 and the second output circuit OC2), the pulse rises. The timings are shifted from each other by a half cycle, but the waveform shapes are the same.
  • the peak voltage of the output voltage pulse shown in FIG. 11A is 48V, which is higher than the peak voltage (30V) of the output voltage pulse shown in FIG. 11B, but the pulse width is relatively large. Narrower than (b). Therefore, the average potential difference (output voltage Vout) generated between the first output terminal 51 and the second output terminal 52 is 14V under any condition.
  • the phase shift control is adopted, and when the input voltage Vin is low and the duty ratio Da of the phase shift control becomes high, the control is switched to the asymmetric PWM control.
  • the disadvantage of the phase shift control (the duty ratio Da needs to be increased when the input voltage Vin becomes low and the control range narrows) is a disadvantage of the asymmetric PWM control (even when the input voltage Vin becomes low and the duty ratio Dp becomes high.
  • the control range is wide).
  • the DC voltage conversion circuit 10 when the DC voltage conversion circuit 10 is operated by the asymmetric PWM control, when the duty ratio Da becomes low, the output circuit (the first output circuit OC1 or the second output circuit OC2) is switched to the phase shift control. The peak voltage of the generated voltage pulse can be lowered.
  • switching control In this way, when a plurality of controls having different relationships between the duty ratio D and the step-down ratio R are switched when operating the DC voltage conversion circuit, at least one of the duty ratio D and the step-down ratio R is switched when the controls are switched. Switching is done differently. Therefore, by switching the control, it is possible to make a transition to a state having a greater merit than the control state before the switching.
  • the following explains the superiority of the above control switching, taking the case of using a secondary battery as a power source as an example.
  • the secondary battery has a different discharge voltage immediately after full filling and a discharge voltage after a predetermined time has elapsed from the start of use, and the former is higher and the latter is lower. That is, when the secondary battery is used as the power source, the input voltage Vin decreases with time.
  • the potential change allowed for the load connected to the output terminals (first output terminal 51, second output terminal 52) is limited (usually about ⁇ 5%). Therefore, the DC voltage conversion circuit 10 is required to suppress the decrease in the output voltage Vout even if the input voltage Vin decreases. In this regard, the DC voltage conversion circuit 10 can maintain the output voltage Vout by increasing the duty ratio D even when the input voltage Vin decreases.
  • FIG. 12 is a conceptual diagram for explaining switching from the phase shift control to the asymmetric PWM control.
  • Switching between the phase shift control and the asymmetric PWM control is performed by adjusting the step-down ratio R.
  • the duty ratio Dp required to maintain the step-down ratio R is 49.5 in the phase shift control. %.
  • Such a duty ratio Dp cannot be set unless the dead time period dt provided between the ON period of the first switch 21 and the ON period of the second switch 22 is set to less than 1% of one cycle.
  • the dead time period dt provided between the ON period of the third switch 23 and the ON period of the fourth switch 24 is also the same. If the dead time period dt is excessively shortened, there is a high possibility that a shoot-through current will occur and the circuit will be damaged. Therefore, it cannot be set in reality.
  • the relationship between the step-down ratio Rp immediately before switching and the step-down ratio Ra immediately after switching is (Ra-Rp)/Rp is preferably ⁇ 5% or less, and more preferably ⁇ 3% or less.
  • control switching unit 61 that determines the switching of the control in the control unit 60 may determine the switching by using the input voltage Vin as an input, or may output the output voltage Vout (the first output terminal 51 and the second output terminal 52). The switching determination may be performed by inputting an average potential difference generated between the two.
  • the input voltage Vin for switching from the phase shift control to the asymmetric PWM control the input voltage Vin for switching from the phase shift control to the asymmetric PWM control, the duty ratio Da of the asymmetric PWM control at that timing, and the input voltage Vin for switching from the asymmetric PWM control to the phase shift control.
  • the duty ratio Dp of the phase shift control at that timing is determined in advance. Then, the input voltage Vin is monitored, and when the input voltage Vin is lowered, the duty ratio Dp of the phase shift control is set to the duty ratio Dp which is the switching timing determined in advance.
  • the PWM control is switched to, and the duty ratio Da is set to a predetermined value.
  • the phase shift control is switched to and the duty is changed.
  • the ratio Dp is set to a predetermined value.
  • the output voltage Vout for switching from the phase shift control to the asymmetric PWM control, the duty ratio Da of the asymmetric PWM control at that timing, and the output voltage Vout for switching from the asymmetric PWM control to the phase shift control is determined in advance. Then, the output voltage Vout is monitored, and when the output voltage Vout drops to a predetermined value, the phase shift control is switched to the asymmetric PWM control, and the duty ratio Da is set to a predetermined value. On the other hand, when the output voltage Vout increases to a predetermined value, the asymmetric PWM control may be switched to the phase shift control and the duty ratio Dp may be set to the predetermined value.
  • the control unit 60 has the control switching unit 61, and the operation by the phase shift control and the asymmetric PWM control is possible. By switching these controls, the on/off timings of the four switching elements (first switch 21 to fourth switch 24) forming the full bridge are changed. Since the DC voltage conversion circuit 10 performs on/off control of the switching elements (the first switch 21 to the fourth switch 24) at high speed, if control switching occurs excessively frequently, a transient state will frequently occur. The frequent occurrence of such a transient state may adversely affect the control stability.
  • control switching unit 61 of the control unit 60 sets the step-down ratio Rp when switching from the phase shift control to the asymmetric PWM control to be higher than the step-down ratio Ra when switching from the asymmetric PWM control to the phase shift control. Take control. That is, switching between the two controls has a hysteresis.
  • FIG. 13 is a conceptual diagram for explaining that switching between the two controls has hysteresis.
  • the step-down ratio Rp increases due to the decrease of the input voltage Vin from the state where the step-down ratio R is low and the phase shift control is performed.
  • the control switching unit 61 shifts from the phase shift control to the asymmetric PWM control on condition that the step-down ratio Rp has reached a predetermined value Rpa (0.4 V in FIG. 13). Switch.
  • the duty ratio Da is increased and the step-down ratio Ra is increased corresponding to the decrease of the input voltage Vin.
  • the step-down ratio Ra when the duty ratio Da becomes low due to the increase of the input voltage Vin from the state where the step-down ratio R is high and the asymmetric PWM control is performed, the step-down ratio Ra also becomes low.
  • the control switching unit 61 changes from the phase shift control to the asymmetric PWM control on condition that the step-down ratio Ra has reached a predetermined value Rap (0.36 V in FIG. 13). Switch. After that, the duty ratio Dp is lowered and the step-down ratio Rp is lowered corresponding to the decrease of the input voltage Vin.
  • FIG. 14A is a diagram showing a specific example in the case where there is no control switching hysteresis.
  • the control switching unit 61 determines to switch from the phase shift control to the asymmetric PWM control, and the control switching is executed.
  • the control switching unit 61 causes Then, it is decided to switch from the asymmetric PWM control to the phase shift control, and the control switching is executed. Therefore, as shown in FIG. 14A, when the step-down ratio R approaches the threshold value for control switching, control switching by the control switching unit 61 may occur frequently, and the operation of the circuit may become unstable. There is.
  • FIG. 14B is a diagram showing a specific example in the case where there is a hysteresis for switching control.
  • the step-down ratio Rpa for switching from the phase shift control to the asymmetric PWM control is set higher than the step-down ratio Rap for switching from the asymmetric PWM control to the phase shift control.
  • the phase shift control is performed within the range (hysteresis width) of the step-down ratio R between the step-down ratio Rpa and the step-down ratio Rap, the phase shift control is held, and when the step-down ratio Rpa or more is reached. Then, the control is switched to the asymmetric PWM control.
  • step-down ratio R enters the hysteresis width during the asymmetric PWM control
  • the asymmetric PWM control is held, and when the step-down ratio Rap or less is reached, the control switching to the phase shift control is performed. Therefore, even when the signal that gives the step-down ratio R includes a noise component, the influence thereof is appropriately eliminated, and it is possible to prevent control switching from occurring too frequently.
  • the case where the power source is a secondary battery is taken as an example, but in addition to the secondary battery, a power generation device such as solar power generation may be included in the power source.
  • the decrease of the input voltage Vin based on the elapse of the discharge time of the secondary battery and the increase of the input voltage Vin based on the input of the electric energy from the power generator are overlapped with each other, and as a result, the DC voltage conversion circuit 10 is realized.
  • the range of the step-down ratio R to be increased may be large. Even in such a case, the DC voltage conversion circuit 10 can be stably operated by setting the hysteresis width as shown in FIG. 14, for example.
  • the input voltage Vin and the output voltage Vout may be measured, and the switching result may be directly used to determine the switching.
  • the duty ratio Dpa for switching to and the duty ratio Dap for switching from the asymmetric PWM control to the phase shift control are determined in advance, and the timing at which the control unit determines the duty ratio Dp as the duty ratio Dpa and the duty ratio Da The control may be switched at the timing when the ratio Dap is determined.
  • the DC voltage conversion circuit according to one embodiment of the present invention can be suitably used as a partial circuit of a high power switching power supply.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

複数のスイッチング素子を有するスイッチング回路ＳＷ１と、複数のスイッチング素子の動作を制御する制御部６０とを備え、入力電圧が変動しても出力電圧の変動を抑制することが可能な本発明に係る直流電圧変換回路１０において、制御部６０は、非対称ＰＷＭ制御と位相シフト制御とを実行可能であり、デューティ比Ｄが所定の比率未満の場合には位相シフト制御を行い、デューティ比Ｄが所定の比率以上の場合には非対称ＰＷＭ（Pulse Width Modulation）制御を行い、位相シフト制御と非対称ＰＷＭ制御との切り替えは、降圧比Ｒを合わせて行うと、デューティ比Ｄの制御範囲を広げることができる。

Description

直流電圧変換回路およびスイッチング電源装置
　本発明は、直流電圧変換回路およびかかる直流電圧変換回路を備えるスイッチング電源装置に関する。
　自動車などの輸送機器において、制御系の電子化が進んだり、モータからなる駆動機構が組み込まれたりすることにより、機器内において使用される電流量が増大してきている。このため、電気自動車（ＥＶ）やプラグインハイブリッド自動車（Ｐ－ＨＥＶ）等では、高電圧であって絶縁型かつ大電流の直流電源が必要となってきている。こうした機器の所要電流量の増大化の傾向は、輸送機器に限らず、他の機器においても見られる傾向である。こうした傾向に対応するため、損失の低い絶縁型ソフトスイッチング技術による回路方式が広く採用されている。そのような回路の具体例としては、ＺＥＲＯ電圧スイッチ位相シフトコンバータ、ＺＥＲＯ電圧スイッチアクティブクランプコンバータ、ＺＥＲＯ電流スイッチＬＬＣコンバータなどが挙げられる。
　特許文献１には、そのようなソフトスイッチング方式ＤＣ－ＤＣコンバータの一例として、２組のスイッチング手段のそれぞれを交互にオンオフ動作して、各組のスイッチング手段の間に位置するトランスの一次側に反対向きの電流を流して、トランスの二次側に設けられた２つの出力回路に交互に電流を流すフルブリッジ型のスイッチング電源装置（ＺＥＲＯ電圧スイッチ位相シフトコンバータ）が開示されている。
　特許文献１などに示されるフルブリッジ型のスイッチング電源装置を動作させる制御方法は複数存在する。例えば、特許文献２には、位相シフト制御とＰＷＭ制御とを使い分ける直流－直流変換回路の起動方法が開示されている。かかる方法では、直流－直流変換回路を起動させる際に、制御対象である２つのスイッチング素子の導通比（スイッチング素子のオン期間とオフ期間との和（オンオフサイクル）に対するオン期間の比率）をいずれも低く設定し、起動当初は位相シフト量を少なくしながらデューティ比を高める位相シフト制御を行い、２つのスイッチング素子が同位相となったら、これらの２つのスイッチング素子の導通比を揃えて増大させるＰＷＭ制御（ハードスイッチング）を行っている。このように直流－直流変換回路を起動させることにより、位相シフト制御において懸念される、スイッチング素子のボディダイオードが逆回復してスイッチング素子を構成するＭＯＳＦＥＴが破損する可能性を低減させている。
特開２０００－２３２７８１号公報 特開２０１１－１６０６１６号公報
　ＥＶなどにおいて直流電源として用いられる二次電池は、通常、放電当初の電圧と、放電開始から所定時間経過した後の電圧とが異なっており、前者が高く、後者が低い。直流－直流変換回路（直流電圧変換回路）を備えるスイッチング電源装置（ＤＣ－ＤＣコンバータ）は、電圧変動が不可避な二次電池からの直流電圧を入力とした場合であっても、直流電圧変換回路に接続される負荷の動作安定性を確保できるよう、出力電圧の変動を抑制することが求められる。この要請に応えて、入力電圧に変動がある場合には、直流電圧変換回路においてスイッチング素子のデューティ比を変更する制御が行われている。例えば、直流電圧変換回路が位相シフト制御される場合には、入力電圧が低下したら、制御対象である２つのスイッチング素子の位相差を少なくしてデューティ比を高めて降圧比（出力電圧／入力電圧）を高くする制御が行われて、出力電圧の低下が抑制される。
　ここで、位相シフト制御では、デューティ比と降圧比との関係が比例関係を有するため、入力電圧の低下が顕著になると、デューティ比を特に高める必要がある。フルブリッジにおいて直列接続される２つのスイッチング素子に貫通電流が流れるとスイッチング素子の破損をもたらすため、これらのスイッチング素子の２つのオン期間の間にはデッドタイム期間を設ける必要がある。それゆえ、各スイッチング素子の導通比は必然的に５０％未満であり、現実には、各スイッチング素子の導通比は４５％程度が上限である。位相シフト制御ではデューティ比は導通比以下でしか設定できないため、デューティ比が４５％以上を超える程度まで入力電圧が低下した場合に、出力電圧を安定化させることは実質的に困難である。
　このように入力電圧が変動しても出力電圧の変動を抑制することへの要求は、入力電圧が上昇する場合にもあり得る。その具体例として、充電と放電とが同時に行われる場合が挙げられる。より具体的な例として、停止した電気自動車において充電しつつエアコンを動作させる場合や、太陽光発電や回生ブレーキにより充電しながら電気自動車を運転する場合が挙げられる。
　本発明は、入力電圧が変動しても出力電圧の変動を抑制することが可能な直流電圧変換回路およびかかる直流電圧変換回路を備えるスイッチング電源装置を提供することを目的とする。
　上記の課題を解決するための本発明は、一態様において、複数のスイッチング素子を有するスイッチング回路と、前記複数のスイッチング素子の動作を制御する制御部とを備える直流電圧変換回路であって、前記制御部は、前記複数のスイッチング素子のうち直列に接続された２つのスイッチング素子のパルス幅を変えることによりデューティ比を制御する非対称ＰＷＭ制御（Pulse Width Modulation）と、前記複数のスイッチング素子のうち直列に接続されていない２つのスイッチング素子の位相のシフト量を変えることによりデューティ比を制御する位相シフト制御と、を実行可能であり、前記デューティ比が所定の比率未満の場合には前記位相シフト制御を行い、前記デューティ比が前記所定の比率以上の場合には前記非対称ＰＷＭ制御を行い、前記位相シフト制御と前記非対称ＰＷＭ制御との切り替えは、降圧比を合わせて行うことを特徴とする直流電圧変換回路である。
　直流電圧変換回路の具体的な構成の一例は、入力端子に接続されるフルブリッジ型のスイッチング回路と、前記スイッチング回路に一次側が接続されるトランスと、前記トランスの二次側および整流素子を含む出力回路と、前記スイッチング回路が有する複数のスイッチング素子の動作を制御する制御部とを備える。本発明の一態様に係る直流電圧変換回路の制御部は、位相シフト制御に加えて非対称ＰＷＭ制御を行うことが可能である。位相シフト制御において、出力電圧Ｖｏｕｔの入力電圧Ｖｉｎに対する比率である降圧比Ｒｐはデューティ比Ｄｐと下記式（１）で示される比例関係を有する。
　　Ｒｐ＝１／ｎ×Ｄｐ　　　（１）
　ここで、ｎはトランスの巻数比（１次／２次）、Ｄｐは０以上０．５未満である。
　これに対し、非対称ＰＷＭ制御では、降圧比Ｒａはデューティ比Ｄａと下記式（２）で示される関係を有する。
　　Ｒａ＝２／ｎ×Ｄａ（１－Ｄａ）　　　（２）
　ここで、Ｄａは０以上０．５未満である。
　このように、位相シフト制御における降圧比Ｒｐとデューティ比Ｄｐとの関係は非対称ＰＷＭ制御における降圧比Ｒａとデューティ比Ｄａとの関係と異なる。それゆえ、例えば位相シフト制御においてデューティ比Ｄｐが４０％となった場合であっても、降圧比Ｒを合わせて非対称ＰＷＭ制御に切り替えると、デューティ比Ｄａは２８％となり、５０％まで十分な制御範囲を確保することができる。別の観点で説明すれば、非対称ＰＷＭ制御においてデューティ比Ｄａが４５％であるとき、位相シフト制御では、降圧比Ｒを維持するために必要となるデューティ比Ｄｐは４９．５％となる。このようなデューティ比Ｄｐは、デッドタイム期間を０．５％未満に設定しなければ設定できない。デッドタイム期間を過度に短くすることは貫通電流が生じて回路が破損する可能性が高くなるため、現実には設定不可能である。
　そこで、本発明の一態様に係る直流電圧変換回路では、相対的に降圧比Ｒが高い場合には非対称ＰＷＭ制御を採用し、相対的に降圧比Ｒが低い場合には位相シフト制御を採用する。降圧比Ｒが高い領域では非対称ＰＷＭ制御の方が取り得るデューティ比の範囲が広くなるため、相対的に降圧比Ｒが高い場合、換言すればデューティ比Ｄｐが５０％に近いときに、非対称ＰＷＭ制御を採用することが有利となる。この点に関し、位相シフト制御では、フルブリッジを構成する４つのスイッチング素子を制御する際に、入力端子の一方側において並列で配置される２つのスイッチング素子が同時にオンとなり、入力端子の他方側において並列で配置される２つのスイッチング素子が同時にオフとなる期間があり、この期間は転流期間となって入力側から出力側へのエネルギー伝達に寄与しない。これに対し、非対称ＰＷＭ制御ではデッドタイム期間以外では入力側から出力側へのエネルギー伝達が行われる。このため、降圧比Ｒを合わせると位相シフト制御ではデューティ比Ｄｐが非対称ＰＷＭ制御のデューティ比Ｄａよりも低くなる。
　上記のように、本発明の一態様に係る直流電圧変換回路では、切り替え対象である２つの制御（位相シフト制御および非対称ＰＷＭ制御）の降圧比Ｒとデューティ比Ｄとの関係が異なるため、降圧比Ｒを合わせて切り替えを行うと、デューティ比Ｄが不連続に変化する。これに対し、前述の特許文献２に記載される方法では、位相シフト制御からＰＷＭ制御への切り替えが行われるが、ＰＷＭ制御は対称ＰＷＭ制御であるため、切り替えタイミングにおいて位相シフト制御のデューティ比Ｄｐは対称ＰＷＭ制御のデューティ比Ｄｓに等しい。位相シフト制御では、４つのスイッチング素子の導通比は一定とされ、フルブリッジで直列に接続されていない２つのスイッチング素子のオン期間が重複する時間の長さのオンオフサイクルに対する比率がデューティ比Ｄｐとなる。そして、この重複時間が長くなって２つのスイッチング素子が同位相となると、位相シフト制御として到達できるデューティ比Ｄｐは最大となる。そこで、特許文献２に記載される方法では、４つのスイッチング素子について、オンオフサイクルは一定のままオン期間を伸ばす対象ＰＷＭ制御が行われる。このとき、オン期間のオンオフサイクルに対する比率（すなわち、スイッチング素子の導通比）がデューティ比Ｄｓとなる。このように、切り替える直前の位相シフト制御のデューティ比Ｄｐは、そのまま対称ＰＷＭ制御のデューティ比Ｄｓであるから、降圧比を合わせるように位相シフト制御から対称ＰＷＭ制御に切り替えても、デューティ比Ｄは変化しない。
　ここで、出力回路に発生する電圧パルスの１サイクル当たりの変動幅は、非対称ＰＷＭ制御の方が位相シフト制御よりも大きい。この傾向はデューティ比Ｄａが低くなると顕著となる。このため、低いデューティ比Ｄａで非対称ＰＷＭ制御を行うと、出力回路に設けられる整流素子（ダイオード）の耐圧を高めることが必要となる。整流素子の耐圧を高めることは、順方向のインピーダンス増加をもたらし、結果、出力回路での損失の増加要因となる。したがって、非対称ＰＷＭ制御を行う場合には、そのデューティ比Ｄａは３０％以上とすることが好ましい。なお、非対称ＰＷＭ制御のデューティ比Ｄａが３０％のときに位相シフト制御に切り替える場合には、位相シフト制御のデューティ比Ｄｐを４２％とすることにより、切り替え前後で降圧比Ｒを合わせることができる。
　上記の直流電圧変換回路において、前記制御部は、前記非対称ＰＷＭ制御を行う際、前記スイッチング回路で直列に接続される２つの前記スイッチング素子について、互いに異なる導通比（オン期間のオンオフサイクルに対する比率）とするとともにデッドタイム期間を有して交互にオンオフ制御し、前記デッドタイム期間においてソフトスイッチングが行われることが好ましい。ソフトスイッチングを行うことにより、サージ電圧やサージ電流の発生が抑制されるため、出力回路に接続される負荷の動作安定性を高めることができる。デッドタイム期間の長さはスイッチング素子の寄生容量の大きさなどを考慮して決定される。限定されない例示を行えば、各スイッチング素子のオンオフサイクルに対して２％程度から１０％程度の長さである。
　上記の直流電圧変換回路の前記制御部は、位相シフト制御を行う際、前記スイッチング回路で直列に接続される２つの前記スイッチング素子について、導通比をそろえるとともにデッドタイム期間を有して交互にオンオフ制御し、前記デッドタイム期間においてソフトスイッチングが行われることが好ましい。ソフトスイッチングを行うことにより、サージ電圧やサージ電流の発生が抑制されるため、出力回路に接続される負荷の動作安定性を高めることができる。デッドタイム期間の長さはスイッチング素子の寄生容量の大きさなどを考慮して決定される。限定されない例示を行えば、デッドタイム期間の長さは、各スイッチング素子のオンオフサイクルに対して２％程度から１０％程度の長さである。
　上記の直流電圧変換回路の前記制御部は、前記位相シフト制御から前記非対称ＰＷＭ制御へと切り替える際の前記降圧比が、前記非対称ＰＷＭ制御から前記位相シフト制御へと切り替える際の前記降圧比よりも高くなるように、制御を行うことが好ましい。このように制御することにより、位相シフト制御と非対称ＰＷＭ制御との切り替えが頻発することが抑制される。なお、この制御の際に、制御部は、入力電圧Ｖｉｎをモニターして所定の電圧になったら切り替えを行ってもよいし、出力電圧Ｖｏｕｔをモニターして所定の電圧になったら切り替えを行ってもよい。いずれの場合においても、位相シフト制御から非対称ＰＷＭ制御へと切り替える降圧比Ｒｐａは、非対称ＰＷＭ制御から位相シフト制御へと切り替える降圧比Ｒａｐよりも高くなる。
　直流電圧変換回路は具体的な構成の一例において、前記スイッチング回路に接続され、磁気的に独立した２つのトランスを備える。前記出力回路は、前記２つのトランスの２次側の互いに異なる一方および前記整流素子を含む２つの回路から構成されることが好ましい。このように独立した２つのトランスを有することにより、一方のトランスが２次側に電力を伝達しているときに他方のトランスを蓄電デバイスとして機能させることができ、直流電圧変換回路でのエネルギーロスを少なくすることができる。
　本発明の別の一態様は、上記の直流電圧変換回路と、前記直流電圧変換回路が備える前記入力端子に電気的に接続された直流電源とを備える、スイッチング電源装置である。
　本発明によれば、入力電圧が変動しても出力電圧の変動を抑制することが可能な直流電圧変換回路が提供される。また、かかる直流電圧変換回路を備えるスイッチング電源装置も提供される。
本発明の第１実施形態に係る電源装置の回路図である。 図１に示される回路が非対称ＰＷＭ制御で動作する場合のタイミングチャートである。 図１に示される回路が非対称ＰＷＭ制御で動作する場合において、第１状態にあるときの動作（第１ゲートドライブＧＤ１がオン動作、第２ゲートドライブＧＤ２がオフ動作の場合）を説明する図である。 図１に示される回路が非対称ＰＷＭ制御で動作する場合において、第２状態にあるときの動作（第２ゲートドライブＧＤ２がオン動作、第１ゲートドライブＧＤ１がオフ動作の場合）を説明する図である。 非対称ＰＷＭ制御の場合の、降圧比Ｒａとデューティ比Ｄａとの関係を示すグラフである。 （ａ）非対称ＰＷＭ制御の場合の出力波形の具体例（デューティ比Ｄａ：１７％）を示すグラフであり、（ｂ）非対称ＰＷＭ制御の場合の出力波形の他の具体例（デューティ比Ｄａ：３４％）を示すグラフである。 （ａ）図１に示される回路の直列回路部を流れる電流を説明するためのタイミングチャート、（ｂ）図１に示される回路が有する共振回路が適切に機能していない場合において直列回路部を流れる電流を説明するためのタイミングチャートである。 （ａ）図１に示される回路が有する共振回路が適切に機能している場合を説明するためのタイミングチャート、（ｂ）図１に示される回路が有する共振回路が適切に機能していない場合を説明するためのタイミングチャート、（ｃ）図１（ｂ）の一部を拡大したタイミングチャートである。 図１に示される回路が位相シフト制御で動作する場合のタイミングチャートである。 位相シフト制御の場合の、降圧比Ｒｐとデューティ比Ｄｐとの関係を示すグラフである。 （ａ）位相シフト制御の場合の出力波形の具体例（デューティ比Ｄａ：２８％）を示すグラフであり、（ｂ）位相シフト制御の場合の出力波形の他の具体例（デューティ比Ｄａ：４５％）を示すグラフである。 位相シフト制御から非対称ＰＷＭ制御への切り替えを説明するための概念図である。 ２つの制御の切り替えがヒステリシスを有することを説明するための概念図である。 （ａ）制御の切り替えのヒステリシスを有しない場合の具体例を示す図であり、（ｂ）制御の切り替えのヒステリシスを有する場合の具体例を示す図である。
　以下、図面を参照しつつ本発明の実施形態について説明する。
　図１は、本発明の第１実施形態に係る電源装置の回路図である。図１に示されるように、本発明の一実施形態に係るスイッチング電源装置１００は、直流電圧変換回路１０と、直流電圧変換回路１０が備える第１入力端子１１および第２入力端子１２のそれぞれに電気的に接続された直流電源７０とを備える。図１では、直流電源７０の正極端子が第１入力端子１１に接続され、直流電源７０の負極端子が第２入力端子１２に接続される。直流電源７０の負極端子がグラウンド端子に接続されていて、第２入力端子１２は接地していてもよい。
　直流電圧変換回路１０は、複数のスイッチング素子を有するスイッチング回路ＳＷ１を備える。具体的には、本実施形態では、スイッチング回路ＳＷ１は、第１スイッチ２１、第２スイッチ２２、第３スイッチ２３および第４スイッチ２４を備える。これらのスイッチング素子はいずれも、電界効果トランジスタを有するスイッチング素子である。第１スイッチ２１および第３スイッチ２３のそれぞれの一方の端部は、第１入力端子１１に対して並列に接続される。第２スイッチ２２および第４スイッチ２４のそれぞれの一方の端部は、第２入力端子１２に対して並列に接続される。第１スイッチ２１の他方の端部と第２スイッチ２２の他方の端部とが接続されて、第１スイッチ２１と第２スイッチ２２とは直列接続（ハーフブリッジ回路）を構成する。第３スイッチ２３の他方の端部と第４スイッチ２４の他方の端部とが接続されて、第１スイッチ２１と第２スイッチ２２とは直列接続（ハーフブリッジ回路）を構成する。したがって、直流電圧変換回路１０は、第１スイッチ２１と第２スイッチ２２とからなる直列接続と、第３スイッチ２３と第４スイッチ２４とからなる直列接続とが、第１入力端子１１と第２入力端子１２との間に並列に接続されて、フルブリッジ回路を構成している。このフルブリッジ回路がスイッチング回路ＳＷ１の中心的構成である。
　直流電圧変換回路１０は、コンデンサ３３、第１トランス３１の一次側３１１、および第１トランス３１と極性が等しく磁気的に独立した第２トランス３２の一次側３２１が直列に接続された直列回路部ＳＣ１を備える。コンデンサ３３は、ＤＣカットコンデンサであり、直列回路部ＳＣ１や複数のスイッチ（第１スイッチ２１から第４スイッチ２４）に直流の大電流が流れ込むことを防止している。図１に示される直流電圧変換回路１０の直列回路部ＳＣ１では、コンデンサ３３と、第１トランス３１の一次側３１１と第２トランス３２の一次側３２１とからなる直列接続に対して、さらにコイル３４が直列に接続されている。
　直列回路部ＳＣ１の一方の端部（第１端部Ｐ１）は、直列に接続される第１スイッチ２１と第２スイッチ２２との間に接続され、直列回路部ＳＣ１の他方の端部（第２端部Ｐ２）は、直列に接続される第３スイッチ２３と第４スイッチ２４との間に接続される。
　直流電圧変換回路１０は、第１トランス３１の二次側３１２および第１整流ダイオード４１を直列接続で備え、第１整流ダイオード４１の整流方向の端部に第１出力端子５１が設けられた第１出力回路ＯＣ１を備える。第１出力回路ＯＣ１の出力電圧Ｖｏｕｔは、第１整流ダイオード４１の整流方向とは反対側の端部に設けられた第２出力端子５２に対する第１出力端子５１の電位差である。第２出力端子５２はグラウンド端子であってもよい。
　直流電圧変換回路１０は、第２トランス３２の二次側３２２および第２整流ダイオード４２を直列接続で備え、第２整流ダイオード４２の整流方向の端部に上記の第１出力端子５１が接続された第２出力回路ＯＣ２を備える。第２整流ダイオード４２の整流方向とは反対側の端部は上記の第２出力端子５２に接続される。したがって、第１出力回路ＯＣ１と第２出力回路ＯＣ２とは出力（第１出力端子５１、第２出力端子５２）が共用されている。また、直流電圧変換回路１０では第１トランス３１の二次側３１２と第２トランス３２の二次側３２２とが直列に接続され、第１出力端子５１は第１トランス３１の二次側３１２と第２トランス３２の二次側３２２との間の電位を出力する端子となっている。
　直流電圧変換回路１０は複数のスイッチ（第１スイッチ２１から第４スイッチ２４）を制御する制御部６０を備える。本実施形態に係る直流電圧変換回路１０の制御部６０は、次に説明する非対称ＰＷＭ制御および位相シフト制御を実施可能であって、いずれかの制御を行うかを、制御切り替え部６１が決定する。制御部６０は４つのパルスドライブ回路（第１ゲートドライブＧＤ１、第２ゲートドライブＧＤ２、第３ゲートドライブＧＤ３、第４ゲートドライブＧＤ４）を備え、第１ゲートドライブＧＤ１から第４ゲートドライブＧＤ４は互いに独立でオン（ＯＮ）／オフ（ＯＦＦ）信号を出力する。制御部６０は制御切り替え部６１を有し、制御切り替え部６１により決定された制御方法に対応して、４つのパルスドライブ回路（第１ゲートドライブＧＤ１、第２ゲートドライブＧＤ２、第３ゲートドライブＧＤ３、第４ゲートドライブＧＤ４）は動作する。
（非対称ＰＷＭ制御）
　まず、非対称ＰＷＭ制御について説明する。非対称ＰＷＭ制御では、直流電圧変換回路１０が備える複数のスイッチング素子（第１スイッチ２１から第４スイッチ２４）のうち直列に接続された２つのスイッチング素子（第１スイッチ２１および第２スイッチ２２、ならびに第３スイッチ２３および第４スイッチ２４）のパルス幅を変えることによりデューティ比を制御する。図２は、非対称ＰＷＭ制御のタイミングチャートである。制御切り替え部６１が非対称ＰＷＭ制御を行うと決定した場合には、第１スイッチ２１を駆動する第１ゲートドライブＧＤ１と第４スイッチ２４を駆動する第４ゲートドライブＧＤ４とは同期制御され、第２スイッチ２２を駆動する第２ゲートドライブＧＤ２と第３スイッチ２３を駆動する第３ゲートドライブＧＤ３とは同期制御される。
　図２に示されるように、制御部６０は第１スイッチ２１と第２スイッチ２２とをデッドタイム期間ｄｔを有して交互にオンオフ制御する。デッドタイム期間ｄｔは、直列接続される第１スイッチ２１と第２スイッチ２２とが同時にオンとなって回路に貫通電流が流れることを防ぐために設けられる。貫通電流の発生を安定的に防ぐ観点から、デッドタイム期間ｄｔは、１オンオフサイクル期間の２％以上であることが好ましい。デッドタイム期間ｄｔは電圧変換制御が行われないため、デッドタイム期間ｄｔを過度に長くすることは変換効率の低下をもたらす。したがって、デッドタイム期間ｄｔは１オンオフサイクル時間の１０％以下であることが好ましい。
　図２に基づいて具体的に説明する。第１スイッチ２１を制御する第１ゲートドライブＧＤ１（第４スイッチ２４を制御する第４ゲートドライブＧＤ４も同期制御される。）は、時間ｔ０から時間ｔ１までがオフであって、時間ｔ１から時間ｔ２までがオンであり、時間ｔ２から時間ｔ５までがオフである。以降、同様に、時間ｔ５から時間ｔ６までがオンであり、時間ｔ６から時間ｔ９までがオフであり、時間ｔ９以降はオンである。第２スイッチ２２を制御する第２ゲートドライブＧＤ２（第３スイッチ２３を制御する第３ゲートドライブＧＤ３も同期制御される。）は、時間ｔ０から時間ｔ３までがオフであって、時間ｔ３から時間ｔ４までがオンである。以降、同様に、時間ｔ４から時間ｔ７まで、および時間ｔ８から時間ｔ９以降がオフであり、時間ｔ７から時間ｔ８までがオンである。したがって、デッドタイム期間ｄｔは、時間ｔ０と時間ｔ１との間、時間ｔ２と時間ｔ３との間、時間ｔ４と時間ｔ５との間、時間ｔ６と時間ｔ７との間、および時間ｔ８と時間ｔ９との間となる。
　時間ｔ０を過ぎて時間ｔ１となって、第１ゲートドライブＧＤ１がオンとなると、第１スイッチ２１のドレイン電圧Ｖｄｓ１は低下して、第１スイッチ２１は導通状態となる。このため、第１スイッチ２１のドレイン電流Ｉｄ１は経時的に増大する。第４ゲートドライブＧＤ４によって動作する第４スイッチ２４のドレイン電圧およびドレイン電流も第１スイッチ２１のドレイン電圧Ｖｄｓ１およびドレイン電流Ｉｄ１と同様の振る舞いをする。したがって、時間ｔ１から時間ｔ２の間は、図３の黒破線矢印Ａ１に示されるように、直列回路部ＳＣ１では、第１端部Ｐ１側から第２端部Ｐ２側へと電流が流れる。図３は、図１に示される回路が非対称ＰＷＭ制御で動作する場合において、第１状態ＳＴ１にあるときの動作（第１ゲートドライブＧＤ１および第４ゲートドライブＧＤ４がオン動作、第２ゲートドライブＧＤ２および第３ゲートドライブＧＤ３がオフ動作の場合）を説明する図である。
　この直列回路部ＳＣ１に流れる電流により、第１トランス３１の一次側３１１および第２トランス３２の一次側３２１に逆起電力が生じる。第１トランス３１の二次側３１２では、この逆起電力によりに生じた誘導起電力に基づいて第１出力回路ＯＣ１には誘導電流が流れる（図３において黒破線矢印Ｂ１で示した。）。しかしながら、第２出力回路ＯＣ２は第２出力端子５２側から第１出力端子５１側にのみ電流を流す第２整流ダイオード４２を有するため、第２トランス３２の二次側３２２を含む第２出力回路ＯＣ２には誘導電流が流れない。第１トランス３１と第２トランス３２とは磁気的に独立なので、第２トランス３２には逆起電力に基づくエネルギーが蓄積される。
　その後、時間ｔ２に至ると第１ゲートドライブＧＤ１および第４ゲートドライブＧＤ４はオンからオフとなり、時間ｔ２と時間ｔ３との間のデッドタイム期間ｄｔにおいてドレイン電圧Ｖｄｓ１は増大して、第１スイッチ２１は非導通状態となる。このため、時間ｔ１以降増大していた第１スイッチ２１のドレイン電流Ｉｄ１は時間ｔ２で０Ａとなる。
　一方、時間ｔ０において第２ゲートドライブＧＤ２および第３ゲートドライブＧＤ３はオフとなるため、時間ｔ０と時間ｔ１との間のデッドタイム期間ｄｔにおいて第２スイッチ２２のドレイン電圧Ｖｄｓ２は増大して、第２スイッチ２２は非導通状態となる。このため、時間ｔ０に至るまで増大していた第２スイッチ２２のドレイン電流Ｉｄ２は時間ｔ０で０Ａとなる。時間ｔ２になって、第２ゲートドライブＧＤ２および第３ゲートドライブＧＤ３はオフを維持しているのに対して第１ゲートドライブＧＤ１および第４ゲートドライブＧＤ４がオンからオフとなることにより、時間ｔ２と時間ｔ３との間のデッドタイム期間ｄｔが開始される。このとき、第１スイッチ２１および第３スイッチ２３の出力容量（電界効果トランジスタにおけるドレイン－ソース間容量）とインダクタンス素子（コイル３４、第２トランス３２）とを含んで共振回路が構成される。この共振回路の共振に基づく電圧変動が、時間ｔ２と時間ｔ３との間のデッドタイム期間ｄｔにおいて第２スイッチ２２のドレイン電圧Ｖｄｓ２に重畳されて、ゼロボルトスイッチングが実現されている。また、第２スイッチ２２のドレイン電流Ｉｄ２は、この共振回路に基づく電流が重畳されるため、一時的にマイナス電流となり、ソフトスイッチングが実現される。
　時間ｔ３に至って第２ゲートドライブＧＤ２がオンとなると、第１スイッチ２１および第３スイッチ２３の出力容量に蓄積された電荷に基づく共振の影響は小さくなって、第２スイッチ２２のドレイン電圧Ｖｄｓ２は安定的に低下して、第２スイッチ２２は導通状態となる。このため、第２スイッチ２２のドレイン電流Ｉｄ２は経時的に増大する。第３ゲートドライブＧＤ３によって動作する第３スイッチ２３のドレイン電圧およびドレイン電流も第２スイッチ２２のドレイン電圧Ｖｄｓ２およびドレイン電流Ｉｄ２と同様の振る舞いをする。したがって、時間ｔ３から時間ｔ４の間は、図４の黒破線矢印Ａ２に示されるように、直列回路部ＳＣ１では、第２端部Ｐ２側から第１端部Ｐ１側へと電流が流れる。図４は、図１に示される回路が非対称ＰＷＭ制御で動作する場合において、第２状態ＳＴ２にあるときの動作（第２ゲートドライブＧＤ２および第３ゲートドライブＧＤ３がオン動作、第１ゲートドライブＧＤ１および第４ゲートドライブＧＤ４がオフ動作の場合）を説明する図である。
　この直列回路部ＳＣ１に流れる電流によっても、第１トランス３１の一次側３１１および第２トランス３２の一次側３２１に逆起電力が生じる。第２トランス３２の二次側３２２では、この逆起電力によりに生じた誘導起電力に基づいて第２出力回路ＯＣ２には誘導電流が流れる（図４において黒破線矢印Ｂ２で示した。）。しかしながら、第１出力回路ＯＣ１は第２出力端子５２側から第１出力端子５１側にのみ電流を流す第１整流ダイオード４１を有するため、第１トランス３１の二次側３１２を含む第１出力回路ＯＣ１には誘導電流が流れない。第１トランス３１と第２トランス３２とは磁気的に独立なので、第１トランス３１には逆起電力に基づくエネルギーが蓄積される。
　以上説明したように、非対称ＰＷＭ制御では、第１入力端子１１と第２入力端子１２との間に直流電圧が印加されたときに、制御部６０が第１スイッチ２１と第２スイッチ２２とをデッドタイム期間ｄｔを有して交互にオンオフ制御することにより、直列回路部ＳＣ１に流れる電流の向きを交互に反転させる。この制御部６０の制御により、第１状態ＳＴ１と第２状態ＳＴ２とが交互に発生する。第１状態ＳＴ１では、第１スイッチ２１および第４スイッチ２４がオンであって、第１出力回路ＯＣ１において第１整流ダイオード４１の整流方向に電流が流れ（黒破線矢印Ｂ１）、第２トランス３２において電気エネルギーの蓄積が行われる。第２状態ＳＴ２では、第２スイッチ２２および第３スイッチ２３がオンであって、第２出力回路ＯＣ２において第２整流ダイオード４２の整流方向に電流が流れ（黒破線矢印Ｂ２）、第１トランス３１において電気エネルギーの蓄積が行われる。第１実施形態に係る直流電圧変換回路１０では、図２に示されるように、第１スイッチ２１および第４スイッチ２４がオンである期間がすべて第１状態ＳＴ１であり、第２スイッチ２２および第３スイッチ２３がオンである期間がすべて第２状態ＳＴ２である。
　このように、非対称ＰＷＭ制御では、制御部６０が第１スイッチ２１の導通比Ｄ１と第２スイッチ２２の導通比Ｄ２との少なくとも一方を変更することにより、第１出力端子５１の第２出力端子５２に対する電位差（出力電圧Ｖｏｕｔ）を変更可能である。導通比は、スイッチング素子のオンオフサイクルに対するオン期間の比率であり、第１スイッチ２１の導通比Ｄ１および第２スイッチ２２の導通比Ｄ２は次の条件を満たす。
　　０＜Ｄ１＜１、
　　０＜Ｄ２＜１、
　　Ｄ１≠Ｄ２かつ
　　０＜Ｄ１＋Ｄ２＜１
　上記のとおり、Ｄ１≠Ｄ２であるため、第１状態ＳＴ１において黒破線矢印Ａ１の向きに流れる電流量と、第２状態ＳＴ２において黒破線矢印Ａ２の向きに流れる電流量とは一致しない（非対称）。このため、直列回路部ＳＣ１を流れる電流の直流成分が生じないように、すなわち、直列回路部ＳＣ１の全体として、第１端部Ｐ１と第２端部Ｐ２との間に、黒破線矢印Ａ１の向き（Ｄ１＞Ｄ２の場合）または黒破線矢印Ａ２の向き（Ｄ１＜Ｄ２の場合）に電流が流れないように、直列回路部ＳＣ１には、ＤＣカットコンデンサであるコンデンサ３３が設けられている。
　ここで、第１スイッチ２１および第４スイッチ２４がオンである期間の後に設けられるデッドタイム期間ｄｔが第１スイッチ２１および第４スイッチ２４がオンである期間よりも十分に短く、第２スイッチ２２および第３スイッチ２３がオンである期間の後に設けられるデッドタイム期間ｄｔが第２スイッチ２２および第３スイッチ２３がオンである期間よりも十分に短い場合には、次の関係が成り立つ。
　　Ｄ１＋Ｄ２≒１
　このとき、第１スイッチ２１の導通比Ｄ１は非対称ＰＷＭ制御のデューティ比Ｄａとなって、直流電圧変換回路１０の出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの関係は、デューティ比Ｄａ（０＜Ｄａ＜１、ただしＤａ＝０．５を除く。）およびトランスの巻き数比（１次側巻き数／２次側巻き数）ｎを用いて、次のように表される。なお、第１トランス３１の巻き線比と第２トランス３２の巻き線比とは等しく設定されている。
　　Ｖｏｕｔ＝２×Ｄａ×（１－Ｄａ）×Ｖｉｎ／ｎ
　非対称ＰＷＭ制御における出力電圧Ｖｏｕｔの入力電圧Ｖｉｎに対する比率を降圧比Ｒａと定義すると、上記式は、次のように表記できる。
　　Ｒａ＝２×Ｄａ×（１－Ｄａ）／ｎ
　図５は、非対称ＰＷＭ制御における降圧比Ｒａとデューティ比Ｄａとの関係を示すグラフ（ただし、ｎ＝１）である。このような関係を有しているので、入力電圧Ｖｉｎが変動したときに出力電圧Ｖｏｕｔを維持するには、０＜Ｄａ＜０．５または０．５＜Ｄａ＜１の範囲でＤａを制御すればよい。
　図６は、非対称ＰＷＭ制御の場合の出力波形の具体例を示すグラフである。図６（ａ）には、巻数比ｎが８である場合において、入力電圧Ｖｉｎが４００Ｖかつデューティ比Ｄａが１７％のときの各出力回路（第１出力回路ＯＣ１、第２出力回路ＯＣ２）に発生する出力電圧パルスの波形が示されている。非対称ＰＷＭ制御のデューティ比Ｄａが１７％である場合には、第１ゲートドライブＧＤ１および第４ゲートドライブＧＤ４の導通比Ｄ１およびＤ４はデューティ比Ｄａと同じく１７％であるのに対し、第２ゲートドライブＧＤ２および第３ゲートドライブＧＤ３の導通比Ｄ２およびＤ３は約８３％（なお、デッドタイム期間ｄｔの長さは十分に短いため無視している。）となっている。
　このため、図６（ａ）に示されるように、一方の出力回路（例えば第１出力回路ＯＣ１）から出力される電圧パルスが作る波形（図６（ａ）では実線で示されている。）と、他方の出力回路（第２出力回路ＯＣ２）から出力される電圧パルスが作る波形（図６（ａ）では点線で示されている。）とは大きく異なり、特に、パルス幅が狭い電圧パルスのピーク電圧が高くなり、具体的にはピーク電圧が７５Ｖとなっている。このため、このパルス幅が短い電圧パルスが発生する出力回路（第１出力回路ＯＣ１）でない方の出力回路（第２出力回路ＯＣ２）に設けられたダイオード（第２整流ダイオード４２）には、整流方向と反対向きに７５Ｖの電圧が印加されても電流を流さない機能が必要とされる。なお、パルス幅が狭い電圧パルスのピーク電圧は２１Ｖであって、２つの電圧パルスのピーク電圧差は２４Ｖある。また、上記の場合（入力電圧Ｖｉｎ：４００Ｖ、デューティ比Ｄａ：１７％、巻数比ｎ：８）における、第１出力端子５１と第２出力端子５２との間に生じる平均的な電位差（出力電圧Ｖｏｕｔ）は１４Ｖである。
　図６（ｂ）には、巻数比ｎが８である場合において、入力電圧Ｖｉｎが２５０Ｖかつデューティ比Ｄａが３４％のときの各出力回路（第１出力回路ＯＣ１、第２出力回路ＯＣ２）に発生する出力電圧パルスの波形が示されている。この場合には、２つの出力回路から出力される電圧パルス（図６（ｂ）では一方が実線で示され他方が点線で示されている。）の波形の差（パルス幅の差、ピーク電圧の差）は、図６（ａ）の場合の２つの電圧パルスの波形の差よりも小さい。具体的には、一方の出力回路（例えば第１出力回路ＯＣ１）に発生する電圧パルスのピーク電圧は３４Ｖであって、他方の出力回路（第２出力回路ＯＣ２）に発生する電圧パルスのピーク電圧は２６Ｖであり、ピーク電圧差は８Ｖとなる。この場合（入力電圧Ｖｉｎ：４００Ｖ、デューティ比Ｄａ：１７％、巻数比ｎ：８）における第１出力端子５１と第２出力端子５２との間に生じる平均的な電位差（出力電圧Ｖｏｕｔ）も、図６（ａ）の場合と同様に１４Ｖである。すなわち、入力電圧Ｖｉｎが低下した場合でも、デューティ比Ｄａを高めることにより、出力電圧Ｖｏｕｔを維持することができる。
　図６に示される２つの条件の対比から明らかなように、非対称ＰＷＭ制御の場合には、デューティ比Ｄａが小さい条件で安定的に動作させるためには、各出力回路（第１出力回路ＯＣ１、第２出力回路ＯＣ２）のダイオード（第１整流ダイオード４１、第２整流ダイオード４２）に求められる耐圧が高くなる。具体的には、図６（ａ）の条件（デューティ比Ｄａ：１７％）では耐圧は７５Ｖ以上必要であるが、図６（ｂ）の条件（デューティ比Ｄａ：３４％）では耐圧は３４Ｖであればよい。ここで、整流ダイオードの耐圧が高くなると、順方向の場合のインピーダンスが大きくなる傾向がある。このことは、耐圧の高い整流ダイオードを用いると、出力回路での損失が大きくなって、直流電圧変換回路１０における変換効率が低下することを意味する。したがって、直流電圧変換回路１０の制御方法として非対称ＰＷＭ制御を採用する場合には、デューティ比Ｄａが比較的高い範囲で用いることが効率的であり、好ましい。
　本実施形態に係る直流電圧変換回路１０では、非対称ＰＷＭ制御においてソフトスイッチングが行われるように共振回路、具体的には、スイッチ（第１スイッチ２１から第４スイッチ２４）の寄生容量と相互作用するコイル３４が設けられている。
　図７（ａ）は、図１に示される回路の直列回路部を流れる電流を説明するためのタイミングチャートである。図７（ｂ）は、図１に示される回路が有する共振回路が適切に機能していない場合において直列回路部を流れる電流を説明するためのタイミングチャートである。図７（ａ）の上側の電流チャートは、図２に示される第１スイッチ２１のドレイン電流Ｉｄ１であり、図７（ａ）の中央の電流チャートは、図２に示される第２スイッチ２２のドレイン電流Ｉｄ２の極性を反転させたものである。これらの電流が、直列回路部ＳＣ１を流れるため、第１端部Ｐ１側から第２端部Ｐ２側の流れを正とすれば、図７（ａ）の上側の電流チャートと図７（ａ）の中央の電流チャートとを合成して得られる電流チャートが、直列回路部ＳＣ１を流れる合成電流Ｉｓｃのチャートであり、図５（ａ）の下側に示されている。図５（ａ）の下側の合成電流Ｉｓｃのチャートでは、直列回路部ＳＣ１に位置するインダクタンス素子（コイル３４、第１トランス３１、第２トランス３２）により、合成電流Ｉｓｃはなだらかに増減している。
　直列回路部ＳＣ１に位置するインダクタンス素子（コイル３４、第１トランス３１、第２トランス３２）が適切に機能しない場合には、図７（ｂ）に示されるように、合成電流Ｉｓｃは第１ゲートドライブＧＤ１および第２ゲートドライブＧＤ２の動作に応じて急峻に変化する。
　図８（ａ）は、図１に示される回路が有する共振回路が適切に機能している場合を説明するためのタイミングチャートである。図８（ｂ）は、図１に示される回路が有する共振回路が適切に機能していない場合を説明するためのタイミングチャートである。図８（ｃ）は、図１（ｂ）の一部を拡大したタイミングチャートである。
　直流電圧変換回路１０において、直列回路部ＳＣ１にコイル３４が設けられ、その自己インダクタンスＬｒが十分に大きいなど、共振回路のインダクタンス素子が適切に機能する場合には、図８（ａ）に示されるように、第１スイッチ２１のドレイン電圧Ｖｄｓ１が０Ｖ以下となり、ドレイン電流Ｉｄ１がマイナス方向に流れて、ゼロボルトスイッチングが実現されている。なお、第１トランス３１または第２トランス３２が共振回路の一部となってもよい。
　これに対し、共振回路のインダクタンス素子が適切に機能していない場合（具体的には、直列回路部ＳＣ１にコイル３４が設けられていない場合や、設けられているがその自己インダクタンスＬｒが過度に小さい場合などが例示される。）には、図８（ｂ）および図８（ｃ）に示されるように、直列回路部ＳＣ１のインピーダンスが増加するため、共振回路の容量素子（具体的には第１スイッチ２１および第４スイッチ２４の出力容量）に流れる電流が減る。このため、共振回路が発生する電圧の振幅の最大値（最大振幅電圧）が小さくなって、０Ｖまで第１スイッチ２１のドレイン電圧Ｖｄｓ１が０Ｖまで低下していない。また、直列回路部ＳＣ１のインダクタンスが小さいため、時定数τが短くなる。図８（ｃ）に示される例では、第１スイッチ２１を構成する電界効果トランジスタがオン動作となるタイミングｔｏｎが時定数τよりも遅くなっている。このため、ゼロボルトスイッチングが実現されていない。また、第１スイッチ２１のドレイン電圧Ｖｄｓ１にスパイク状の電圧上昇（サージ電圧）が発生し、この電圧上昇はノイズの原因となりうる。
　以上説明したように、第１スイッチ２１などのスイッチング素子が適切に動作するためには、共振回路のインダクタンス素子のインダクタンスが大きいことが好ましい。この観点からコイル３４が設けられる。なお、本実施形態に係る直流電圧変換回路１０では、第１トランス３１と第２トランス３２とが磁気的に独立しているため、一方のトランス（例えば第１トランス３１）が関与する出力回路（第１出力回路ＯＣ１）に電流が流れる際に、他方のトランス（第２トランス３２）が関与する出力回路（第２出力回路ＯＣ２）に電流が流れないため、他方のトランス（第２トランス３２）の一次側（第２トランス３２の一次側３２１）は、コイル３４と同様に、インダクタとして機能することができる。
（位相シフト制御）
　続いて、位相シフト制御について説明する。位相シフト制御では、直流電圧変換回路１０が備える複数のスイッチング素子のうち（第１スイッチ２１から第４スイッチ２４）直列に接続されていない２つのスイッチング素子（第１スイッチ２１および第４スイッチ２４、ならびに第２スイッチ２２および第３スイッチ２３）の位相のシフト量を変えることによりデューティ比Ｄｐを制御する。図９は、位相シフト制御のタイミングチャートである。図９のタイミングチャートでは、第１ゲートドライブＧＤ１から第４ゲートドライブＧＤ４のタイミングチャート、ならびに第１スイッチ２１のドレイン電流Ｉｄ１、第４スイッチ２４のドレイン電流Ｉｄ４および第４スイッチ２４のドレイン電圧Ｖｄｓ４が示されている。
　直流電圧変換回路１０の制御部６０の制御切り替え部６１が位相シフト制御を行うと決定した場合には、フルブリッジ回路において直列に接続される第１スイッチ２１および第２スイッチ２２について、デッドタイム期間ｄｔを有して交互にオンオフ制御する。また、同様にフルブリッジ回路において直列に接続される第３スイッチ２３および第４スイッチ２４についても、導通比をそろえるとともにデッドタイム期間ｄｔを有して交互にオンオフ制御する。この点は、非対称ＰＷＭ制御と同じである。デッドタイム期間ｄｔの好ましい長さの範囲も非対称ＰＷＭ制御と同じ（１オンオフサイクル期間の２％以上１０％以下）である。また、第１状態ＳＴ１では、第１スイッチ２１および第４スイッチ２４がオンであって、第２状態ＳＴ２では、第２スイッチ２２および第３スイッチ２３がオンであることも、非対称ＰＷＭ制御と同じである。しかしながら、次に説明するように、位相シフト制御では、第１スイッチ２１と第４スイッチ２４との同期制御および第２スイッチ２２と第３スイッチ２３との同期制御を行わず、第１スイッチ２１と第４スイッチ２４とのオン時間をずらすとともに、第２スイッチ２２と第３スイッチ２３とのオン時間をずらすことにより、デューティ比Ｄｐを設定する。
　第１入力端子１１と第２入力端子１２との間に直流電圧が印加されたときに、制御部６０は、第１スイッチ２１から第４スイッチ２４のそれぞれについて、０．５未満の互いに等しい導通比Ｄ１からＤ４でオンとオフとを繰り返す。各スイッチについて、オンの状態にある期間であるオン期間Ｐｏｎとオフの状態にある期間であるオフ期間Ｐｏｆｆとの合計期間が第１スイッチ２１の１周期となる。導通比Ｄ１からＤ４が０．５未満となるのは、各スイッチのオン期間Ｐｏｎの後に、デッドタイム期間ｄｔが設けられるためである。なお、位相シフト制御も、デッドタイム期間ｄｔにおいてソフトスイッチングが行われるように、各スイッチング素子（第１スイッチ２１から第４スイッチ２４）の寄生容量に応じてコイル３４のインダクタンスは設定される。
　制御部６０は、第２スイッチ２２から第４スイッチ２４をオンとするタイミングが第１スイッチ２１のオンとするタイミングからずれるように制御する。
　まず、第１スイッチ２１がオンとなってから、オン期間Ｐｏｎよりも短い所定の長さの期間であるシフト期間Ｐｓが経過したことを契機として、第４スイッチ２４をオンとして第１状態ＳＴ１を発生させる。直流電圧変換回路１０の制御部６０の制御では、第１スイッチ２１に対して位相がずれてオンとなった第４スイッチ２４がオンである期間と第１スイッチ２１に係るオン期間Ｐｏｎとの重複期間のみが第１状態ＳＴ１となり、第１スイッチ２１に係るオン期間Ｐｏｎのすべてが第１状態ＳＴ１ではない。

　次に、第１スイッチ２１がオフとなってからデッドタイム期間ｄｔが経過したことを契機として第２スイッチ２２をオンとする。第１スイッチ２１がオフとなることにより、第１状態ＳＴ１が終了する。
　続いて、第２スイッチ２２がオンとなってからシフト期間Ｐｓが経過したことを契機として、第３スイッチ２３をオンとして第２状態ＳＴ２を発生させる。位相シフト制御では、第２スイッチ２２に対して位相がずれてオンとなった第３スイッチ２３がオンである期間と第２スイッチ２２に係るオン期間Ｐｏｎとの重複期間のみが第２状態ＳＴ２となり、第２スイッチ２２に係るオン期間Ｐｏｎのすべてが第２状態ＳＴ２ではない。
　位相シフト制御では、第１状態ＳＴ１の期間の長さおよび第２状態ＳＴ２の期間の長さを変更することにより、第１出力端子５１の第２出力端子５２に対する電位差（出力電圧Ｖｏｕｔ）を変更する。制御部６０の制御の具体的な一例として、デッドタイム期間ｄｔがスイッチのオン期間Ｐｏｎよりも十分に短い場合には、導通比Ｄ１からＤ４≒０．５と近似できることから、出力電圧Ｖｏｕｔは、シフト期間Ｐｓと次の関係を有し、シフト期間Ｐｓの長さを変更することにより、出力電圧Ｖｏｕｔを調整することができる。具体的には、位相シフト制御のデューティ比Ｄｐは、（Ｐｏｎ－Ｐｓ）／（Ｐｏｎ＋Ｐｏｆｆ）により表され、０＜Ｄｐ＜０．５となる。位相シフト制御における降圧比Ｒｐ（入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの比率）は、このデューティ比Ｄｐおよびトランスの巻き数比（１次側巻き数／２次側巻き数）ｎを用いて下記式で表される。
　　Ｒｐ＝Ｄｐ／ｎ
　上記式によれば、降圧比Ｒｐとデューティ比Ｄｐとの関係は、ｎ＝１の場合に、（Ｄｐ、Ｒｐ）＝（０、０）の点と（Ｄｐ、Ｒｐ）＝（０．５、０．５）の点とを通る直線となる。図１０は、位相シフト制御における降圧比Ｒａとデューティ比Ｄａとの関係を示すグラフ（ただし、ｎ＝１）である。このような関係を有しているので、入力電圧Ｖｉｎが変動したときに出力電圧Ｖｏｕｔを維持するには、０＜Ｄｐ＜０．５の範囲でＤｐを制御すればよい。なお、図１０には、非対称ＰＷＭ制御の降圧比Ｒａとデューティ比Ｄａとの関係を破線で示してある。
　図１０を図５（非対称ＰＷＭ制御の場合における降圧比Ｒａとデューティ比Ｄａとの関係を示すグラフ）と対比すると、デューティ比Ｄが等しい場合には、降圧比Ｒは位相シフト制御よりも非対称ＰＷＭ制御の方が高くなる。これは、位相シフト制御では、第１スイッチ２１と第４スイッチ２４との間で定義されるシフト期間Ｐｓの間に、第１スイッチ２１と第３スイッチ２３とがオン期間であって第２スイッチ２２と第４スイッチ２４とがオフ期間となる転流期間Ｐｔが存在するためである。この転流期間Ｐｔでは、直列回路部ＳＣ１を含み第１スイッチ２１および第３スイッチ２３を通る閉回路が形成され、この期間は入力側から出力側へのエネルギー伝達に寄与しない。この転流期間Ｐｔは第２スイッチ２２と第３スイッチ２３との間で定義されるシフト期間Ｐｓの間にも存在する。これに対し、非対称ＰＷＭ制御ではデッドタイム期間ｄｔ以外では入力側から出力側へのエネルギー伝達が行われる。このため、デューティ比Ｄを等しくすると降圧比Ｒは、非対称ＰＷＭ制御の方が位相シフト制御よりも高くなる。
　図１１は、位相シフト制御の場合の出力波形の具体例を示すグラフである。図１１（ａ）には、巻数比ｎが８である場合において、入力電圧Ｖｉｎが４００Ｖかつデューティ比Ｄａが２８％のときの各出力回路（第１出力回路ＯＣ１、第２出力回路ＯＣ２）に発生する出力電圧パルスの波形（一方が実線で示され、他方が点線で示されている。）が示されている。図１１（ｂ）には、巻数比ｎが８である場合において、入力電圧Ｖｉｎが２５０Ｖかつデューティ比Ｄａが３４％のときの各出力回路（第１出力回路ＯＣ１、第２出力回路ＯＣ２）に発生する出力電圧パルスの波形（一方が実線で示され、他方が点線で示されている。）が示されている。いずれの条件の場合も、２つの出力回路（第１出力回路ＯＣ１、第２出力回路ＯＣ２）に発生する出力電圧パルス（実線で示されるパルスと点線で示されるパルス）を対比すると、パルスの立ち上がりタイミングは互いに半周期ずれているが、波形の形状は等しい。図１１（ａ）に示される出力電圧パルスは、ピーク電圧は４８Ｖであって図１１（ｂ）に示される出力電圧パルスのピーク電圧（３０Ｖ）よりも高いが、パルス幅が相対的に図１１（ｂ）よりも狭い。このため、第１出力端子５１と第２出力端子５２との間に生じる平均的な電位差（出力電圧Ｖｏｕｔ）は、いずれの条件でも１４Ｖである。
　図１１に示される結果を図６に示される非対称ＰＷＭ制御とも対比すると、入力電圧Ｖｉｎが４００Ｖの場合には、非対称ＰＷＭ制御ではデューティ比Ｄａが低く（１７％）出力回路に発生する電圧パルスのピーク電圧が高くなる（７５Ｖ）が、位相シフト制御ではデューティ比Ｄｐが高く（２８％）出力回路に発生する電圧パルスのピーク電圧は相対的に低い（４８Ｖ）。一方、入力電圧Ｖｉｎが２５０Ｖの場合には、位相シフト制御ではデューティ比Ｄｐが５０％に近づく（４５％）が、非対称ＰＷＭ制御ではデューティ比Ｄａが依然として低く（２８％）、非対称ＰＷＭ制御において出力回路に発生する電圧パルスのピーク電圧（３４Ｖ）は、位相シフト制御において出力回路に発生する電圧パルスのピーク電圧（３０Ｖ）と大差ない。
　これらの対比から、次の点が理解される。すなわち、入力電圧Ｖｉｎが高くデューティ比Ｄが比較的低い場合には位相シフト制御を採用し、入力電圧Ｖｉｎが低くなって位相シフト制御のデューティ比Ｄａが高くなってきたら、非対称ＰＷＭ制御に切り替えることにより、位相シフト制御のデメリット（入力電圧Ｖｉｎが低くなるとデューティ比Ｄａを高める必要があり、制御範囲が狭まる）を非対称ＰＷＭ制御のメリット（入力電圧Ｖｉｎが低くなってデューティ比Ｄｐが高くなっても制御範囲が広い）によりカバーすることができる。
　また、非対称ＰＷＭ制御により直流電圧変換回路１０を動作させる場合において、デューティ比Ｄａが低くなってきたら、位相シフト制御に切り替えることにより、出力回路（第１出力回路ＯＣ１または第２出力回路ＯＣ２）に発生する電圧パルスのピーク電圧を低くすることができる。
（制御の切り替え）
　このように、直流電圧変換回路を動作させる際に、デューティ比Ｄと降圧比Ｒとの関係が異なる複数の制御を切り替えると、切り替えたときに、デューティ比Ｄと降圧比Ｒとの少なくとも一方が異なるように切り替えが行われる。このため、制御を切り替えることによって、切り替え前の制御の状態よりもメリットの大きな状態に遷移することができる。
　以下、二次電池を電源とした場合を例として、上記の制御切り替えの優位性について説明する。二次電池は、フル充填された直後の放電電圧と、使用開始から所定時間経過したときの放電電圧とが異なり、前者が高く、後者が低い。つまり、二次電池を電源とすると、入力電圧Ｖｉｎは経時的に低下する。しかしながら、出力端子（第１出力端子５１、第２出力端子５２）に接続される負荷に許容される電位変化は制限されている（通常、±５％程度である。）。このため、直流電圧変換回路１０は、入力電圧Ｖｉｎが低下しても、出力電圧Ｖｏｕｔの低下が抑制されることが求められる。この点に関し、直流電圧変換回路１０では、入力電圧Ｖｉｎが低下した場合であっても、デューティ比Ｄを高めることにより出力電圧Ｖｏｕｔを維持することができる。
　前述のように、デューティ比Ｄａが低い条件で非対称ＰＷＭ制御により動作させるためには、出力回路の整流ダイオードの耐圧を高める必要があるが、降圧比Ｒａが上限に近い範囲では、位相シフト制御ではデューティ比Ｄｐに比べて、デューティ比Ｄａの制御範囲が広くなる。そこで、本実施形態に係る直流電圧変換回路１０では、デューティ比Ｄｐが所定の比率（図１２では４０％の場合が示されている。）未満の場合には位相シフト制御を行い、位相シフト制御のデューティ比Ｄｐが所定の比率以上の場合には非対称ＰＷＭ制御を行う。図１２は、位相シフト制御から非対称ＰＷＭ制御への切り替えを説明するための概念図である。位相シフト制御と非対称ＰＷＭ制御との切り替えは、降圧比Ｒを合わせて行う。降圧比Ｒを合わせて制御の切り替えを行うことにより、切り替え直後の非対称ＰＷＭ制御のデューティ比Ｄａは位相シフト制御のデューティ比Ｄｐよりも低くなる。このため、切り替え後のデューティ比Ｄｐの許容制御範囲Ｔｐ（＝５０％－Ｄｐ）は切り替え直前のデューティ比Ｄａの許容制御範囲Ｔａ（＝５０％－Ｄａ）よりも大きくなる。したがって、制御切り替えを行うことにより、降圧比Ｒの制御性が高くなる。
　この切り替えについて図１２に基づき具体的に説明すれば、例えば位相シフト制御においてデューティ比Ｄｐが４０％となった場合であっても、降圧比Ｒを合わせて非対称ＰＷＭ制御に切り替えると、デューティ比Ｄａは２８％となり、５０％まで十分な制御範囲を確保することができる。図１２に示されるように、制御切り替え直前の位相シフト制御のデューティ比Ｄｐは４０％であるから、この場合の許容制御範囲Ｔｐは１０％しかないが、制御を切り替えることにより、デューティ比Ｄａは２８％となるので、許容制御範囲Ｔａは２２％に増大する。
　別の観点で制御切り替えの効果について説明すれば、非対称ＰＷＭ制御においてデューティ比Ｄａが４５％であるとき、位相シフト制御では、降圧比Ｒを維持するために必要となるデューティ比Ｄｐは４９．５％となる。このようなデューティ比Ｄｐは、第１スイッチ２１のオン期間と第２スイッチ２２のオン期間との間に設けられるデッドタイム期間ｄｔを１サイクルの１％未満に設定しなければ設定できない。第３スイッチ２３のオン期間と第４スイッチ２４のオン期間との間に設けられるデッドタイム期間ｄｔも同じである。デッドタイム期間ｄｔを過度に短くすることは貫通電流が生じて回路が破損する可能性が高くなるため、現実には設定不可能である。
　出力端子に接続される負荷への影響を少なくする観点から、制御切り替えの前後での降圧比の変動は少なければ少ないほど好ましい。切り替え直前の降圧比Ｒｐと切り替え直後の降圧比Ｒａとの関係は、（Ｒａ－Ｒｐ）／Ｒｐが±５％以下であることが好ましく、±３％以下であることがより好ましい。
　位相シフト制御と非対称ＰＷＭ制御との切り替えタイミングの決定方法は限定されない。例えば、制御部６０において制御の切り替えを決定する制御切り替え部６１は、入力電圧Ｖｉｎを入力として切り替えの判断を行ってもよいし、出力電圧Ｖｏｕｔ（第１出力端子５１と第２出力端子５２との間に生じる平均的な電位差）を入力として切り替えの判断を行ってもよい。
　前者の場合（入力電圧Ｖｉｎ基準）には、位相シフト制御から非対称ＰＷＭ制御に切り替える入力電圧Ｖｉｎおよびそのタイミングでの非対称ＰＷＭ制御のデューティ比Ｄａ、ならびに非対称ＰＷＭ制御から位相シフト制御に切り替える入力電圧Ｖｉｎおよびそのタイミングでの位相シフト制御のデューティ比Ｄｐを予め決定しておく。そして、入力電圧Ｖｉｎをモニターして、入力電圧Ｖｉｎが低下したことにより、位相シフト制御のデューティ比Ｄｐを、予め決定しておいた切り替えタイミングとなるデューティ比Ｄｐに設定することになったら、非対称ＰＷＭ制御に切り替えて、そのデューティ比Ｄａを所定の値に設定する。一方、入力電圧Ｖｉｎが増大したことにより、非対称ＰＷＭ制御のデューティ比Ｄａを、予め決定しておいた切り替えタイミングとなるデューティ比Ｄａに設定することになったら、位相シフト制御に切り替えて、そのデューティ比Ｄｐを所定の値に設定する。
　後者の場合（出力電圧Ｖｏｕｔ基準）には、位相シフト制御から非対称ＰＷＭ制御に切り替える出力電圧Ｖｏｕｔおよびそのタイミングでの非対称ＰＷＭ制御のデューティ比Ｄａならびに非対称ＰＷＭ制御から位相シフト制御に切り替える出力電圧Ｖｏｕｔおよびそのタイミングでの位相シフト制御のデューティ比Ｄｐを予め決定しておく。そして、出力電圧Ｖｏｕｔをモニターして、出力電圧Ｖｏｕｔが所定の値に低下したら、位相シフト制御から非対称ＰＷＭ制御に切り替えて、そのデューティ比Ｄａを所定の値に設定する。一方、出力電圧Ｖｏｕｔが所定の値に増大したら、非対称ＰＷＭ制御から位相シフト制御に切り替えて、そのデューティ比Ｄｐを所定の値に設定すればよい。
　以上説明したように、本発明の一実施形態に係る直流電圧変換回路１０は、制御部６０が制御切り替え部６１を有し、位相シフト制御と非対称ＰＷＭ制御とによる動作が可能である。これらの制御切り替えにより、フルブリッジを構成する４つのスイッチング素子（第１スイッチ２１から第４スイッチ２４）のオンオフタイミングが変更される。直流電圧変換回路１０は高速でスイッチング素子（第１スイッチ２１から第４スイッチ２４）のオンオフ制御が行われるため、制御切り替えが過度に高頻度で発生すると、過渡状態が度々発生することになる。こうした過渡状態の頻発は、制御安定性に好ましくない影響を及ぼす可能性がある。そこで、制御部６０の制御切り替え部６１は、位相シフト制御から非対称ＰＷＭ制御へと切り替える際の降圧比Ｒｐが、非対称ＰＷＭ制御から位相シフト制御へと切り替える際の降圧比Ｒａよりも高くなるように制御を行う。すなわち、２つの制御の切り替えがヒステリシスを有するようにしている。
　図１３は、２つの制御の切り替えがヒステリシスを有することを説明するための概念図である。降圧比Ｒが低く位相シフト制御を行っている状態から、入力電圧Ｖｉｎの低下に起因してデューティ比Ｄｐが高くなってきた場合には降圧比Ｒｐも高くなる。図１２の実線矢印で示されるように、降圧比Ｒｐが所定の値Ｒｐａ（図１３では０．４Ｖ）に到達したことを条件として、制御切り替え部６１は、位相シフト制御から非対称ＰＷＭ制御へと切り替える。その後、入力電圧Ｖｉｎの低下に対応してデューティ比Ｄａを高めて降圧比Ｒａを高めることになる。
　一方、降圧比Ｒが高く非対称ＰＷＭ制御を行っている状態から、入力電圧Ｖｉｎの増加に起因してデューティ比Ｄａが低くなってきた場合には降圧比Ｒａも低くなる。図１２の破線矢印で示されるように、降圧比Ｒａが所定の値Ｒａｐ（図１３では０．３６Ｖ）に到達したことを条件として、制御切り替え部６１は、位相シフト制御から非対称ＰＷＭ制御へと切り替える。その後、入力電圧Ｖｉｎの低下に対応してデューティ比Ｄｐを低くして降圧比Ｒｐを低下させることになる。
　図１４（ａ）は制御の切り替えのヒステリシスを有しない場合の具体例を示す図である。位相シフト制御から非対称ＰＷＭ制御へと切り替える際の降圧比Ｒｐａが非対称ＰＷＭ制御から位相シフト制御へと切り替える降圧比Ｒａｐと等しい場合（Ｒｐａ＝Ｒａｐ）には、位相シフト制御を行っている際に、降圧比Ｒを与える測定値（入力電圧Ｖｉｎや出力電圧Ｖｏｕｔ）にノイズ信号が重畳して降圧比Ｒｐが非対称ＰＷＭ制御における切り替えしきい値となる降圧比Ｒｐａよりも若干でも増加すると、制御切り替え部６１は、位相シフト制御から非対称ＰＷＭ制御に切り替えることを決定し、制御切り替えが実行されてしまう。そのようにして非対称ＰＷＭ制御となった直後に、測定信号に含まれるノイズの影響により、降圧比Ｒａが位相シフト制御への切り替えしきい値となる降圧比Ｒａｐに到達すると、制御切り替え部６１は、非対称ＰＷＭ制御から位相シフト制御に切り替えることを決定し、制御切り替えが実行されてしまう。このため、図１４（ａ）に示されるように、降圧比Ｒが制御切り替えのしきい値に近づくと、制御切り替え部６１による制御切り替えが頻発して、回路の動作が不安定化する可能性がある。
　図１４（ｂ）は制御の切り替えのヒステリシスを有する場合の具体例を示す図である。図１４（ｂ）に示されるように、位相シフト制御から非対称ＰＷＭ制御へと切り替える降圧比Ｒｐａが非対称ＰＷＭ制御から位相シフト制御へと切り替える際の降圧比Ｒａｐよりも高く設定されている場合には、降圧比Ｒｐａと降圧比Ｒａｐとの間の降圧比Ｒの範囲（ヒステリシス幅）に、位相シフト制御を行っている際に入ったときには位相シフト制御が保持され、降圧比Ｒｐａ以上となったときに非対称ＰＷＭ制御への制御切り替えが行われる。同様に、非対称ＰＷＭ制御を行っている際に降圧比Ｒがヒステリシス幅に入ったときには非対称ＰＷＭ制御が保持され、降圧比Ｒａｐ以下となったときに位相シフト制御への制御切り替えが行われる。このため、降圧比Ｒを与える信号にノイズ成分が含まれている場合であっても、その影響は適切に排除され、制御切り替えが過度に頻繁に生じることが回避される。
　以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
　例えば、上記の説明では、電源が二次電池である場合を例としたが、二次電池に加えて、太陽発電などの発電機器も電源に含まれていてもよい。この場合には、二次電池の放電時間の経過に基づく入力電圧Ｖｉｎの低下と、発電機器からの電気エネルギーの入力に基づく入力電圧Ｖｉｎの上昇とが重なり合い、結果、直流電圧変換回路１０が実現すべき降圧比Ｒの範囲が大きくなる可能性がある。そのような場合でも、例えば図１４に示したようなヒステリシス幅を設定することにより、直流電圧変換回路１０を安定的に動作させることが可能である。
　位相シフト制御と非対称ＰＷＭ制御との切り替えの制御に際し、入力電圧Ｖｉｎや出力電圧Ｖｏｕｔを測定して、測定結果を直接用いて切り替えの判断を行ってもよいが、位相シフト制御から非対称ＰＷＭ制御へと切り替えるデューティ比Ｄｐａおよび非対称ＰＷＭ制御から位相シフト制御へと切り替えるデューティ比Ｄａｐを予め決定しておいて、制御部がデューティ比Ｄｐをデューティ比Ｄｐａとする決定を行ったタイミングやデューティ比Ｄａをデューティ比Ｄａｐとする決定を行ったタイミングで制御の切り替えを行ってもよい。
　本発明の一実施形態に係る直流電圧変換回路は、大出力のスイッチング電源の部分回路として好適に使用されうる。
１０　　　：直流電圧変換回路
１１　　　：第１入力端子
１２　　　：第２入力端子
２１　　　：第１スイッチ
２２　　　：第２スイッチ
２３　　　：第３スイッチ
２４　　　：第４スイッチ
３１　　　：第１トランス
３２　　　：第２トランス
３３　　　：コンデンサ
３４　　　：コイル
４１　　　：第１整流ダイオード
４２　　　：第２整流ダイオード
５１　　　：第１出力端子
５２　　　：第２出力端子
６０　　　：制御部
６１　　　：制御切り替え部
７０　　　：直流電源
１００　　：スイッチング電源装置
３１１　　：第１トランスの一次側
３１２　　：第１トランスの二次側
３２１　　：第２トランスの一次側
３２２　　：第２トランスの二次側
Ａ１、Ａ２、Ｂ１、Ｂ２、　　：黒破線矢印
Ｄ　　　　：デューティ比
Ｄａ　　　：非対称ＰＷＭ制御のデューティ比
Ｄｐ　　　：位相シフト制御のデューティ比
ＧＤ１　　：第１ゲートドライブ
ＧＤ２　　：第２ゲートドライブ
ＧＤ３　　：第３ゲートドライブ
ＧＤ４　　：第４ゲートドライブ
Ｉｄ１　　：第１スイッチのドレイン電流
Ｉｄ２　　：第２スイッチのドレイン電流
Ｉｄ４　　：第４スイッチのドレイン電流
Ｉｓｃ　　：合成電流
ＯＣ１　　：第１出力回路
ＯＣ２　　：第２出力回路
Ｐ１　　　：第１端部（直列回路部の一方の端部）
Ｐ２　　　：第２端部（直列回路部の他方の端部）
Ｐｏｆｆ　：オフ期間
Ｐｏｎ　　：オン期間
Ｐｓ　　　：シフト期間
Ｐｔ　　　：転流期間
Ｒ　　　　：降圧比
Ｒａ　　　：非対称ＰＷＭ制御の降圧比
Ｒａｐ　　：非対称ＰＷＭ制御から位相シフト制御に切り替えるしきい値となる降圧比
Ｒｐ　　　：位相シフト制御の降圧比
Ｒｐａ　　：位相シフト制御から非対称ＰＷＭ制御に切り替えるしきい値となる降圧比
ＳＣ１　　：直列回路部
ＳＴ１　　：第１状態
ＳＴ２　　：第２状態
ＳＷ１　　：スイッチング回路
Ｔａ　　　：許容制御範囲
Ｔｐ　　　：許容制御範囲
Ｖｄｓ１　：第１スイッチのドレイン電圧
Ｖｄｓ２　：第２スイッチのドレイン電圧
Ｖｄｓ４　：第４スイッチのドレイン電圧
Ｖｉｎ　　：入力電圧
Ｖｏｕｔ　：出力電圧
ｄｔ　　　：デッドタイム期間
ｔｏｎ　　：電界効果トランジスタがオン動作となるタイミング

Claims (6)

  1. 　複数のスイッチング素子を有するスイッチング回路と、前記複数のスイッチング素子の動作を制御する制御部とを備える直流電圧変換回路であって、
    　前記制御部は、
    　　前記複数のスイッチング素子のうち直列に接続された２つのスイッチング素子のパルス幅を変えることによりデューティ比を制御する非対称ＰＷＭ制御と、前記複数のスイッチング素子のうち直列に接続されていない２つのスイッチング素子の位相のシフト量を変えることによりデューティ比を制御する位相シフト制御と、を実行可能であり、
    　　前記デューティ比が所定の比率未満の場合には前記位相シフト制御を行い、
    　　前記デューティ比が前記所定の比率以上の場合には前記非対称ＰＷＭ制御を行い、
    　前記位相シフト制御と前記非対称ＰＷＭ制御との切り替えは、降圧比を合わせて行うこと
    を特徴とする直流電圧変換回路。
  2. 　前記制御部は、前記非対称ＰＷＭ制御を行う際、前記スイッチング回路で直列に接続される２つの前記スイッチング素子について、互いに異なる導通比とするとともにデッドタイム期間を有して交互にオンオフ制御し、前記デッドタイム期間においてソフトスイッチングを行う、請求項１に記載の直流電圧変換回路。
  3. 　前記制御部は、前記位相シフト制御を行う際、前記スイッチング回路で直列に接続されている２つの前記スイッチング素子について、導通比をそろえるとともにデッドタイム期間を有して交互にオンオフ制御し、前記デッドタイム期間においてソフトスイッチングを行う、請求項１または請求項２に記載の直流電圧変換回路。
  4. 　前記制御部は、前記位相シフト制御から前記非対称ＰＷＭ制御へと切り替える際の前記降圧比が、前記非対称ＰＷＭ制御から前記位相シフト制御へと切り替える際の前記降圧比よりも高くなるように制御を行う、
    請求項１から請求項３のいずれか一項に記載の直流電圧変換回路。
  5. 　前記スイッチング回路に接続され、磁気的に独立した２つのトランスをさらに備える、請求項１から請求項４のいずれか一項に記載の直流電圧変換回路。
  6. 　請求項１から請求項５のいずれか一項に記載の直流電圧変換回路と、前記直流電圧変換回路の入力端子に電気的に接続された直流電源とを備える、スイッチング電源装置。
PCT/JP2020/006658 2019-02-22 2020-02-20 直流電圧変換回路およびスイッチング電源装置 WO2020171148A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021502115A JP7024137B2 (ja) 2019-02-22 2020-02-20 直流電圧変換回路およびスイッチング電源装置
EP20759112.4A EP3930164B1 (en) 2019-02-22 2020-02-20 Direct-current voltage conversion circuit and switching power source device
CN202080007976.5A CN113273071B (zh) 2019-02-22 2020-02-20 直流电压变换电路以及开关电源装置
US17/405,507 US11811299B2 (en) 2019-02-22 2021-08-18 Direct-current voltage conversion circuit and switching power-supply device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-030060 2019-02-22
JP2019030060 2019-02-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/405,507 Continuation US11811299B2 (en) 2019-02-22 2021-08-18 Direct-current voltage conversion circuit and switching power-supply device

Publications (1)

Publication Number Publication Date
WO2020171148A1 true WO2020171148A1 (ja) 2020-08-27

Family

ID=72144253

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/006658 WO2020171148A1 (ja) 2019-02-22 2020-02-20 直流電圧変換回路およびスイッチング電源装置

Country Status (5)

Country Link
US (1) US11811299B2 (ja)
EP (1) EP3930164B1 (ja)
JP (1) JP7024137B2 (ja)
CN (1) CN113273071B (ja)
WO (1) WO2020171148A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232781A (ja) 1998-12-08 2000-08-22 Matsushita Electric Ind Co Ltd スイッチング電源装置
JP2008079454A (ja) * 2006-09-22 2008-04-03 Toyota Industries Corp 双方向ｄｃ−ｄｃコンバータの制御方法
US20080130328A1 (en) * 2006-12-05 2008-06-05 Hang Seok Choi Variable-mode converter control circuit and half-bridge converter having the same
JP2011160616A (ja) 2010-02-03 2011-08-18 Fuji Electric Co Ltd 直流−直流変換回路の起動方法
US20160294294A1 (en) * 2015-04-01 2016-10-06 Futurewei Technologies, Inc. Resonant Converters with an Improved Voltage Regulation Range
JP2017199628A (ja) * 2016-04-28 2017-11-02 国立大学法人神戸大学 誘導加熱用シングルステージ商用周波−高周波コンバータおよびその制御方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1009094B1 (en) 1998-12-08 2009-05-20 Panasonic Corporation Switching power supply
US6097614A (en) * 1999-05-14 2000-08-01 Astec International Limited Asymmetrical pulse width modulated resonant DC-DC converter with compensating circuitry
JP5050874B2 (ja) * 2008-01-22 2012-10-17 富士電機株式会社 スイッチング電源装置
US7957161B2 (en) * 2009-03-03 2011-06-07 National Taiwan University Of Science And Technology Power converters
US20100294294A1 (en) 2009-05-19 2010-11-25 Chien-Chung Wu Dental floss strip, dental floss pick and method for manufacturing the bactericidal dental floss pick
JP5284188B2 (ja) * 2009-06-16 2013-09-11 株式会社東芝 スイッチング電源装置
CA2789381C (en) * 2010-02-19 2015-10-20 Queen's University At Kingston A controller and a method of controlling a resonant power converter
CN102005928B (zh) * 2010-12-06 2012-09-19 山东大学 光伏高频隔离升压软开关dc/dc变换器及其控制方法
CN104467436B (zh) * 2014-11-28 2017-03-22 扬州大学 三端口直流变换器装置及其混合调制方法和闭环控制方法
KR101748726B1 (ko) 2015-07-01 2017-06-19 엘에스산전 주식회사 회로차단기의 정전압 공급회로
CN106329940A (zh) * 2016-11-07 2017-01-11 江南大学 一种双变压器串并联结构全桥llc谐振变换器
CN107017781B (zh) * 2017-06-02 2019-04-30 东南大学 非对称pwm控制的isop全桥直流变换器及其控制方法
JP2017199028A (ja) 2017-07-24 2017-11-02 株式会社ポラテクノ 光学素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232781A (ja) 1998-12-08 2000-08-22 Matsushita Electric Ind Co Ltd スイッチング電源装置
JP2008079454A (ja) * 2006-09-22 2008-04-03 Toyota Industries Corp 双方向ｄｃ−ｄｃコンバータの制御方法
US20080130328A1 (en) * 2006-12-05 2008-06-05 Hang Seok Choi Variable-mode converter control circuit and half-bridge converter having the same
JP2011160616A (ja) 2010-02-03 2011-08-18 Fuji Electric Co Ltd 直流−直流変換回路の起動方法
US20160294294A1 (en) * 2015-04-01 2016-10-06 Futurewei Technologies, Inc. Resonant Converters with an Improved Voltage Regulation Range
JP2017199628A (ja) * 2016-04-28 2017-11-02 国立大学法人神戸大学 誘導加熱用シングルステージ商用周波−高周波コンバータおよびその制御方法

Also Published As

Publication number Publication date
US20210384836A1 (en) 2021-12-09
JPWO2020171148A1 (ja) 2021-10-14
CN113273071B (zh) 2024-03-08
EP3930164B1 (en) 2024-01-24
EP3930164A1 (en) 2021-12-29
CN113273071A (zh) 2021-08-17
JP7024137B2 (ja) 2022-02-22
US11811299B2 (en) 2023-11-07
EP3930164A4 (en) 2023-01-18

Similar Documents

Publication Publication Date Title
US9438115B2 (en) Power supply system
US7385833B2 (en) Snubber circuit for a power converter
JP4819902B2 (ja) Ｄｃ／ｄｃ電力変換装置
US9391532B2 (en) System and method for a switched-mode power converter
WO2012144249A1 (ja) 電力変換装置およびそれを備えた車載電源装置
JP5911553B1 (ja) 直流変換装置
US9780695B2 (en) Control method of inverter circuit
US20080043506A1 (en) Dc-ac converter
KR20100115087A (ko) 양방향 ｄｃ－ｄｃ 컨버터 및 그의 제어방법
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
KR101734210B1 (ko) 양방향 직류-직류 컨버터
CN110707930B (zh) Dc/dc变换器
WO2014034529A1 (ja) スイッチング電源装置
KR101518336B1 (ko) 배터리를 충방전하기 위한 양방향 ｄｃ－ｄｃ 컨버터 및 이를 이용한 배터리 충방전 방법
US10305367B2 (en) Power conversion circuit
JP5831275B2 (ja) 電力変換装置及びその駆動方法
US9564819B2 (en) Switching power supply circuit
WO2020171148A1 (ja) 直流電圧変換回路およびスイッチング電源装置
JP4434010B2 (ja) 直流変換装置
KR102077825B1 (ko) 부스트 컨버터
JP2018085873A (ja) ゼロボルトスイッチング方式のスイッチング電源装置
JP4769395B2 (ja) Ｄｃ／ｄｃコンバータ
JP7035407B2 (ja) 電力変換装置
WO2001052397A1 (en) Method and apparatus for stabilization and minimization of losses of a series connection of dc/dc-converters connected to the output-side partial voltages of a three-level pwm rectifier system
CN218514276U (zh) 自举电容稳压辅助电路及具有自举电容稳压辅助电路的电源转换器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20759112

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021502115

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020759112

Country of ref document: EP

Effective date: 20210922