JP2021078312A5

JP2021078312A5 -

Info

Publication number: JP2021078312A5
Application number: JP2019205437A
Authority: JP
Filing date: 2019-11-13
Publication date: 2022-10-21
Anticipated expiration: 2039-11-13

Description

遮断・復帰回路４０は、上記のようにしてシャットダウンを行った場合には、所定時間の経過後に、スイッチング回路２８に対して、遮断指示信号ＯＣＰ２を解除し、スイッチング制御部１８を通じてソフトスタートの再起動を行うようになっている。ソフトスタートの再起動では、可変基準電圧発生回路６８（図２）において可変の基準電圧ＳＳＴがそれまでのグランド電位からＶＤＤレベルへ漸次的に上昇する。誤差増幅器２４は、ＳＳＴがＶＲＥＦ３を超えるまでは、電圧検出信号ＦＢに対する比較基準電圧としてＳＳＴを用いる。比較基準電圧のＳＳＴが漸次的に上昇することで、パルス幅変調信号ＰＷＭのデューティ比が漸次的に増大し、短絡状態が収まっている限り、出力電圧ＶＯＵＴは緩やかに立ち上がる。

さらに、遮断・復帰回路４０は、過電流制限回路４２のゲート回路３６より電流制限指示信号ＯＣＰ１が発生されると、これを取り込む。そして、所定時間以内または所定サイクル数以内に電流制限指示信号ＯＣＰ１の発生回数が設定値に達したときには、スイッチング制御部１８に対して遮断指示信号ＯＣＰ２を与えるようになっている。この場合も、スイッチング制御部１８は、遮断指示信号ＯＣＰ２に応動してスイッチング素子１４のオン・オフ動作を停止する。そして、一定時間の経過後に、遮断・復帰回路４０が上記と同様にスイッチング制御部１８を通じてソフトスタートで再起動を行うようになっている。

タイミング制御信号ＤＲＶは、スイッチング素子１４をオンさせる時にＨレベルからＬレベルに変わる。すると、ブランキング信号生成回路１１０内では、ＮＯＲゲート１２８の両入力がＬレベルになるため出力がそれまでのＬレベルからＨレベルに変わり、ブランキング信号ＢＬＫのパルスが立ち上がる（ブランキング期間ＢＴが開始する）。一方で、ＮＭＯＳトランジスタ１２０がオフしてノードＮ５をグランドから電気的に遮断するので、必ず定電流源１１４からの定電流ＩＲＥＦ３がコンデンサ１２２に流れ込んで充電に寄与する。この時、ＰＭＯＳトランジスタ１１８がオンしているときは、定電流源１１６からの定電流ＩＲＥＦ４もコンデンサ１２２に流れ込んで充電に寄与する。しかし、ＰＭＯＳトランジスタ１１８がオフしているときは、定電流ＩＲＥＦ４は遮断され、コンデンサ１２２の充電に寄与しない。

より詳しくは、コンパレータ１３８は、一方の入力端子（反転入力端子(-)）に可変基準電圧発生回路６８からの基準電圧ＳＳＴを入力し、他方の入力端子（非反転入力端子(+)）に定電圧源１４０からの閾値電圧ＶＲＥＦ４を入力する。そして、コンパレータ１３８は、両入力信号の電圧レベルを比較し、ＳＳＴ＜ＶＲＥＦ４のときはＨレベルを出力し、ＳＳＴ＞ＶＲＥＦ４のときはＬレベルを出力する。コンパレータ１３８の出力は、ＯＲゲート１４２を介してブランキング信号生成回路１１０内のＰＭＯＳトランジスタ１１８のゲートに与えられる。

リセット回路１８０は、コンパレータ１６６、基準電圧源１６８、定電流源１７０、コンデンサ１７２、ＰＭＯＳトランジスタ１７４およびＮＭＯＳトランジスタ１７６を有している。定電流源１７０とコンデンサ１７２は、ＶＤＤ電圧供給端子とグランド電位との間でＰＭＯＳトランジスタ１７４とノードＮ７を介して直列に接続されている。ＰＭＯＳトランジスタ１７４およびＮＭＯＳトランジスタ１７６は、それぞれのソースが定電流源１７０の出力端子およびグランド電位端子に接続され、それぞれのドレインがノードＮ７を介して相互に接続され、それぞれのゲートがＲＳフリップフロップ１６４のＱ＿出力（反転出力）に接続されている。コンパレータ１６６は、一方の入力端子（非反転入力端子(+)）にノードＮ７の電位ＶＮ７を入力し、他方の入力端子（反転入力端子(-)）に基準電圧源１６８から所定の閾値電圧ＶＲＥＦ７を入力する。コンパレータ１６６は、両入力信号の電圧レベルを比較し、ＶＮ７＜ＶＲＥＦ７のときはＬレベルを出力し、ＶＮ７＞ＶＲＥＦ７のときはＨレベルを出力する。コンパレータ１６６の出力は、ＲＳフリップフロップ１６４のリセット入力端子Ｒに与えられる。

ＦＢ状況判別回路１３２またはＯＣＰ１状況判別回路１３４がＲＳフリップフロップ１６４のＱ出力をＬレベルにしている時は、Ｑ＿出力（反転出力）がＨレベルになっている。この時、ブランキング信号生成回路１１０は、通常時間幅ＴＷＳのパルス持続時間を有するブランキング信号ＢＬＫを出力する。一方、リセット回路１８０では、ＰＭＯＳトランジスタ１７４がオフ状態、ＮＭＯＳトランジスタ１７６がオン状態で、ノードＮ７の電位ＶＮ７はグランド電位にクランプされ、コンパレータ１６６の出力はＬレベルである。

上記のように、ＦＢ状況判別回路１３２またはＯＣＰ１状況判別回路１３４からのＨレベルの出力に応じてワンショット回路１６２よりワンショットパルスＰＬＳが発生されると、ＲＳフリップフロップ１６４のＱ出力がＨレベルにセットされ、ブランキング信号生成回路１１０内ではブランキング信号ＢＬＫのパルス持続時間（ブランキング期間ＢＴの時間幅ＴＷ）が拡張時間幅ＴＷ_Ｌに切り替えられる。リセット回路１８０では、ＲＳフリップフロップ１６４のＱ＿出力（反転出力）のＨレベルからＬレベルへの変化に応動して、ＮＭＯＳトランジスタ１７６がオフするとともにＰＭＯＳトランジスタ１７４がオンし、コンデンサ１７２が定電流源１７０からの定電流ＩＲＥＦ５によって充電され、ノードＮ７の電圧ＶＮ７（充電電圧）が一定のレートで上昇する。そして、ワンショットパルスＰＬＳの発生から一定時間ＴＪが経過した時点、つまり電圧ＶＮ７が閾値電圧ＶＲＥＦ７に達した時点で、コンパレータ１６６の出力がＬレベルからＨレベルに変わり、これに応動してＲＳフリップフロップ１６４がリセットされ、Ｑ出力をＨレベルからＬレベルに変える。これによって、ブランキング期間ＢＴの時間幅ＴＷが通常時間幅ＴＷ_Ｓに切り替えられる。リセット回路１８０内では、ＰＭＯＳトランジスタ１７４がオフ、ＮＭＯＳトランジスタ１７６がオンして、ノードＮ７の電圧ＶＮ７がグランド電位に下がり、コンパレータ１６６の出力がＬレベルに戻る。