JP2021132516A - 電気負荷駆動装置 - Google Patents

Abstract

【課題】汎用性の高い突入電流の抑制手段を備えた、電気負荷駆動装置を提供する。【解決手段】本発明に係る電気負荷駆動装置は、電源から電気負荷への電力供給ラインに配置される電源リレーとしてのＮ型ＭＯＳＦＥＴと、前記Ｎ型ＭＯＳＦＥＴのゲート端子に印加する電圧を生成するためのゲート電圧制御信号を出力する演算処理装置と、を備え、前記演算処理装置は、前記電気負荷に電源投入するときに、前記Ｎ型ＭＯＳＦＥＴのゲート電圧を所定の時間変化率で上昇させる前記ゲート電圧制御信号を出力して、前記Ｎ型ＭＯＳＦＥＴをハーフオン駆動する。【選択図】図１

Description

本発明は、電気負荷駆動装置において、電源投入時において電気負荷に流れる電流を制限する技術に関する。

特許文献１に開示される突入電流抑制回路は、電源とプリンタの間に設けられた平滑コンデンサに流れる突入電流を抑制する回路であり、平滑コンデンサへの充電電流を制限するＦＥＴと、コンデンサと抵抗を有し、コンデンサと抵抗に基づく時定数により変化するゲート電圧をＦＥＴのゲート端子に与える時定数回路と、ゲート電圧がＦＥＴのゲート閾値電圧を超えた場合に、時定数回路のコンデンサに接続され、コンデンサを放電させ、ゲート電圧の上昇を抑えるゲート電圧抑制回路と、を備えている。

特開２０１４−１１７０６２号公報

ところで、半導体スイッチング素子を電源リレーとして用いる電気負荷駆動装置において、電源投入するときに電気負荷に流れる電流（突入電流）を抑制するために、半導体スイッチング素子のゲート電圧の上昇を、コンデンサと抵抗器に基づく時定数によって抑えるように構成すると、電流抑制の特性がコンデンサの容量や抵抗器の抵抗値などの仕様によって一義的に決まるため、機種毎に前記仕様の選定が必要になって、汎用性が低いという問題があった。

本発明は、従来の実情に鑑みてなされたものであり、その目的は、汎用性の高い突入電流の抑制手段を備えた、電気負荷駆動装置を提供することにある。

そのため、本発明に係る電気負荷駆動装置は、電源から電気負荷への電力供給ラインに配置される電源リレーとしてのＮ型ＭＯＳＦＥＴと、前記Ｎ型ＭＯＳＦＥＴのゲート端子に印加する電圧を生成するためのゲート電圧制御信号を出力する演算処理装置と、を備え、前記演算処理装置は、前記電気負荷に電源投入するときに、前記Ｎ型ＭＯＳＦＥＴのゲート電圧を所定の時間変化率で上昇させる前記ゲート電圧制御信号を出力して、前記Ｎ型ＭＯＳＦＥＴをハーフオン駆動する。

上記発明によると、高い汎用性をもって突入電流を抑制することができる。

電気負荷駆動装置の回路図である。 電源リレーとしてのＮ型ＭＯＳＦＥＴの駆動手順を示すフローチャートである。 Ｎ型ＭＯＳＦＥＴのハーフオン駆動状態での電圧，電流変化を示すタイムチャートである。 電気負荷駆動装置の回路図である。

以下に本発明の実施の形態を説明する。
図１は、電気負荷駆動装置の一態様を示す回路図である。

図１の電気負荷駆動装置１００は、電源としてのバッテリ１１０と、モータなどの電気負荷１２０と、バッテリ１１０のプラス端子と電気負荷１２０とを接続する電力供給ライン１３０と、電力供給ライン１３０に配置される電源リレーとしてのＮ型ＭＯＳＦＥＴ１４０と、演算処理装置１５０（プロセッサ）と、増幅回路１６０（非反転増幅回路）と、電気負荷１２０に並列接続されるコンデンサ１７０（バイパスコンデンサ）とを備える。

演算処理装置１５０は、内蔵するＤ／Ａ変換器１５０ａから、Ｎ型ＭＯＳＦＥＴ１４０のゲート端子１４０ａに印加する電圧を生成するためのゲート電圧制御信号である、アナログ電圧信号Ｖgcを出力する。
増幅回路１６０は、演算処理装置１５０が出力するアナログ電圧信号Ｖgcを入力して増幅処理し、増幅処理後のアナログ電圧信号Ｖgcaを出力する。

演算処理装置１５０の電源電圧は５Ｖ程度であり、係る電圧をゲート端子１４０ａに印加してもＮ型ＭＯＳＦＥＴ１４０を駆動できないので、増幅回路１６０は、演算処理装置１５０が出力するアナログ電圧信号Ｖgcの電圧レベルを、昇圧電源Ｖoutを用いてＮ型ＭＯＳＦＥＴ１４０を駆動できる電圧レベルにまで増幅する。
増幅回路１６０の出力端子とＮ型ＭＯＳＦＥＴ１４０のゲート端子１４０ａとがリレー駆動ライン１８０で接続され、増幅回路１６０が出力するアナログ電圧信号Ｖgca（出力電圧）がゲート端子１４０ａに印加される。

つまり、電気負荷駆動装置１００は、演算処理装置１５０が出力するアナログ電圧信号Ｖgcを増幅してＮ型ＭＯＳＦＥＴ１４０のゲート端子１４０ａに印加するよう構成されている。
また、演算処理装置１５０は、Ｎ型ＭＯＳＦＥＴ１４０のドレイン端子１４０ｂの電圧信号Ｖd、及び、Ｎ型ＭＯＳＦＥＴ１４０のソース端子１４０ｃの電圧信号Ｖsを、それぞれ内蔵のＡ／Ｄ変換器１５０ｂ，１５０ｃでＡ／Ｄ変換して取り込み、ドレイン端子１４０ｂの電圧レベル及びソース端子１４０ｃの電圧レベルをモニタする。

そして、演算処理装置１５０は、図２のフローチャートに示す手順にしたがってＮ型ＭＯＳＦＥＴ１４０を駆動することで、電気負荷１２０に電源投入する。
演算処理装置１５０は、電源投入されて起動すると、まず、ステップＳ５０１で、Ｎ型ＭＯＳＦＥＴ１４０のオン条件、換言すれば、電気負荷１２０に電源投入する条件が成立しているか否かを判断する。

そして、Ｎ型ＭＯＳＦＥＴ１４０のオン条件が成立している場合、演算処理装置１５０は、ステップＳ５０２に進み、Ｎ型ＭＯＳＦＥＴ１４０のゲート電圧Ｖgを所定の時間変化率で上昇させるアナログ電圧信号Ｖgcの出力処理を開始する。
ここで、ゲート電圧Ｖgを所定の時間変化率で上昇させる処理によってＮ型ＭＯＳＦＥＴ１４０はハーフオン駆動され、ハーフオン駆動によって突入電流が抑制される。
なお、ハーフオン駆動の詳細については、後で説明する。

演算処理装置１５０は、ゲート電圧Ｖgを所定の時間変化率で上昇させる処理を開始すると、次のステップＳ５０３に進み、コンデンサ１７０の充電状態の検出を行なう。
後述するように、演算処理装置１５０は、ステップＳ５０３での充電状態の検出を、Ｎ型ＭＯＳＦＥＴ１４０の駆動状態をハーフオンから完全オン（通常のオン状態）に切り替えるタイミング判断のため、換言すれば、ゲート電圧Ｖgを所定の時間変化率で上昇させる処理の終了判断のために実施する。
なお、充電状態の検出方法については、後で詳細に説明する。

演算処理装置１５０は、次のステップＳ５０４で、コンデンサ１７０の充電が完了したか否かを判断し、充電が完了していない場合は、ステップＳ５０３に戻って充電状態の検出を継続する。
一方、コンデンサ１７０の充電が完了した場合、演算処理装置１５０は、ステップＳ５０５に進み、ゲート電圧Ｖgを所定の時間変化率で上昇させる処理を終了させ、アナログ電圧信号Ｖgcの電圧レベルを、Ｎ型ＭＯＳＦＥＴ１４０が完全なオン状態となるゲート電圧Ｖgが印加されるレベルに固定し、Ｎ型ＭＯＳＦＥＴ１４０がオン駆動される通常状態に移行させる。

以下では、ゲート電圧Ｖgを所定の時間変化率で上昇させる処理によるＮ型ＭＯＳＦＥＴ１４０のハーフオン駆動を、図３を参照しつつ詳細に説明する。
電気負荷１２０に電源投入するときに、充電のためにコンデンサ１７０に流れ込む電流をＩ、電荷量をＱ、時間をｔ、コンデンサ１７０の容量をＣ、コンデンサ１７０の両端電圧をＶｃとしたときに、数式１の関係が成り立つ。

そして、上記の数式１から数式２の関係が導かれる。

つまり、コンデンサ１７０の両端電圧Ｖcの時間変化率であるΔVc／Δtを一定にすることで、コンデンサ１７０に流れ込む電流Ｉを一定値にすることができる。

一方、Ｎ型ＭＯＳＦＥＴ１４０を電源リレーとして用いる電気負荷駆動装置１００（電気負荷駆動回路）では、Ｎ型ＭＯＳＦＥＴ１４０のソース電圧Ｖsは、ゲート電圧Ｖgに連動して数式３の関係を満たす。

また、Ｎ型ＭＯＳＦＥＴ１４０のソースは、コンデンサ１７０と接続しているため、数式４が成立し、コンデンサ１７０の両端電圧Ｖcもゲート電圧Ｖgに連動する。

よって、電気負荷１２０に電源投入するときに、演算処理装置１５０は、アナログ電圧信号Ｖgcの出力処理によって、Ｎ型ＭＯＳＦＥＴ１４０のゲート電圧Ｖgを一定の時間変化率で上昇させることで、Ｎ型ＭＯＳＦＥＴ１４０をハーフオン駆動して、コンデンサ１７０に流れ込む電流Ｉ（突入電流）を一定値（所定の上限値以下）に制限することができる。
ここで、Ｎ型ＭＯＳＦＥＴ１４０のゲート電圧Ｖgを上昇させるときの時間変化率ΔVg／Δt（ゲート電圧Ｖgの上昇速度）は、コンデンサ１７０の容量Ｃと、電流制限設定値Ｉreg（突入電流の上限値）とに基づき、数式５にしたがって定められる。

例えば、コンデンサ１７０の容量Ｃが1000μFで、突入電流を20Ａ以下に制限したい場合（電流制限設定値Ｉreg＝20Ａの場合）、ゲート電圧Ｖgを上昇させるときの時間変化率ΔVg／Δtは、数式６に示すように、20Ｖ／ms（＝20mV／us）に設定される。

つまり、ゲート電圧Ｖgを上昇させるときの時間変化率ΔVg／Δtの設定によって、電気負荷１２０に電源投入するときの突入電流が任意に制限される。

以下では、Ｎ型ＭＯＳＦＥＴ１４０のハーフオン駆動を更に補足して説明する。
ＦＥＴのオン，オフ状態は、ソースに対するゲートの電圧Ｖgsで変動し、Ｎ型ＭＯＳＦＥＴ１４０を完全にオンさせるには、ゲート電圧Ｖgをソース電圧Ｖsよりも大きくする（Ｖg＞Ｖs＋Ｖth）必要がある。

また、Ｎ型ＭＯＳＦＥＴ１４０が完全にオンした状態では、ソース電圧Ｖsは、バッテリ電圧ＶＢ（電源電圧）と等しくなる。
このため、Ｎ型ＭＯＳＦＥＴ１４０がオン状態を維持するには、ゲート電圧Ｖgを、Ｖg＞ＶＢ＋Ｖthに維持する必要があり、電気負荷駆動装置１００では、増幅回路１６０によってゲート端子１４０ａに印加する電圧を昇圧している。

一方で、ゲート電圧Ｖgが、Ｖg＜ＶＢ＋Ｖthを満たす状態では、ゲート電圧Ｖgの増加に応じてＮ型ＭＯＳＦＥＴ１４０はオン状態に向かうが、同時にソース電圧Ｖsも上がるため、Ｎ型ＭＯＳＦＥＴ１４０は完全なオン状態にならず、おおよそ数式３を満たす状態に収束し、Ｎ型ＭＯＳＦＥＴ１４０はハーフオン駆動されることになる。

つまり、Ｖg＜ＶＢ＋Ｖthの範囲内で任意のゲート電圧ＶgをＮ型ＭＯＳＦＥＴ１４０のゲート端子１４０ａに印加することで、ソース端子１４０ｃに対するゲート端子１４０ａの電圧Ｖgsが自動的に数式７に示す状態にバランスし、ハーフオン駆動状態を実現することができる。

Ｐ型ＭＯＳＦＥＴの場合、ソース端子が電源側（バッテリ側）になるため、ソース電圧Ｖsはバッテリ電圧ＶＢ（電源電圧）と等しい状態に固定され、ハーフオン駆動を実現するためには、Ｖg＝ＶＢ−Ｖthとなるように、ゲート電圧Ｖgを高精度に制御する必要が生じる。
これに対し、Ｎ型ＭＯＳＦＥＴ１４０を電源リレーとして用いる場合、Ｖg＜ＶＢ＋Ｖthの範囲内でゲート電圧Ｖgを制御すればハーフオン駆動を実現できるため、Ｐ型ＭＯＳＦＥＴを電源リレーとして用いる場合よりもハーフオン駆動の制御が容易であり、突入電流の制限処理を安定して行える。

以下では、演算処理装置１５０が、図２のフローチャートのステップＳ５０３で実施するコンデンサ１７０の充電状態の判定処理を説明する。
演算処理装置１５０は、Ｎ型ＭＯＳＦＥＴ１４０のドレイン電圧Ｖdとソース電圧Ｖsとをモニタし、ドレイン端子１４０ｂとソース端子１４０ｃとの差動電圧Ｖdsを検出する。

また、演算処理装置１５０は、差動電圧Ｖdsの判定閾値Ｖdsthをバッテリ電圧ＶＢ（電源電圧）の所定割合（例えば５％）に設定し、Ｖds＜Ｖdsthを満たすようになった場合、つまり、差動電圧Ｖdsがバッテリ電圧ＶＢと比較して十分に低くなったときに、コンデンサ１７０の充電完了を判定する。

図１に示した電気負荷駆動装置１００によると、演算処理装置１５０は、ゲート電圧Ｖgの指示信号をアナログ化してアナログ電圧信号Ｖgcとして出力し、アナログ電圧信号Ｖgcの電圧レベルを変化させることでＮ型ＭＯＳＦＥＴ１４０のゲート電圧Ｖgを所定の時間変化率で上昇させる。
これにより、Ｎ型ＭＯＳＦＥＴ１４０をハーフオン駆動して突入電流を抑制できるとともに、アナログ電圧信号Ｖgc（ゲート電圧Ｖg）の時間変化率を変更することで、電流制限設定値（突入電流上限値）を任意に設定することができる。

したがって、電気負荷１２０に電源投入するときの突入電流を、高い汎用性をもって抑制することができる。
また、電気負荷１２０や電源経路などに地絡などの異常が発生したときに、演算処理装置１５０は、スイッチング素子であるＮ型ＭＯＳＦＥＴ１４０をオフできるので、フェイルセーフ回路を不要としたり、スイッチング素子駆動用のプリドライバを削減したりすることができ、フェイルセーフ機能の向上を図りつつコストを低減することができる。

ところで、演算処理装置１５０が出力するゲート電圧制御信号に応じて、Ｎ型ＭＯＳＦＥＴ１４０のゲート電圧Ｖgを所定の時間変化率で上昇させる回路は、図１に示した回路に限定されず、図４に示す回路構成とすることができる。
図４の電気負荷駆動装置１００は、演算処理装置１５０が、ゲート電圧制御信号としてＰＷＭ信号を出力し、このＰＷＭ信号を平滑化回路１９０で平滑化することで、ゲート電圧Ｖgを制御するアナログ電圧信号Ｖgcを生成し、このアナログ電圧信号Ｖgcを増幅回路１６０で増幅してゲート端子１４０ａに印加する。

ここで、ＰＷＭ信号のオン時間割合が大きくなるほど、平滑化回路１９０が出力するアナログ電圧信号Ｖgcの電圧レベルが高くなる。
つまり、図４の電気負荷駆動装置１００では、演算処理装置１５０が出力するＰＷＭ信号のデューティ比によってゲート電圧Ｖgが決まる。

そこで、演算処理装置１５０は、電気負荷１２０に電源投入するときに、ＰＷＭ信号のデューティ比を変化させることでＮ型ＭＯＳＦＥＴ１４０のゲート電圧Ｖgを所定の時間変化率で上昇させ、これによりＮ型ＭＯＳＦＥＴ１４０をハーフオン駆動して突入電流を抑制する。
詳細には、演算処理装置１５０は、図２のフローチャートのステップＳ５０２で、Ｎ型ＭＯＳＦＥＴ１４０のゲート電圧Ｖgを所定の時間変化率で上昇させるために、ＰＷＭ信号のデューティ比を変化させる処理（オン時間割合を所定の時間変化率で増加させる処理）を実施し、その他の各ステップでは、前述した処理と同様な処理を実施する。

なお、図４の電気負荷駆動装置１００では、平滑化回路１９０の一態様として、入力信号に並列するコンデンサと、入力信号と直列する抵抗器とで構成される１次ローパスフィルタを用いている。
図４に示した電気負荷駆動装置１００において、演算処理装置１５０は、ＰＷＭ信号のデューティ比（オン時間割合）の時間変化率を変更することで、電流制限設定値（突入電流上限値）を任意に設定することができ、突入電流の抑制制御において高い汎用性を有する。

上記実施形態で説明した各技術的思想は、矛盾が生じない限りにおいて、適宜組み合わせて使用することができる。
また、好ましい実施形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。

例えば、増幅回路及び平滑化回路を、図１、図４に示した回路に限定するものではなく、公知の増幅回路、平滑化回路を適宜採用することができる。
また、電気負荷駆動装置１００は、電源リレーを多重に備え、そのうちの一部をなすＮ型ＭＯＳＦＥＴをハーフオン駆動することができる。

１００…電気負荷駆動装置、１１０…バッテリ（電源）、１２０…電気負荷、１３０…電力供給ライン、１４０…Ｎ型ＭＯＳＦＥＴ（電源リレー）、１５０…演算処理装置、１６０…増幅回路、１７０…コンデンサ、１９０…平滑化回路

Claims (7)

1. 電源から電気負荷への電力供給ラインに配置される電源リレーとしてのＮ型ＭＯＳＦＥＴと、
   前記Ｎ型ＭＯＳＦＥＴのゲート端子に印加する電圧を生成するためのゲート電圧制御信号を出力する演算処理装置と、
   を備え、
   前記演算処理装置は、前記電気負荷に電源投入するときに、前記Ｎ型ＭＯＳＦＥＴのゲート電圧を所定の時間変化率で上昇させる前記ゲート電圧制御信号を出力して、前記Ｎ型ＭＯＳＦＥＴをハーフオン駆動する、
   電気負荷駆動装置。
2. 前記演算処理装置は、
   前記ゲート電圧制御信号としてアナログ電圧信号を出力し、
   前記アナログ電圧信号の電圧レベルを変化させることで、前記Ｎ型ＭＯＳＦＥＴのゲート電圧を前記所定の時間変化率で上昇させる、
   請求項１記載の電気負荷駆動装置。
3. 前記演算処理装置は、前記ゲート電圧制御信号としてＰＷＭ信号を出力し、
   前記ＰＷＭ信号を平滑化してアナログ電圧信号を出力する平滑化回路を備え、
   前記演算処理装置は、前記ＰＷＭ信号のデューティ比の変更によって前記アナログ電圧信号の電圧レベルを変化させることで、前記Ｎ型ＭＯＳＦＥＴのゲート電圧を前記所定の時間変化率で上昇させる、
   請求項１記載の電気負荷駆動装置。
4. 前記アナログ電圧信号を増幅する増幅回路を備え、
   前記増幅回路の出力電圧を前記Ｎ型ＭＯＳＦＥＴのゲート端子に印加する、
   請求項２又は請求項３記載の電気負荷駆動装置。
5. 前記電気負荷と並列に接続されるコンデンサを備え、
   前記演算処理装置は、前記コンデンサの充電完了に基づき、前記Ｎ型ＭＯＳＦＥＴをハーフオン駆動からオン駆動に移行させる、
   請求項１から請求項４のいずれか１つに記載の電気負荷駆動装置。
6. 前記演算処理装置は、前記Ｎ型ＭＯＳＦＥＴのドレインとソースとの間の電圧に基づき前記コンデンサの充電完了を判定する、
   請求項５記載の電気負荷駆動装置。
7. 前記所定の時間変化率は、前記電気負荷の電流制限の設定値及び前記コンデンサの容量に応じて設定される、
   請求項５又は請求項６に記載の電気負荷駆動装置。

Images