JP4425015B2 - スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 - Google Patents

スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 Download PDF

Info

Publication number
JP4425015B2
JP4425015B2 JP2004036620A JP2004036620A JP4425015B2 JP 4425015 B2 JP4425015 B2 JP 4425015B2 JP 2004036620 A JP2004036620 A JP 2004036620A JP 2004036620 A JP2004036620 A JP 2004036620A JP 4425015 B2 JP4425015 B2 JP 4425015B2
Authority
JP
Japan
Prior art keywords
slope
nmos transistor
voltage
compensation circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004036620A
Other languages
English (en)
Other versions
JP2005229744A (ja
Inventor
準人 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004036620A priority Critical patent/JP4425015B2/ja
Publication of JP2005229744A publication Critical patent/JP2005229744A/ja
Application granted granted Critical
Publication of JP4425015B2 publication Critical patent/JP4425015B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、コンピュータ装置や携帯電話等の種々の電子機器に用いられるスイッチングレギュレータ回路に係わり、特に、スロープ補償回路を用いてピーク電流制御型PWM(Pulse Width Modulation、パルス幅変調)コンバータにおいての安定動作を効率的に得るのに好適な技術に関するものである。
コンピュータ装置や携帯電話等の種々の電子機器には安定した電源を供給するためのスイッチングレギュレータが用いられる。一般にピーク電流制御型のスイッチングレギュレータでは、Dutyが50%をこえると定常状態からの電流ばらつきにより発振現象を起こすことが知られている。そこで安定化鋸波を重畳し安定動作させるスロープ補償回路が必要になってくる。
図3にピーク電流制御型スイッチングレギュレータのブロック図を示す。このピーク電流制御型スイッチングレギュレータの回路動作は次のようなものである。出力電圧Voutを抵抗R1,R2で分圧した電圧Vfbと基準電圧5との差を増幅するアンプ回路3の出力電圧による電圧検出電圧と、加算器2において、電流センサ付きパワースイッチで検出されるピーク電流検出信号にスロープ補償回路1からのスロープ補償信号を加算した電流検出電圧とをコンパレータ4で比較し、このコンパレータ4の比較結果出力信号と発振回路7からの出力信号とに基づく制御回路6の制御によって電流センサ付きパワースイッチ8のオン・オフ期間の比率を可変して出力電圧を安定化させる。
図17において、降圧型スイッチングレギュレータにおける、スロープ補償のための鋸波波形とスイッチングレギュレータのコイル電流波形との関係を示す。ここで適当なスロープ信号maの例として、出力電圧VoutとコイルCoilのインダクタンスLによって与えられる「−Vout/2L」の値とすることが知られている(Texas instruments application note U−111)。
しかし、適当なスロープの値は出力電圧Voutによって異なるため、設定電圧によりスロープを最適化する必要があった。つまり図17に示すような線形であるスロープ信号の波形では、出力電圧Voutが変化した際に安定な動作を補償することができない。
このような問題に対処する従来技術として例えば特許文献1に記載の技術がある。この技術では、非線形のスロープ波形を生成する回路が提案されている。しかしながら、この技術では、スロープ補償信号を複合化論理、デジタル−アナログコンバータおよび合成器を用いて生成しているため、回路規模として大きくなってしまう。
特開2000−201474号公報
解決しようとする問題点は、従来の技術では、小さな回路規模で、非線形のスロープ波形を生成することができない点である。
本発明の目的は、簡単な回路構成で非線形なスロープを生成することができ、かつ、スロープの足しこみを任意の位置(例えばDuty50%以上)で設定でき、また、線形なスロープとの混在も可能であり、さらに、プロセスばらつきによるスロープの変化および温度変化によるスロープの変化を防ぐことも可能とすることである。
上記目的を達成するため、本発明では、ピーク電流制御型PWMスイッチングレギュレータにおいて安定動作を得るために、トランジスタの飽和領域の特性を利用して非線形のスロープ電圧を生成する構成とする。例えば、スロープ電圧を生成する容量に接続するトランジスタのゲート電圧を、定電流と容量を用いて線形に変化させることで、非線形のスロープ電圧を生成する。また、例えば定電流インバータと容量によって発生させた遅延時間後にスロープを発生させる構成とする。さらに、線形なスロープ電圧と非線形のスロープ電圧を組み合わせて出力し、例えば、ある遅延時間まで線形に、遅延時間後に非線形とする構成とする。すなわち、遅延時間までゲート電圧を一定に、遅延時間後に線形に変化させる構成とする。あるいは、遅延時間までゲート電圧を線形に変化させ、遅延時間後に一定とすることで、ある遅延時間まで非線形に、遅延時間後に線形とする構成とする。
本発明によれば、簡単な回路構成で非線形なスロープを生成することができ且つある遅延時間を作成することで非線形スロープの足しこみを任意の位置(例えばDuty50%以上)で設定できると共に線形なスロープとの混在も可能であり、さらにプロセスばらつきによるスロープの変化および温度変化によるスロープの変化を防ぐことができ、ピーク電流制御型PWMコンバータにおいて安定動作を得ることが可能である。
以下、図を用いて本発明を実施するための最良の形態例を説明する。
図1は、本発明に係わるスロープ補償回路の第1の構成例を示すブロック図であり、図2は、図1におけるスロープ補償回路の詳細構成例を示す回路図、図3は、本発明に係わるスロープ補償回路を具備したピーク電流制御型スイッチングレギュレータの構成例を示すブロック図、図4は、図1におけるスロープ補償回路の温度特性計算結果を示す説明図、図5は、図1におけるスロープ補償回路を設けたピーク電流制御型スイッチングレギュレータの制御動作例を示す説明図である。
図3に示す電流制御型スイッチングレギュレータは降圧型であり、アンプ回路3において、出力電圧Voutを抵抗R1,R2で分圧した電圧Vfbと基準電圧5との差を増幅する。
また、加算器2において、電流センサ付きパワースイッチで検出されるピーク電流検出信号にスロープ補償回路1からのスロープ補償信号を加算し、この加算した電流検出電圧と、アンプ回路3の出力電圧による電圧検出電圧とをコンパレータ4で比較する。
そして、このコンパレータ4の比較結果出力信号と発振回路7からの出力信号とに基づく制御回路6の制御によって電流センサ付きパワースイッチ8のオン・オフ期間の比率を可変して出力電圧を安定化させる。
本例では、スロープ補償回路1は、図1および図2に示す構成からなり、非線形スロープ電圧を生成する。このような非線形スロープ電圧を生成するために、図1および図2に示すスロープ補償回路1は、可変電流回路付きスロープ発生回路1aと、可変電流制御回路1b、および、初期可変電流設定回路1cを有する。これらの回路をパワースイッチ制御信号1dによって制御する。
図2に詳細を示すように、これらの可変電流回路付きスロープ発生回路1aと、可変電流制御回路1b、および、初期可変電流設定回路1cの各回路は、カレントミラーとして用いられるトランジスタM1,M3のゲート電圧を線形に変動させることにより、電流値を2次的に変化させ、それに対応するスロープ電圧(非線形スロープ電圧)を作成する。
以下、個々の動作について説明を行う。まず、初期可変電流設定回路1cにおいて予め設定される定電流値I1により飽和結線されたトランジスタM1の初期ゲート電圧VGS0を決定する。ここでトランジスタM1に流れる電流I1は、「I1=Kn/2*(VGS0−Vthn)^2」によって決まる。この式において、「Kn」はNMOSの導電係数、「Vthn」は閾値電圧を示している。
トランジスタM1とトランジスタM3はカレントミラー回路であるため、初期可変電流回路設定回路1cからの可変電流回路付きスロープ発生回路1aへの初期可変電流設定値は「VGS0」によって決まる。
次に、可変電流制御回路1bでは、スイッチ用のトランジスタM4がオフした後、初期に設定されたゲート電圧VGS0と定電流I2とコンデンサC1とによって決まる定数により、トランジスタM3に印加される電圧VGSは「VGS=VGS0+I2/C1×t」と与えられる。ここで「t」はDutyのON(オン)時間Tonに対応する。
可変電流回路付きスロープ発生回路1aにおいて、発生されるスロープは決定され、その時の可変電流値I3は、トランジスタM1,M3のKnとVthnとが等しいとすると、「I3=Kn/2×(VGS−Vthn)^2=Kn/2×(VGS0+I2/C1×t−Vthn)^2=Kn/2×(√(2I1/Kn)+I2/C1×t)^2」式1と表わされる。
この式1においては閾値電圧「Vth」の項がなく、閾値電圧Vthに可変電流値が依存しないことが分かる。これにより、プロセスばらつきに対し安定であり、且つ、Duty(オン時間)とともに2次的(非線形)に変化する電流を供給できる。
一般的に降圧型のスイッチングレギュレータでは、連続モード時ONデューティは「Vout/Vin」で与えられる。また、入力電圧Vinが一定だとすると、安定化を得るためのスロープ波形も出力電圧Voutに比例して増やす必要がある。
つまり出力電圧Voutが増えることによるスロープの傾きの増加は、ON時間の増加と比例の関係にあり、波形としては2次の変化をすることでこのスロープの変化を満たすことができ、2次的に変化するスロープ電流は、出力電圧Voutが変化したときでさえ安定化を得るために有効である。
また、式1より、トランジスタにより決まるKnの温度特性と定電流I1,I2の温度特性,並びに周波数変化によるオン時間tの変化を考慮して適当なサイズを選ぶことにより,温度変化のない可変電流源を作成することが可能である。
最適化されたトランジスタを選んだときの例として図4に計算結果を示す。ここでトランジスタM1,M3を「I1=I2」を満たすようなカレントミラー構成にし、「I3」は90%でのDutyにおける電流値とする。これを見て明らかなように温度特性の良好なスロープ電流源を作成することが可能である。
本構成の動作状態を図5に示す。本例のスロープ補償回路では、制御電流に安定化スロープ信号を加算することで設定電圧が上昇し、Dutyが広くなったときでさえスロープの傾きを調整することができていることが分かる。これは先に述べた安定性の確保において重要である。またパワースイッチ制御信号(1d)は、Low(ロー)出力時にパワースイッチをONするものである。
図6は、本発明に係わるスロープ補償回路の第2の構成例を示すブロック図であり、図7は、図6におけるスロープ補償回路の詳細構成例を示す回路図である。
本図6および図7に示すスロープ補償回路61は、図1および図2で示したスロープ補償回路1に、遅延回路61eを設けた構成となっている。このような構成により、本例のスロープ補償回路61では、初期可変電流設定回路61cの信号出力後、遅延回路61eからの遅延信号を可変電流回路付きスロープ発生回路61aと可変電流制御回路61bのそれぞれに入力することで、電流加算を開始する時間を任意に決定することができる。つまり任意のDutyからスロープを加算することが遅延時間を適当な値にすることで実現することができる。
図7に示すように、この遅延回路61eは、定電流付きインバータの電流値I4と容量C3の値と可変電流制御回路61bにおけるトランジスタM2の閾値によって遅延時間が決定され、トランジスタM2が遅延時間後にONすることで、可変電流回路付きスロープ発生回路61aにおけるトランジスタM3のゲート電圧が線形に変化し始める。ここでトランジスタM3に接続されているインバータの閾値とトランジスタM2の閾値とを同程度に調整することで、結果として遅延時間後に非線形のスロープを発生させることができる。
図8は、本発明に係わるスロープ補償回路の第3の構成例を示すブロック図であり、図9は、図8におけるスロープ補償回路の詳細構成例を示す回路図である。
本図8および図9に示すスロープ補償回路81は、図6および図7に示すスロープ補償回路61と同様、図1および図2で示したスロープ補償回路1に、遅延回路81eを設け、この遅延回路81eからの信号を可変電流制御回路81bのみに入力する構成をとっている。
図9に示す構成により、本例のスロープ補償回路81は、遅延回路81eで生成する遅延時間までは、初期化変電流設定回路81cにおけるトランジスタM1によって与えられたゲート信号で、可変電流回路付きスロープ発生回路81aにおけるトランジスタM3の電流値は決まり、一定の電流で可変電流回路付きスロープ発生回路81aにおける容量C2を放電することで線形なスロープを作り出す。
そして、遅延回路81eで決まる遅延時間後、可変電流制御回路81bにおけるトランジスタM2がONし、可変電流制御回路81bが動作することにより、可変電流回路付きスロープ発生回路81aにおけるトランジスタM3のゲート電圧を線形に変化させることで電流I3が変化し非線形なスロープを作りだすことができる。
図10は、本発明に係わるスロープ補償回路の第4の構成例を示すブロック図であり、図11は、図10におけるスロープ補償回路の詳細構成例を示す回路図である。
本図10および図11に示すスロープ補償回路101は、図1および図2で示したスロープ補償回路1に、遅延付き制御回路101eを設け、この遅延付き制御回路101eの信号を可変電流制御回路101bに入力する構成になっている。
図11に示す構成により、本例のスロープ補償回路101は、遅延付き制御回路101eで生成する遅延時間までは、可変電流制御回路101bにおけるトランジスタM2のゲート電圧を線形に変化させ、遅延時間後に、同トランジスタM2のスイッチをオフすることでゲート電圧を一定にすることで、可変電流回路付きスロープ発生回路101aにおける電流I3の変化を、非線形と線形に組み合わせることを実現している。
本図10,11および前述の図8,9における例の構成を用いることで、遅延時間を設定するだけで線形と非線形なスロープを混在させることができ、スイッチングレギュレータの安定性を確保できるスロープ補償回路の自由度を増すことができる。
以上、降圧型のスイッチングレギュレータについて説明したが、以下、昇圧型スイッチングレギュレータについて説明する。
一般に、昇圧型スイッチングレギュレータでは、NMOSトランジスタの電流を検出して電流帰還を行っている。このような昇圧型スイッチングレギュレータにおけるスロープ補償の動作を図12に示す。また、このような昇圧型スイッチングレギュレータに設ける本発明に係わるスロープ補償回路の一構成例を図13〜16に示す。
昇圧型スイッチングレギュレータでは、GND基準の電圧を用いて電流帰還することがよく知られており、図13〜図16に示す例は、このようなGND基準のスロープを生成する昇圧型スイッチングレギュレータに設けた本発明に係わるスロープ補償回路に関するものである。
図13は、本発明に係わるスロープ補償回路の第5の構成の詳細例を示す回路図である。
本例のスロープ補償回路では、(可変電流制御回路における)トランジスタM2のゲート信号をパワースイッチ制御信号1301dから直接とらずに、インバータ2つを介している。これは、(初期可変電流設定回路における)トランジスタM4のスイッチをオフした後に電流I2をひくことで、スイッチングによる(可変電流回路付きスロープ発生回路における)トランジスタM3のゲート電圧変化を防ぐためである。
尚、パワースイッチ制御信号1301dは、図12に示すように、ON時間にHigh出力するものとなる。
図14は、本発明に係わるスロープ補償回路の第6の構成の詳細例を示す回路図である。
本図14に示すスロープ補償回路は、図13におけるスロープ補償回路に、図6,7で示した第2の構成例におけるスロープ補償回路61における遅延回路61e(電流I4、容量C3、インバータ)を追加したものであり、このように遅延回路を設けることにより任意のDutyよりスロープ信号を足しこむことができる。
この際、「電流I2=電流I5」とし、(可変電流制御回路における)トランジスタM2の閾値と、電流I5を定電流負荷とする(可変電流回路付きスロープ発生回路における)インバータの閾値とを等しくすることで、図6,7で示すスロープ補償回路61における可変電流制御回路61bと可変電流回路付きスロープ発生回路61aの動作タイミングを同時にすることができる。
図15は、本発明に係わるスロープ補償回路の第7の構成の詳細例を示す回路図である。
本図15に示すスロープ補償回路の基本動作は、図8,9で示したスロープ補償回路81と同様であり、線形なスロープと非線形なスロープを遅延時間を決めることで組み合わせることができるものである。
図16は、本発明に係わるスロープ補償回路の第8の構成の詳細例を示す回路図である。
本図16に示すスロープ補償回路の基本動作は、図10,11で示したスロープ補償回路101と同様であり、非線形なスロープと線形なスロープを遅延時間を決めることで組み合わせることができるものである。
以上、図1〜図16を用いて説明したように、本例では、ピーク電流制御型PWMスイッチングレギュレータの安定動作制御に用いるスロープ電圧を生成するスロープ補償回路として、容量C2とトランジスタM3を有する可変電流回路付きスロープ発生回路(1a)を設け、容量C2により線形なスロープ電圧を生成し、この容量C2で生成する線形なスロープ電圧を、トランジスタM3を用い、そのトランジスタ飽和領域の特性を利用して非線形に変化させる構成とし、容易な構成で非線形のスロープ電圧を生成して出力することができる。
尚、トランジスタM3のゲート電圧を線形に変化させるために、定電流I2とトランジスタM2および容量C1を有する可変電流制御回路(1b)を設け、定電流I2と容量C1を用いて線形なゲート電圧を生成する構成とする。
また、トランジスタM3に初期のゲート信号を与える初期可変電流設定回路(1c)を設けた構成とする。
また、非線形のスロープ電圧の生成を、予め定められた遅延時間だけ遅延させる遅延回路(61e)を設けた構成とし、この遅延回路(61e)は定電流インバータ(I4とインバータ)と容量(C3)を有し、この定電流インバータ(I4とインバータ)と容量(C3)によって遅延時間を生成する。
さらに、定電流I4とインバータおよび容量C3によって遅延時間を生成する遅延回路(81e)を設けることにより、線形のスロープ電圧と、非線形のスロープ電圧を組み合わせて出力する構成とする。この際、遅延回路(81e)で制御される遅延時間まで、(可変電流回路付きスロープ発生回路81aにおける) トランジスタM3のゲート電圧を一定にして容量C2により生成される線形のスロープ電圧を出力し、遅延時間後にトランジスタM3のゲート電圧を線形に変化させることで容量C2で生成されるスロープ電圧を非線形のスロープ電圧に変化させて出力する。
あるいは、遅延付き制御回路(101e)で制御される遅延時間まで、(可変電流回路付きスロープ発生回路101aにおける) トランジスタM3のゲート電圧を線形に変化させることで容量C2で生成されるスロープ電圧を非線形のスロープ電圧に変化させ、遅延時間後にトランジスタM3のゲート電圧を一定にして容量C2により生成される線形のスロープ電圧を出力する。
そして、本例のピーク電流制御型PWMスイッチングレギュレータは、このような構成のスロープ補償回路のいずれかを設けた構成とし、アンプ3において、出力電圧Voutを抵抗R1,R2で分圧して得た検出電圧Vfbと基準電圧5との誤差信号を出力し、加算器2において、スイッチング素子に流れる電流に対応する電圧と上述の各スロープ補償回路のいずれかから出力されるスロープ電圧を加算して出力し、コンパレータ4において、加算器2の出力電圧とアンプ3の出力電圧を比較し、制御回路6において、コンパレータ4の比較結果と発振回路7の出力とに基づき電流センサ付きパワースイッチ8におけるスイッチングトランジスタをスイッチング制御することで、スイッチングトランジスタのオン・オフ期間の比率を可変して、供給された電圧Vinを調整した後に出力電圧Voutとして出力する。
また、このような本例のピーク電流制御型PWMスイッチングレギュレータを、コンピュータ装置や携帯電話等の種々の電子機器に用いることにより、これらの電子機器の安定動作を簡易な構成で実現することができる。
尚、本発明は、図1〜図16を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例においては、降圧型ピーク電流制御型スイッチングレギュレータおよび昇圧型ピーク電流制御型スイッチングレギュレータを例として示したが、反転型ピーク電流制御型スイッチングレギュレータ等においても同様な考え方で構成することが可能である。
本発明に係わるスロープ補償回路の第1の構成例を示すブロック図である。 図1におけるスロープ補償回路の詳細構成例を示す回路図である。 本発明に係わるスロープ補償回路を具備したピーク電流制御型スイッチングレギュレータの構成例を示すブロック図である。 図1におけるスロープ補償回路の温度特性計算結果を示す説明図である。 図1におけるスロープ補償回路を設けたピーク電流制御型スイッチングレギュレータの制御動作例を示す説明図である。 本発明に係わるスロープ補償回路の第2の構成例を示すブロック図である。 図6におけるスロープ補償回路の詳細構成例を示す回路図である。 本発明に係わるスロープ補償回路の第3の構成例を示すブロック図である。 図8におけるスロープ補償回路の詳細構成例を示す回路図である。 本発明に係わるスロープ補償回路の第4の構成例を示すブロック図である。 図10におけるスロープ補償回路の詳細構成例を示す回路図である。 昇圧型スイッチングレギュレータにおけるスロープ補償の動作例を示す説明図である。 本発明に係わるスロープ補償回路の第5の構成の詳細例を示す回路図である。 本発明に係わるスロープ補償回路の第6の構成の詳細例を示す回路図である。 本発明に係わるスロープ補償回路の第7の構成の詳細例を示す回路図である。 本発明に係わるスロープ補償回路の第8の構成の詳細例を示す回路図である。 降圧型スイッチングレギュレータにおけるスロープ補償のための動作例を示す説明図である。
符号の説明
1,61,81,101,:スロープ補償回路、2:加算器、3:アンプ、4:コンパレータ、5:基準電圧、6:制御回路、7:発振回路、8:電流センサ付きパワースイッチ、1a,61a,81a,101a:可変電流回路付きスロープ発生回路,1b,61b,81b,101b:可変電流制御回路、1c,61c,81c,101c:初期可変電流設定回路、1d,61d,81d,101d,1301d,1401d,1501d,1601d:パワースイッチ制御信号、61e,81e:遅延回路、101e:遅延付き制御回路。

Claims (17)

  1. 降圧型のピーク電流制御型PWMスイッチングレギュレータの安定動作制御に用いるスロープ電圧を生成するスロープ補償回路であって、
    第1の容量と第1のNMOSトランジスタとを、該第1のNMOSトランジスタへの一定電圧のゲート信号の入力により該第1のNMOSトランジスタをオンすることで上記第1の容量を放電して線形なスロープ電圧を生成するよう接続したスロープ発生手段と、
    上記第1のNMOSトランジスタとカレントミラーを構成する第2のNMOSトランジスタを第1の定電流に飽和結線し、該第2のNMOSトランジスタのゲート電圧を、上記第1のNMOSトランジスタのゲートに上記一定電圧のゲート信号として与える初期可変電流設定手段と、
    第2の容量と第3のNMOSトランジスタとを、該第3のNMOSトランジスタをオンすることで上記第2の容量を第2の定電流で充電して線形なスロープ電圧を生成し上記第1のNMOSトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させるよう接続した電流制御手段と
    上記降圧型のピーク電流制御型PWMスイッチングレギュレータで生成されるパワースイッチ制御信号がLow(ロー)出力時にオンして上記第1のNMOSトランジスタと上記第2のNMOSトランジスタのそれぞれのゲート間を接続し、High(ハイ)出力時にオフして上記ゲート間の接続を切断するスイッチ用トランジスタと、
    上記パワースイッチ制御信号を反転させて上記第3のNMOSトランジスタのゲートに入力する第1のインバータ回路と
    を有し、
    上記スロープ発生手段に、入力端が上記第1のインバータ回路の出力端に、出力端が上記第1の容量に接続され且つ該第1の容量と上記第1のNMOSトランジスタ間を接続した第2のインバータ回路を設けた
    ことを特徴とするスロープ補償回路。
  2. 請求項1に記載のスロープ補償回路であって、
    上記第1のインバータ回路は定電流付きインバータからなり、該定電流付きインバータの上記第3のNMOSトランジスタのゲートとの接続点と接地間に、該第3のNMOSトランジスタのオン開始時間を遅延させる第3の容量を設けたことを特徴とするスロープ補償回路。
  3. 請求項2に記載のスロープ補償回路であって、
    上記第2のインバータ回路の入力端を、上記定電流付きインバータからなる第1のインバータ回路の出力端ではなく、上記パワースイッチ制御信号を反転させて出力する第3のインバータ回路の出力端に接続したことを特徴とするスロープ補償回路。
  4. 請求項3に記載のスロープ補償回路であって、
    上記定電流付きインバータからなる第1のインバータ回路と上記第3の容量との接続点と上記第3のNMOSトランジスタのゲート間に、
    上記定電流付きインバータからなる第1のインバータ回路からの信号と上記パワースイッチ制御信号とを入力とするNOR回路を設けたことを特徴とするスロープ補償回路。
  5. 昇圧型のピーク電流制御型PWMスイッチングレギュレータの安定動作制御に用いるスロープ電圧を生成するスロープ補償回路であって、
    第1の容量と第1のPMOSトランジスタとを、該第1のPMOSトランジスタへの一定電圧のゲート信号の入力により該第1のPMOSトランジスタをオンすることで上記第1の容量を充電して線形なスロープ電圧を生成するよう接続したスロープ発生手段と、
    上記第1のPMOSトランジスタとカレントミラーを構成する第2のPMOSトランジスタを第1の定電流に飽和結線し、該第2のPMOSトランジスタのゲート電圧を、上記第1のPMOSトランジスタのゲートに上記一定電圧のゲート信号として与える初期可変電流設定手段と、
    上記第1のPMOSトランジスタのゲートと上記第2のPMOSトランジスタのゲートとの接続点と接地間にそれぞれ並列に接続された第2の容量とNMOSトランジスタ、および該NMOSトランジスタに直列に接続された第2の定電流を具備し、該NMOSトランジスタをオンすることで上記第2の容量を放電して線形なスロープ電圧を生成し上記第1のPMOSトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させる電流制御手段と、
    上記昇圧型のピーク電流制御型PWMスイッチングレギュレータで生成されるパワースイッチ制御信号がHigh(ハイ)出力時にオンして上記第1のPMOSトランジスタと上記第2のPMOSトランジスタのそれぞれのゲート間を接続し、ロー出力時にオフして上記ゲート間の接続を切断するスイッチ用トランジスタと、
    上記パワースイッチ制御信号を反転させて上記スイッチ用トランジスタのゲートに入力する第1のインバータ回路と、
    該第1のインバータ回路の出力を反転させて上記NMOSトランジスタのゲートに入力する第2のインバータ回路と
    を有し、
    上記スロープ発生手段に、入力端が上記第1のインバータ回路の出力端に、出力端が上記第1の容量に接続され且つ該第1の容量と上記第1のPMOSトランジスタ間を接続した第3のインバータ回路を設けた
    ことを特徴とするスロープ補償回路。
  6. 請求項5に記載のスロープ補償回路であって、
    上記第2のインバータ回路は定電流付きインバータからなり、
    該定電流付きインバータからなる第2のインバータ回路の上記NMOSトランジスタのゲートとの接続点と接地間に、該NMOSトランジスタのオン開始時間を遅延させる第3の容量と、
    該第3の容量と上記NMOSトランジスタのゲートとの接続点に入力端が接続された定電流付きの第4のインバータ回路とを設け、
    該第4のインバータ回路の出力端に上記第3のインバータ回路の入力端を接続したことを特徴とするスロープ補償回路。
  7. 請求項5に記載のスロープ補償回路であって、
    上記第2のインバータ回路は定電流付きインバータからなり、
    該定電流付きインバータからなる第2のインバータ回路の上記NMOSトランジスタのゲートとの接続点と接地間に、該NMOSトランジスタのオン開始時間を遅延させる第3の容量を設けたことを特徴とするスロープ補償回路。
  8. 請求項6に記載のスロープ補償回路であって、
    上記定電流付きインバータからなる第2のインバータ回路と上記第3の容量との接続点と上記NMOSトランジスタのゲート間に、
    上記定電流付きインバータからなる第2のインバータ回路からの信号と上記パワースイッチ制御信号とを入力とするNOR回路を設けたことを特徴とするスロープ補償回路。
  9. 請求項1から請求項のいずれかに記載のスロープ補償回路を具備したことを特徴とするスイッチングレギュレータ。
  10. 請求項に記載のスイッチングレギュレータであって、
    出力電圧を分圧して得た検出電圧と基準電圧との誤差信号を出力するアンプ手段と、
    スイッチング素子に流れる電流に対応する電圧と上記スロープ補償回路から出力されるスロープ電圧を加算して出力する加算手段と、
    該加算手段の出力電圧と上記アンプ手段の出力電圧を比較する比較手段と、
    該比較手段の比較結果に基づきスイッチングトランジスタをスイッチング制御する制御手段と
    を有し、上記スイッチングトランジスタのオン・オフ期間の比率を可変して、供給された電圧を調整した後に出力することを特徴とするスイッチングレギュレータ。
  11. 請求項もしくは請求項10のいずれかに記載のスイッチングレギュレータを用いたことを特徴とする電子機器。
  12. 請求項1に記載のスロープ補償回路における電流制御方法であって、
    上記初期可変電流設定手段において上記第1の定電流により飽和結線された上記第2のNMOSトランジスタの初期ゲート電圧を決定し、
    上記パワースイッチ制御信号がローの間、上記第3のNMOSトランジスタがオフ状態で上記スイッチ用トランジスタがオン状態となり、上記第2のNMOSトランジスタの初期ゲート電圧を上記第1のNMOSトランジスタのゲートに入力し、
    上記パワースイッチ制御信号がハイの間、上記第3のNMOSトランジスタがオン状態で上記スイッチ用トランジスタがオフ状態となり、上記第2の定電流で上記第2の容量を充電しながら線形なスロープ電圧を生成して上記第1のNMOSトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させる
    ことを特徴とするスロープ補償回路における電流制御方法。
  13. 請求項2もしくは請求項3のいずれかに記載のスロープ補償回路における電流制御方法であって、
    上記パワースイッチ制御信号がローからハイになると、上記第3の容量の値と上記第3のNMOSトランジスタの閾値によって決定される遅延時間後に、該第3のNMOSトランジスタをオンして、該遅延時間後に、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させることを特徴とするスロープ補償回路における電流制御方法。
  14. 請求項4に記載のスロープ補償回路における電流制御方法であって、
    上記パワースイッチ制御信号がローからハイになると、
    上記第3の容量の値と上記第3のNMOSトランジスタの閾値によって決定される遅延時間までは、該第3のNMOSトランジスタをオンした状態として、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させ、
    上記遅延時間後に、上記第3のNMOSトランジスタをオフして上記第1のNMOSトランジスタのゲート電圧を一定にすることで、上記スロープ発生手段で線形なスロープ電圧を生成させることを特徴とするスロープ補償回路における電流制御方法。
  15. 請求項5に記載のスロープ補償回路における電流制御方法であって、
    上記初期可変電流設定手段において上記第1の定電流により飽和結線された上記第2のPMOSトランジスタの初期ゲート電圧を決定し、
    上記パワースイッチ制御信号がハイの間、上記NMOSトランジスタがオフ状態で上記スイッチ用トランジスタがオン状態となり、上記第2のPMOSトランジスタの初期ゲート電圧を上記第1のPMOSトランジスタのゲートに入力し、
    上記パワースイッチ制御信号がローの間、上記NMOSトランジスタがオン状態で上記スイッチ用トランジスタがオフ状態となり、上記第2の定電流で上記第2の容量を充電しながら線形なスロープ電圧を生成して上記第1のPMOSトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させる
    ことを特徴とするスロープ補償回路における電流制御方法。
  16. 請求項6もしくは請求項7のいずれかに記載のスロープ補償回路における電流制御方法であって、
    上記パワースイッチ制御信号がハイからローになると、上記第3の容量の値と上記NMOSトランジスタの閾値によって決定される遅延時間後に、該NMOSトランジスタをオンして、該遅延時間後に、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させ、
    上記第2の定電流と上記第4のインバータの定電流の値を等しくすると共に上記NMOSトランジスタの閾値と上記第4のインバータの閾値を等しくすることで、上記電流制御手段と上記スロープ発生手段の動作タイミングを同じとする
    ことを特徴とするスロープ補償回路における電流制御方法。
  17. 請求項8に記載のスロープ補償回路における電流制御方法であって、
    上記パワースイッチ制御信号がローからハイになると、
    上記第3の容量の値と上記NMOSトランジスタの閾値によって決定される遅延時間までは、該NMOSトランジスタをオンした状態として、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させ、
    上記遅延時間後に、上記NMOSトランジスタをオフして上記第1のPMOSトランジスタのゲート電圧を一定にすることで、上記スロープ発生手段で線形なスロープ電圧を生成させることを特徴とするスロープ補償回路における電流制御方法。
JP2004036620A 2004-02-13 2004-02-13 スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 Expired - Fee Related JP4425015B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004036620A JP4425015B2 (ja) 2004-02-13 2004-02-13 スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004036620A JP4425015B2 (ja) 2004-02-13 2004-02-13 スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法

Publications (2)

Publication Number Publication Date
JP2005229744A JP2005229744A (ja) 2005-08-25
JP4425015B2 true JP4425015B2 (ja) 2010-03-03

Family

ID=35004028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004036620A Expired - Fee Related JP4425015B2 (ja) 2004-02-13 2004-02-13 スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法

Country Status (1)

Country Link
JP (1) JP4425015B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4936315B2 (ja) * 2005-11-08 2012-05-23 ルネサスエレクトロニクス株式会社 スイッチング電源装置と半導体集積回路装置
JP4928202B2 (ja) * 2006-09-14 2012-05-09 株式会社リコー スロープ補償回路およびスイッチングレギュレータ
JP4890182B2 (ja) 2006-09-28 2012-03-07 株式会社リコー 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP5014772B2 (ja) 2006-12-26 2012-08-29 株式会社リコー 電流モード制御型スイッチングレギュレータ
JP5169170B2 (ja) 2007-11-26 2013-03-27 株式会社リコー 降圧型スイッチングレギュレータ
JP5679681B2 (ja) 2009-03-25 2015-03-04 ローム株式会社 発振回路およびスイッチング電源
CN110971221B (zh) * 2018-09-29 2023-10-24 中芯国际集成电路制造(上海)有限公司 一种延时电路

Also Published As

Publication number Publication date
JP2005229744A (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
US9071125B2 (en) Switching regulator, control method thereof and power-supply device
CN105337500B (zh) 功率变换器及用于调节功率变换器的线性瞬态响应的方法
KR100718905B1 (ko) Dc-dc 컨버터의 제어 회로 및 제어 방법
US7638994B2 (en) Switching power supply circuit
JP2007209103A (ja) 電流モード制御dc−dcコンバータ
JP5812777B2 (ja) Dc/dcコンバータの制御回路及びdc−dcコンバータ
US9252757B2 (en) Oscillator circuit with output slope proportional to supply voltage
KR20160022807A (ko) 전류 모드 스위칭 조절기를 위한 듀티-싸이클 의존성 기울기 보정
US7545129B2 (en) Switching power supply circuit
JP2009153289A (ja) Dc−dcコンバータ
JP2013062944A (ja) Dc/dcコンバータの制御回路及びdc−dcコンバータ
US9024610B2 (en) System and method of balanced slope compensation for switch mode regulators
KR101039906B1 (ko) 어댑티브 온 타임 컨트롤러 및 이를 이용한 pfm 벅 변환기
US7286023B2 (en) Crystal oscillation circuit with frequency regulation
JP4425015B2 (ja) スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法
JP6626024B2 (ja) 電圧変換装置
US20140055106A1 (en) Control Circuit, Time Calculating Unit, and Operating Method for Control Circuit
US10418896B2 (en) Switching regulator including an offset enabled comparison circuit
JP2013055795A (ja) Dc−dcコンバータ回路の制御回路及びdc−dcコンバータ回路
TWI424301B (zh) 以序列延遲方式來任意調變輸出電壓之電壓調節器及相關電壓調節方法
US8018207B2 (en) Switching regulator
KR101855339B1 (ko) 입력전압의 변화에 대해 대처하는 장치를 갖는 dc-dc 컨버터
JP2006304552A (ja) スイッチングレギュレータおよび電源システム
JP4871003B2 (ja) 発振回路
Huang et al. Adaptive frequency control technique for enhancing transient performance of DC-DC converters

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees