JP4425015B2 - スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 - Google Patents
スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 Download PDFInfo
- Publication number
- JP4425015B2 JP4425015B2 JP2004036620A JP2004036620A JP4425015B2 JP 4425015 B2 JP4425015 B2 JP 4425015B2 JP 2004036620 A JP2004036620 A JP 2004036620A JP 2004036620 A JP2004036620 A JP 2004036620A JP 4425015 B2 JP4425015 B2 JP 4425015B2
- Authority
- JP
- Japan
- Prior art keywords
- slope
- nmos transistor
- voltage
- compensation circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
Claims (17)
- 降圧型のピーク電流制御型PWMスイッチングレギュレータの安定動作制御に用いるスロープ電圧を生成するスロープ補償回路であって、
第1の容量と第1のNMOSトランジスタとを、該第1のNMOSトランジスタへの一定電圧のゲート信号の入力により該第1のNMOSトランジスタをオンすることで上記第1の容量を放電して線形なスロープ電圧を生成するよう接続したスロープ発生手段と、
上記第1のNMOSトランジスタとカレントミラーを構成する第2のNMOSトランジスタを第1の定電流に飽和結線し、該第2のNMOSトランジスタのゲート電圧を、上記第1のNMOSトランジスタのゲートに上記一定電圧のゲート信号として与える初期可変電流設定手段と、
第2の容量と第3のNMOSトランジスタとを、該第3のNMOSトランジスタをオンすることで上記第2の容量を第2の定電流で充電して線形なスロープ電圧を生成し上記第1のNMOSトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させるよう接続した電流制御手段と、
上記降圧型のピーク電流制御型PWMスイッチングレギュレータで生成されるパワースイッチ制御信号がLow(ロー)出力時にオンして上記第1のNMOSトランジスタと上記第2のNMOSトランジスタのそれぞれのゲート間を接続し、High(ハイ)出力時にオフして上記ゲート間の接続を切断するスイッチ用トランジスタと、
上記パワースイッチ制御信号を反転させて上記第3のNMOSトランジスタのゲートに入力する第1のインバータ回路と
を有し、
上記スロープ発生手段に、入力端が上記第1のインバータ回路の出力端に、出力端が上記第1の容量に接続され且つ該第1の容量と上記第1のNMOSトランジスタ間を接続した第2のインバータ回路を設けた
ことを特徴とするスロープ補償回路。 - 請求項1に記載のスロープ補償回路であって、
上記第1のインバータ回路は定電流付きインバータからなり、該定電流付きインバータの上記第3のNMOSトランジスタのゲートとの接続点と接地間に、該第3のNMOSトランジスタのオン開始時間を遅延させる第3の容量を設けたことを特徴とするスロープ補償回路。 - 請求項2に記載のスロープ補償回路であって、
上記第2のインバータ回路の入力端を、上記定電流付きインバータからなる第1のインバータ回路の出力端ではなく、上記パワースイッチ制御信号を反転させて出力する第3のインバータ回路の出力端に接続したことを特徴とするスロープ補償回路。 - 請求項3に記載のスロープ補償回路であって、
上記定電流付きインバータからなる第1のインバータ回路と上記第3の容量との接続点と上記第3のNMOSトランジスタのゲート間に、
上記定電流付きインバータからなる第1のインバータ回路からの信号と上記パワースイッチ制御信号とを入力とするNOR回路を設けたことを特徴とするスロープ補償回路。 - 昇圧型のピーク電流制御型PWMスイッチングレギュレータの安定動作制御に用いるスロープ電圧を生成するスロープ補償回路であって、
第1の容量と第1のPMOSトランジスタとを、該第1のPMOSトランジスタへの一定電圧のゲート信号の入力により該第1のPMOSトランジスタをオンすることで上記第1の容量を充電して線形なスロープ電圧を生成するよう接続したスロープ発生手段と、
上記第1のPMOSトランジスタとカレントミラーを構成する第2のPMOSトランジスタを第1の定電流に飽和結線し、該第2のPMOSトランジスタのゲート電圧を、上記第1のPMOSトランジスタのゲートに上記一定電圧のゲート信号として与える初期可変電流設定手段と、
上記第1のPMOSトランジスタのゲートと上記第2のPMOSトランジスタのゲートとの接続点と接地間にそれぞれ並列に接続された第2の容量とNMOSトランジスタ、および該NMOSトランジスタに直列に接続された第2の定電流を具備し、該NMOSトランジスタをオンすることで上記第2の容量を放電して線形なスロープ電圧を生成し上記第1のPMOSトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させる電流制御手段と、
上記昇圧型のピーク電流制御型PWMスイッチングレギュレータで生成されるパワースイッチ制御信号がHigh(ハイ)出力時にオンして上記第1のPMOSトランジスタと上記第2のPMOSトランジスタのそれぞれのゲート間を接続し、ロー出力時にオフして上記ゲート間の接続を切断するスイッチ用トランジスタと、
上記パワースイッチ制御信号を反転させて上記スイッチ用トランジスタのゲートに入力する第1のインバータ回路と、
該第1のインバータ回路の出力を反転させて上記NMOSトランジスタのゲートに入力する第2のインバータ回路と
を有し、
上記スロープ発生手段に、入力端が上記第1のインバータ回路の出力端に、出力端が上記第1の容量に接続され且つ該第1の容量と上記第1のPMOSトランジスタ間を接続した第3のインバータ回路を設けた
ことを特徴とするスロープ補償回路。 - 請求項5に記載のスロープ補償回路であって、
上記第2のインバータ回路は定電流付きインバータからなり、
該定電流付きインバータからなる第2のインバータ回路の上記NMOSトランジスタのゲートとの接続点と接地間に、該NMOSトランジスタのオン開始時間を遅延させる第3の容量と、
該第3の容量と上記NMOSトランジスタのゲートとの接続点に入力端が接続された定電流付きの第4のインバータ回路とを設け、
該第4のインバータ回路の出力端に上記第3のインバータ回路の入力端を接続したことを特徴とするスロープ補償回路。 - 請求項5に記載のスロープ補償回路であって、
上記第2のインバータ回路は定電流付きインバータからなり、
該定電流付きインバータからなる第2のインバータ回路の上記NMOSトランジスタのゲートとの接続点と接地間に、該NMOSトランジスタのオン開始時間を遅延させる第3の容量を設けたことを特徴とするスロープ補償回路。 - 請求項6に記載のスロープ補償回路であって、
上記定電流付きインバータからなる第2のインバータ回路と上記第3の容量との接続点と上記NMOSトランジスタのゲート間に、
上記定電流付きインバータからなる第2のインバータ回路からの信号と上記パワースイッチ制御信号とを入力とするNOR回路を設けたことを特徴とするスロープ補償回路。 - 請求項1から請求項8のいずれかに記載のスロープ補償回路を具備したことを特徴とするスイッチングレギュレータ。
- 請求項9に記載のスイッチングレギュレータであって、
出力電圧を分圧して得た検出電圧と基準電圧との誤差信号を出力するアンプ手段と、
スイッチング素子に流れる電流に対応する電圧と上記スロープ補償回路から出力されるスロープ電圧を加算して出力する加算手段と、
該加算手段の出力電圧と上記アンプ手段の出力電圧を比較する比較手段と、
該比較手段の比較結果に基づきスイッチングトランジスタをスイッチング制御する制御手段と
を有し、上記スイッチングトランジスタのオン・オフ期間の比率を可変して、供給された電圧を調整した後に出力することを特徴とするスイッチングレギュレータ。 - 請求項9もしくは請求項10のいずれかに記載のスイッチングレギュレータを用いたことを特徴とする電子機器。
- 請求項1に記載のスロープ補償回路における電流制御方法であって、
上記初期可変電流設定手段において上記第1の定電流により飽和結線された上記第2のNMOSトランジスタの初期ゲート電圧を決定し、
上記パワースイッチ制御信号がローの間、上記第3のNMOSトランジスタがオフ状態で上記スイッチ用トランジスタがオン状態となり、上記第2のNMOSトランジスタの初期ゲート電圧を上記第1のNMOSトランジスタのゲートに入力し、
上記パワースイッチ制御信号がハイの間、上記第3のNMOSトランジスタがオン状態で上記スイッチ用トランジスタがオフ状態となり、上記第2の定電流で上記第2の容量を充電しながら線形なスロープ電圧を生成して上記第1のNMOSトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させる
ことを特徴とするスロープ補償回路における電流制御方法。 - 請求項2もしくは請求項3のいずれかに記載のスロープ補償回路における電流制御方法であって、
上記パワースイッチ制御信号がローからハイになると、上記第3の容量の値と上記第3のNMOSトランジスタの閾値によって決定される遅延時間後に、該第3のNMOSトランジスタをオンして、該遅延時間後に、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させることを特徴とするスロープ補償回路における電流制御方法。 - 請求項4に記載のスロープ補償回路における電流制御方法であって、
上記パワースイッチ制御信号がローからハイになると、
上記第3の容量の値と上記第3のNMOSトランジスタの閾値によって決定される遅延時間までは、該第3のNMOSトランジスタをオンした状態として、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させ、
上記遅延時間後に、上記第3のNMOSトランジスタをオフして上記第1のNMOSトランジスタのゲート電圧を一定にすることで、上記スロープ発生手段で線形なスロープ電圧を生成させることを特徴とするスロープ補償回路における電流制御方法。 - 請求項5に記載のスロープ補償回路における電流制御方法であって、
上記初期可変電流設定手段において上記第1の定電流により飽和結線された上記第2のPMOSトランジスタの初期ゲート電圧を決定し、
上記パワースイッチ制御信号がハイの間、上記NMOSトランジスタがオフ状態で上記スイッチ用トランジスタがオン状態となり、上記第2のPMOSトランジスタの初期ゲート電圧を上記第1のPMOSトランジスタのゲートに入力し、
上記パワースイッチ制御信号がローの間、上記NMOSトランジスタがオン状態で上記スイッチ用トランジスタがオフ状態となり、上記第2の定電流で上記第2の容量を充電しながら線形なスロープ電圧を生成して上記第1のPMOSトランジスタのゲートに入力して上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させる
ことを特徴とするスロープ補償回路における電流制御方法。 - 請求項6もしくは請求項7のいずれかに記載のスロープ補償回路における電流制御方法であって、
上記パワースイッチ制御信号がハイからローになると、上記第3の容量の値と上記NMOSトランジスタの閾値によって決定される遅延時間後に、該NMOSトランジスタをオンして、該遅延時間後に、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させ、
上記第2の定電流と上記第4のインバータの定電流の値を等しくすると共に上記NMOSトランジスタの閾値と上記第4のインバータの閾値を等しくすることで、上記電流制御手段と上記スロープ発生手段の動作タイミングを同じとする
ことを特徴とするスロープ補償回路における電流制御方法。 - 請求項8に記載のスロープ補償回路における電流制御方法であって、
上記パワースイッチ制御信号がローからハイになると、
上記第3の容量の値と上記NMOSトランジスタの閾値によって決定される遅延時間までは、該NMOSトランジスタをオンした状態として、上記スロープ発生手段で生成する線形なスロープ電圧を非線形に変化させ、
上記遅延時間後に、上記NMOSトランジスタをオフして上記第1のPMOSトランジスタのゲート電圧を一定にすることで、上記スロープ発生手段で線形なスロープ電圧を生成させることを特徴とするスロープ補償回路における電流制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004036620A JP4425015B2 (ja) | 2004-02-13 | 2004-02-13 | スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004036620A JP4425015B2 (ja) | 2004-02-13 | 2004-02-13 | スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005229744A JP2005229744A (ja) | 2005-08-25 |
JP4425015B2 true JP4425015B2 (ja) | 2010-03-03 |
Family
ID=35004028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004036620A Expired - Fee Related JP4425015B2 (ja) | 2004-02-13 | 2004-02-13 | スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4425015B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4936315B2 (ja) * | 2005-11-08 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | スイッチング電源装置と半導体集積回路装置 |
JP4928202B2 (ja) * | 2006-09-14 | 2012-05-09 | 株式会社リコー | スロープ補償回路およびスイッチングレギュレータ |
JP4890182B2 (ja) | 2006-09-28 | 2012-03-07 | 株式会社リコー | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 |
JP5014772B2 (ja) | 2006-12-26 | 2012-08-29 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
JP5169170B2 (ja) | 2007-11-26 | 2013-03-27 | 株式会社リコー | 降圧型スイッチングレギュレータ |
JP5679681B2 (ja) | 2009-03-25 | 2015-03-04 | ローム株式会社 | 発振回路およびスイッチング電源 |
CN110971221B (zh) * | 2018-09-29 | 2023-10-24 | 中芯国际集成电路制造(上海)有限公司 | 一种延时电路 |
-
2004
- 2004-02-13 JP JP2004036620A patent/JP4425015B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005229744A (ja) | 2005-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071125B2 (en) | Switching regulator, control method thereof and power-supply device | |
CN105337500B (zh) | 功率变换器及用于调节功率变换器的线性瞬态响应的方法 | |
KR100718905B1 (ko) | Dc-dc 컨버터의 제어 회로 및 제어 방법 | |
US7638994B2 (en) | Switching power supply circuit | |
JP2007209103A (ja) | 電流モード制御dc−dcコンバータ | |
JP5812777B2 (ja) | Dc/dcコンバータの制御回路及びdc−dcコンバータ | |
US9252757B2 (en) | Oscillator circuit with output slope proportional to supply voltage | |
KR20160022807A (ko) | 전류 모드 스위칭 조절기를 위한 듀티-싸이클 의존성 기울기 보정 | |
US7545129B2 (en) | Switching power supply circuit | |
JP2009153289A (ja) | Dc−dcコンバータ | |
JP2013062944A (ja) | Dc/dcコンバータの制御回路及びdc−dcコンバータ | |
US9024610B2 (en) | System and method of balanced slope compensation for switch mode regulators | |
KR101039906B1 (ko) | 어댑티브 온 타임 컨트롤러 및 이를 이용한 pfm 벅 변환기 | |
US7286023B2 (en) | Crystal oscillation circuit with frequency regulation | |
JP4425015B2 (ja) | スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 | |
JP6626024B2 (ja) | 電圧変換装置 | |
US20140055106A1 (en) | Control Circuit, Time Calculating Unit, and Operating Method for Control Circuit | |
US10418896B2 (en) | Switching regulator including an offset enabled comparison circuit | |
JP2013055795A (ja) | Dc−dcコンバータ回路の制御回路及びdc−dcコンバータ回路 | |
TWI424301B (zh) | 以序列延遲方式來任意調變輸出電壓之電壓調節器及相關電壓調節方法 | |
US8018207B2 (en) | Switching regulator | |
KR101855339B1 (ko) | 입력전압의 변화에 대해 대처하는 장치를 갖는 dc-dc 컨버터 | |
JP2006304552A (ja) | スイッチングレギュレータおよび電源システム | |
JP4871003B2 (ja) | 発振回路 | |
Huang et al. | Adaptive frequency control technique for enhancing transient performance of DC-DC converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |