JP2815751B2 - 過電流制限回路 - Google Patents
過電流制限回路Info
- Publication number
- JP2815751B2 JP2815751B2 JP4045360A JP4536092A JP2815751B2 JP 2815751 B2 JP2815751 B2 JP 2815751B2 JP 4045360 A JP4045360 A JP 4045360A JP 4536092 A JP4536092 A JP 4536092A JP 2815751 B2 JP2815751 B2 JP 2815751B2
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent limiting
- switching
- circuit
- voltage
- limiting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Breakers (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
る。
よるスイツチング素子の破壊を防止するために、過電流
制限回路を設け、一定値の電流以上の電流が流れないよ
うにする。図3に過電流制限回路を設けた一例を示す。
S型電界効果形トランジスタ(以下、パワーMOSFE
Tという)Q1のON時には、ノイズ等によるサージ電
圧が、コンパレータC2の+入力に発生し、サージ電圧
を検出して誤動作する。
トランス、OSCは発振器、Vrefは基準電圧、Gは
パワーMOSFETQ1のゲート、Dは同じくドレイ
ン、S1は同じくソース、C1,C2はコンパレータを
示す。また、3はフリツプフロツプ回路を示し、そのR
はリセツト入力を、そのSはセツト入力を、そのQは出
力を示す。さらに、F/Bはフイードバツク電圧を示
す。そして、図4は、その誤動作している過電流制限時
タイミングチヤートを示す。
ワーMOSFETQ1のドレイン電流、もしくは、図6
に示すように、センス端子付FETQ2のドレイン電流
は、抵抗R1に発生する電圧信号としてコンパレータC
2の+側に入力される。この検出電圧が抵抗R2および
コンデンサCのRCフイルタ回路6を通してコンパレー
タC2の基準電圧Vrefを超えると、コンパレータC
2の出力はHighとなり、フリツプフロツプ出力Qを
Highにセツトし、コンパレータC1の発振器出力
(OSC)とフイードバツク電圧(F/B)を比較して
出力される制御信号を遮断する。図7は、過電流制限時
タイミングチヤートを示す。
て、パワーMOSFETQ1およびセンス端子付FET
Q2が、制御電圧によりON/OFFする際に、ノイズ
等によりサージ電圧が検出電圧に発生し、過電流制限回
路が誤動作する問題があるため、抵抗R2およびコンデ
ンサCによるフイルタ回路11が必要であつた。
(例えば100KHz→10μs)に対してのローパス
フィルタであり、C,Rの時定数が大きくなり、特にコ
ンデンサC等の容量が大きくなり、その実装面積が大と
なる欠点があった。また、コスト的にも高価についた。
き、コスト的にも安価にできる過電流制限回路の提供を
目的とする。
段は、図1,2の如く過電流による素子の保護手段とし
て、スイツチング素子としてのパワーMOSFETQ1
のソースS1側に直列に過電流制限用抵抗R1を接続
し、パワーMOSFETQ1に流れる電流を前記抵抗R
1に発生する電圧で検出し、前記パワーMOSFETQ
1に一定の電流以上流れないように動作させる過電流制
限回路、若しくは過電流による素子の保護手段として、
パワーMOSFETQ1に流れる電流の1/nの電流が
検出可能な端子を有するセンス端子付FETに抵抗R1
を接続し、抵抗R1に発生する電圧を検出し、前記セン
ス端子付FETに一定の電流以上流れないように動作す
る過電流制限回路において、上記二通りのいずれの場合
も、前記パワーMOSFETQ1またはセンス端子付F
ETをオン、オフするための制御信号を一定時間遅延さ
せることによつて、前記電圧検出する場合、パワーMO
SFETQ1またはセンス端子付FETのオン、オフ時
に生じるノイズ等により前記抵抗R1にサージ電圧が発
生する期間をマスクするマスク回路12が設けられたも
のである。
ツチングさせた電流を検出する場合において、検出する
抵抗R1に発生する電圧に、スイツチング素子Q1のオ
ン、オフ時に生じるノイズ等によりサージ電圧が発生
し、過電流制限回路が誤動作するため、従来は、抵抗R
2とコンデンサCによりフイルタ回路を追加して検出を
するが、これに代わり、スイツチング素子Q1をオン、
オフするための制御信号を一定時間遅延させることによ
つて、ノイズ等によりサージ電圧が発生する期間をマス
クするマスク回路12を設けることにより、抵抗R2、
コンデンサCのフイルタ回路を必要としないで過電流制
限が行なうことができる。
りも、その実装面積を小にし、また、コスト的にも安価
にできる。
て説明する。図1は本発明による具体的な回路を示す。
図2は過電流制限時タイミングチヤートである。
は、パワーMOSFETQ1のソースS1側に直列に過
電流制限用抵抗R1を接続し、パワーMOSFETQ1
に流れる電流を、抵抗R1に発生する電圧で検出し、パ
ワーMOSFETQ1に一定の電流以上流れないように
動作させている。
コンパレータC2の+側に入力される。この検出電圧が
コンパレータC2の基準電圧Vrefを超えると、コン
パレータC2の出力はHighとなるように制御され
る。
(OSC)とフイードバツク電圧(F/B)とを比較し
て、制御信号を出力する。
しての遅延回路12によりある期間遅らせ、その出力と
コンパレータC2の出力が、AND回路14に接続され
る。
抗R3、コンデンサC3およびダイオード18が、集積
したものである。
フロツプのS端子に入力される。その結果、コンパレー
タC2の+入力のノイズ等によるサージ電圧が発生する
期間をマスクすることが可能となる。このマスク回路と
しての遅延回路12は、オン時間(500ns)、オフ
時間(500ns)を遅延させるためだけにあるため、
C3,R3の時定数も小さくなる。したがって、IC化
した場合に、従来のRCフィルタ回路よりも顕著に、コ
スト、実装面積を縮小できる。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。例えば、パ
ワーMOSFETを、パワーMOSFETに流れる電流
の1/nの電流が検出可能な端子を有するセンス端子付
FETに置き換えても同じ結果となる。また、マスク部
分を作る他の回路があることはいうまでもない。
よると、スイツチング素子としてのパワーMOSFET
またはセンス端子付FETがONする際に、ノイズ等に
よりサージ電圧が発生しても、その期間をマスクするた
めのマスク回路が設けられているため、サージ電圧によ
るスイツチング素子の破壊を防止できる。また、サージ
電圧が発生する期間をマスクしているため、サージ電圧
の大きさに左右されず確実にサージ電圧の発生を抑制で
きる。さらに、抵抗およびコンデンサによるフイルタ回
路を必要とすることがなく、コストおよび実装面積の縮
小ができる。
ヤート
路のない過電流制限回路
ONする際にノイズ等によりサージ電圧が発生し、誤動
作をしている過電流制限タイミングチヤート
ト
Claims (3)
- 【請求項1】 スイツチング素子に直列に過電流制限用
抵抗を接続し、前記スイツチング素子に流れる電流を前
記抵抗に発生する電圧で検出し、前記スイツチング素子
に一定の電流以上流れないように動作させる過電流制限
回路において、前記電圧検出する場合、前記スイツチン
グ素子をオン、オフするための制御信号を一定時間遅延
させることによつて、スイツチング素子のオン、オフ時
に生じるノイズ等により前記抵抗にサージ電圧が発生す
る期間をマスクするマスク回路が設けられたことを特徴
とする過電流制限回路。 - 【請求項2】 請求項1記載のスイツチング素子は、パ
ワーMOS型電界効果形トランジスタであることを特徴
とする過電流制限回路。 - 【請求項3】 請求項1記載のスイツチング素子は、パ
ワーMOS型電界効果形トランジスタに流れる電流の1
/nの電流が検出可能な端子を有するセンス端子付電界
効果形トランジスタであることを特徴とする過電流制限
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4045360A JP2815751B2 (ja) | 1992-03-03 | 1992-03-03 | 過電流制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4045360A JP2815751B2 (ja) | 1992-03-03 | 1992-03-03 | 過電流制限回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06113526A JPH06113526A (ja) | 1994-04-22 |
JP2815751B2 true JP2815751B2 (ja) | 1998-10-27 |
Family
ID=12717118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4045360A Expired - Fee Related JP2815751B2 (ja) | 1992-03-03 | 1992-03-03 | 過電流制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2815751B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004312924A (ja) * | 2003-04-09 | 2004-11-04 | Mitsubishi Electric Corp | 半導体デバイスの駆動回路 |
KR101021993B1 (ko) * | 2004-08-05 | 2011-03-16 | 페어차일드코리아반도체 주식회사 | 스위칭 모드 파워 서플라이와 그 스위칭 제어 장치 |
JP2008072848A (ja) * | 2006-09-14 | 2008-03-27 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6086083U (ja) * | 1983-11-18 | 1985-06-13 | 三洋電機株式会社 | モ−タの速度検出装置 |
-
1992
- 1992-03-03 JP JP4045360A patent/JP2815751B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06113526A (ja) | 1994-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
US20050180236A1 (en) | Precharge circuit for DC/DC boost converter startup | |
US6166530A (en) | Current-Limited switch with fast transient response | |
RU2107380C1 (ru) | Преобразователь постоянного тока с ограничением тока | |
JP3670653B2 (ja) | Dc−dcコンバータ制御回路、及び、dc−dcコンバータ | |
KR950020034A (ko) | 안정화 전원회로 | |
JP2815751B2 (ja) | 過電流制限回路 | |
JPH02278915A (ja) | 電力用mosfetの保護回路 | |
KR100240783B1 (ko) | 소형 스위칭 전원 장치 | |
US5453900A (en) | Protective circuit for a power MOSFET that drives an inductive load | |
EP1362424B1 (en) | Three terminal noninverting transistor switch | |
JP2001136734A (ja) | 過電流保護回路 | |
KR100740887B1 (ko) | 전압차 검출회로 | |
KR100593760B1 (ko) | 전자식 안정기 제어 시스템의 입력 전류 제어 장치 | |
JP2547104Y2 (ja) | 電流検出回路 | |
JP2004364275A (ja) | 負ゲートバイアス電圧をもつmosfetゲートドライバ | |
US20080129262A1 (en) | Switching power supply source | |
JPH087831Y2 (ja) | 過電流防止回路 | |
JP2000193692A (ja) | 過電流検出回路及び過電流検出・保護回路 | |
JPH05146049A (ja) | 負荷状態検出回路 | |
KR20000041545A (ko) | 플라즈마 디스플레이 패널의 스위칭 전원회로 | |
KR200142710Y1 (ko) | 스위칭모드 전원 공급장치의 시간 지연회로 | |
KR100593761B1 (ko) | 에스엠피에스의 시스템 보호 회로 | |
JPH06245366A (ja) | 過電圧保護回路 | |
JPH1127845A (ja) | 過電流防止回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |