JPH06113526A - 過電流制限回路 - Google Patents
過電流制限回路Info
- Publication number
- JPH06113526A JPH06113526A JP4045360A JP4536092A JPH06113526A JP H06113526 A JPH06113526 A JP H06113526A JP 4045360 A JP4045360 A JP 4045360A JP 4536092 A JP4536092 A JP 4536092A JP H06113526 A JPH06113526 A JP H06113526A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- overcurrent limiting
- resistor
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Breakers (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
制限回路を提供する。 【構成】 ある周波数でスイツチングさせた電流を検出
する場合、検出抵抗R1に発生する電圧に、ノイズ等に
よりサージ電圧が発生する可能性があるから、そのサー
ジ電圧が発生する期間をマスクするマスク回路12を設
け、RCフイルタ回路をなくす。
Description
る。
よるスイツチング素子の破壊を防止するために、過電流
制限回路を設け、一定値の電流以上の電流が流れないよ
うにする。図3に過電流制限回路を設けた一例を示す。
S型電界効果形トランジスタ(以下、パワーMOSFE
Tという)Q1のON時には、ノイズ等によるサージ電
圧が、コンパレータC2の+入力に発生し、サージ電圧
を検出して誤動作する。
トランス、OSCは発振器、Vrefは基準電圧、Gは
パワーMOSFETQ1のゲート、Dは同じくドレイ
ン、S1は同じくソース、C1,C2はコンパレータを
示す。また、3はフリツプフロツプ回路を示し、そのR
はリセツト入力を、そのSはセツト入力を、そのQは出
力を示す。さらに、F/Bはフイードバツク電圧を示
す。そして、図4は、その誤動作している過電流制限時
タイミングチヤートを示す。
ワーMOSFETQ1のドレイン電流、もしくは、図6
に示すように、センス端子付FETQ2のドレイン電流
は、抵抗R1に発生する電圧信号としてコンパレータC
2の+側に入力される。この検出電圧が抵抗R2および
コンデンサCのRCフイルタ回路6を通してコンパレー
タC2の基準電圧Vrefを超えると、コンパレータC
2の出力はHighとなり、フリツプフロツプ出力Qを
Highにセツトし、コンパレータC1の発振器出力
(OSC)とフイードバツク電圧(F/B)を比較して
出力される制御信号を遮断する。図7は、過電流制限時
タイミングチヤートを示す。
て、パワーMOSFETQ1およびセンス端子付FET
Q2が、制御電圧によりON/OFFする際に、ノイズ
等によりサージ電圧が検出電圧に発生し、過電流制限回
路が誤動作する問題があるため、抵抗R2およびコンデ
ンサCによるフイルタ回路11が必要であつた。
(例えば100KHz→10μs)に対してのローパス
フィルタであり、C,Rの時定数が大きくなり、特にコ
ンデンサC等の容量が大きくなり、その実装面積が大と
なる欠点があった。また、コスト的にも高価についた。
き、コスト的にも安価にできる過電流制限回路の提供を
目的とする。
段は、図1,2の如く過電流による素子の保護手段とし
て、パワーMOSFETのソース側に直列に過電流制限
用抵抗R1を接続し、パワーMOSFETに流れる電流
を、抵抗R1に発生する電圧で検出し、パワーMOSF
ETに一定の電流以上流れないように動作させる過電流
制限回路、若しくは過電流による素子の保護手段とし
て、パワーMOSFETに流れる電流の1/nの電流が
検出可能な端子を有するセンス端子付FETQ2に抵抗
R1を接続し、抵抗R1に発生する電圧を検出し、セン
ス端子付FETに一定の電流以上流れないように動作す
る過電流制限回路において、上記二通りのいづれの場合
も、前記電圧検出時に、前記抵抗R1にノイズ等により
サージ電圧が発生する期間をマスクするマスク回路12
が設けられたものである。
ツチングさせた電流を検出する場合において、検出する
抵抗R1に発生する電圧に、ノイズ等によりサージ電圧
が発生し、過電流制限回路が誤動作するため、従来は、
抵抗R2とコンデンサCによりフイルタ回路を追加して
検出をするが、これに代わり、ノイズ等によりサージ電
圧が発生する期間をマスクするマスク回路12を設ける
ことにより、抵抗R2、コンデンサCのフイルタ回路を
必要としないで過電流制限が行なうことができる。
りも、その実装面積を小にし、また、コスト的にも安価
にできる。
て説明する。図1は本発明による具体的な回路を示す。
図2は過電流制限時タイミングチヤートである。
は、パワーMOSFETQ1のソースS1側に直列に過
電流制限用抵抗R1を接続し、パワーMOSFETQ1
に流れる電流を、抵抗R1に発生する電圧で検出し、パ
ワーMOSFETQ1に一定の電流以上流れないように
動作させている。
コンパレータC2の+側に入力される。この検出電圧が
コンパレータC2の基準電圧Vrefを超えると、コン
パレータC2の出力はHighとなるように制御され
る。
(OSC)とフイードバツク電圧(F/B)とを比較し
て、制御信号を出力する。
しての遅延回路12によりある期間遅らせ、その出力と
コンパレータC2の出力が、AND回路14に接続され
る。
抗R3、コンデンサC3およびダイオード18が、集積
したものである。
フロツプのS端子に入力される。その結果、コンパレー
タC2の+入力のノイズ等によるサージ電圧が発生する
期間をマスクすることが可能となる。このマスク回路と
しての遅延回路12は、オン時間(500ns)、オフ
時間(500ns)を遅延させるためだけにあるため、
C3,R3の時定数も小さくなる。したがって、IC化
した場合に、従来のRCフィルタ回路よりも顕著に、コ
スト、実装面積を縮小できる。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。例えば、パ
ワーMOSFETを、パワーMOSFETに流れる電流
の1/nの電流が検出可能な端子を有するセンス端子付
FETに置き換えても同じ結果となる。また、マスク部
分を作る他の回路があることはいうまでもない。
よると、パワーMOSFET及びセンス端子付FETが
ONする際に、ノイズ等によりサージ電圧が発生して
も、その期間にマスクする回路が設けられているため、
抵抗およびコンデンサによるフイルタ回路を必要とする
ことがなく、コスト及び実装面積の縮小ができる。
ヤート
路のない過電流制限回路
ONする際にノイズ等によりサージ電圧が発生し、誤動
作をしている過電流制限タイミングチヤート
ト
Claims (3)
- 【請求項1】 スイツチング素子に直列に過電流制限用
抵抗を接続し、前記スイツチング素子に流れる電流を、
抵抗に発生する電圧で検出し、スイツチング素子に一定
の電流以上流れないように動作させる過電流制限回路に
おいて、前記電圧検出時に、前記抵抗にノイズ等により
サージ電圧が発生する期間をマスクするマスク回路が設
けられたことを特徴とする過電流制限回路。 - 【請求項2】 請求項1記載のスイツチング素子は、パ
ワーMOS型電界効果形トランジスタであることを特徴
とする過電流制限回路。 - 【請求項3】 請求項1記載のスイツチング素子は、パ
ワーMOS型電界効果形トランジスタに流れる電流の1
/nの電流が検出可能な端子を有するセンス端子付電界
効果形トランジスタであることを特徴とする過電流制限
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4045360A JP2815751B2 (ja) | 1992-03-03 | 1992-03-03 | 過電流制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4045360A JP2815751B2 (ja) | 1992-03-03 | 1992-03-03 | 過電流制限回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06113526A true JPH06113526A (ja) | 1994-04-22 |
JP2815751B2 JP2815751B2 (ja) | 1998-10-27 |
Family
ID=12717118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4045360A Expired - Fee Related JP2815751B2 (ja) | 1992-03-03 | 1992-03-03 | 過電流制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2815751B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004312924A (ja) * | 2003-04-09 | 2004-11-04 | Mitsubishi Electric Corp | 半導体デバイスの駆動回路 |
JP2008072848A (ja) * | 2006-09-14 | 2008-03-27 | Mitsubishi Electric Corp | 半導体装置 |
KR101021993B1 (ko) * | 2004-08-05 | 2011-03-16 | 페어차일드코리아반도체 주식회사 | 스위칭 모드 파워 서플라이와 그 스위칭 제어 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6086083U (ja) * | 1983-11-18 | 1985-06-13 | 三洋電機株式会社 | モ−タの速度検出装置 |
-
1992
- 1992-03-03 JP JP4045360A patent/JP2815751B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6086083U (ja) * | 1983-11-18 | 1985-06-13 | 三洋電機株式会社 | モ−タの速度検出装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004312924A (ja) * | 2003-04-09 | 2004-11-04 | Mitsubishi Electric Corp | 半導体デバイスの駆動回路 |
KR101021993B1 (ko) * | 2004-08-05 | 2011-03-16 | 페어차일드코리아반도체 주식회사 | 스위칭 모드 파워 서플라이와 그 스위칭 제어 장치 |
JP2008072848A (ja) * | 2006-09-14 | 2008-03-27 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2815751B2 (ja) | 1998-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5815030A (en) | Circuit for filtering a signal and integrated circuit comprising such a circuit | |
JPH06113526A (ja) | 過電流制限回路 | |
EP0540661B1 (en) | Miniaturized switching power supply having unidirectional spike filter | |
JPS62188420A (ja) | 交流無接点スイツチ | |
US6653887B2 (en) | Self-locking circuit arrangement | |
JP2970054B2 (ja) | Dc−dcコンバータ | |
KR900008958Y1 (ko) | 마이콤 오동작 방지회로 | |
JPH1127845A (ja) | 過電流防止回路 | |
JP3134913B2 (ja) | スイッチングデバイス | |
KR860002606Y1 (ko) | 마이크로 컴퓨터의 리세트 회로 | |
JPS62293409A (ja) | 安定化電源回路 | |
JPH05146049A (ja) | 負荷状態検出回路 | |
JPH087831Y2 (ja) | 過電流防止回路 | |
SU1748225A2 (ru) | Импульсный усилитель мощности | |
KR100593761B1 (ko) | 에스엠피에스의 시스템 보호 회로 | |
KR900005018Y1 (ko) | 과전류 과전압 보호회로 | |
JPH02201618A (ja) | システムリセット回路 | |
KR920003541Y1 (ko) | 엘리베이터 리셋 회로 | |
JP2003134809A (ja) | スイッチング電源回路 | |
KR0170715B1 (ko) | 정전압 회로 | |
KR900008957Y1 (ko) | 마이콤의 오동작 방지회로 | |
KR920006211Y1 (ko) | 전자조리기의 인버어터용 파우어 트랜지스터 보호회로 | |
KR900002020Y1 (ko) | 전자볼륨직접회로의 오동작 방지회로 | |
JPH03150920A (ja) | オン‐オフ比調節のための回路装置 | |
JP3178088B2 (ja) | パワーmosトランジスタの過熱保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |