JP3178088B2 - パワーｍｏｓトランジスタの過熱保護装置 - Google Patents
パワーｍｏｓトランジスタの過熱保護装置Info
- Publication number
- JP3178088B2 JP3178088B2 JP16311892A JP16311892A JP3178088B2 JP 3178088 B2 JP3178088 B2 JP 3178088B2 JP 16311892 A JP16311892 A JP 16311892A JP 16311892 A JP16311892 A JP 16311892A JP 3178088 B2 JP3178088 B2 JP 3178088B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- power mos
- circuit
- transistor
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明はパワーＭＯＳトランジ
スタの過熱保護装置に係り、詳しくは、パワーＭＯＳト
ランジスタの温度が上限温度を上回ると、強制的にパワ
ーＭＯＳトランジスタをオフさせる過熱保護装置に関す
るものである。
スタの過熱保護装置に係り、詳しくは、パワーＭＯＳト
ランジスタの温度が上限温度を上回ると、強制的にパワ
ーＭＯＳトランジスタをオフさせる過熱保護装置に関す
るものである。
【０００２】
【従来の技術】従来、インテリジェントパワーＭＯＳト
ランジスタＩＣが知られており、同ＩＣは１チップ内に
パワーＭＯＳトランジスタに加えて同トランジスタの過
熱保護回路が形成されているものである。この過熱保護
回路は、トランジスタ・オン時に負荷でのショートが起
こるとトランジスタの接合温度が上昇し、その温度が所
定値を越えるとトランジスタを強制的にオフし、その
後、トランジスタ温度が復帰温度以下になるとトランジ
スタをオン状態に復帰するものである。
ランジスタＩＣが知られており、同ＩＣは１チップ内に
パワーＭＯＳトランジスタに加えて同トランジスタの過
熱保護回路が形成されているものである。この過熱保護
回路は、トランジスタ・オン時に負荷でのショートが起
こるとトランジスタの接合温度が上昇し、その温度が所
定値を越えるとトランジスタを強制的にオフし、その
後、トランジスタ温度が復帰温度以下になるとトランジ
スタをオン状態に復帰するものである。
【０００３】
【発明が解決しようとする課題】ところが、負荷のショ
ートが継続すると自己発熱によるトランジスタ自体の劣
化を招いたりトランジスタの周囲温度の上昇により周囲
素子に悪影響を及ぼしてしまう。
ートが継続すると自己発熱によるトランジスタ自体の劣
化を招いたりトランジスタの周囲温度の上昇により周囲
素子に悪影響を及ぼしてしまう。
【０００４】そこで、この発明の目的は、より確実にパ
ワーＭＯＳトランジスタの過熱から素子を保護すること
ができるパワーＭＯＳトランジスタの過熱保護装置を提
供することにある。
ワーＭＯＳトランジスタの過熱から素子を保護すること
ができるパワーＭＯＳトランジスタの過熱保護装置を提
供することにある。
【０００５】
【課題を解決するための手段】この発明は、負荷と直列
に接続されるパワーＭＯＳトランジスタとともに同一チ
ップ内に設けられるものであって、前記パワーＭＯＳト
ランジスタがオン時において、前記パワーＭＯＳトラン
ジスタの温度が上限温度を上回ると、強制的に前記パワ
ーＭＯＳトランジスタをオフさせるとともに、パワーＭ
ＯＳトランジスタの温度が復帰温度を下回ると前記パワ
ーＭＯＳトランジスタをオン状態に復帰させる第１の制
御回路と、所定時間内において前記第１の制御回路によ
るパワーＭＯＳトランジスタの強制オフ動作の回数を計
数して、オフ動作回数が所定値になると、その後にパワ
ーＭＯＳトランジスタを強制的にオフ状態にする第２の
制御回路とを備えたパワーＭＯＳトランジスタの過熱保
護装置をその要旨とする。
に接続されるパワーＭＯＳトランジスタとともに同一チ
ップ内に設けられるものであって、前記パワーＭＯＳト
ランジスタがオン時において、前記パワーＭＯＳトラン
ジスタの温度が上限温度を上回ると、強制的に前記パワ
ーＭＯＳトランジスタをオフさせるとともに、パワーＭ
ＯＳトランジスタの温度が復帰温度を下回ると前記パワ
ーＭＯＳトランジスタをオン状態に復帰させる第１の制
御回路と、所定時間内において前記第１の制御回路によ
るパワーＭＯＳトランジスタの強制オフ動作の回数を計
数して、オフ動作回数が所定値になると、その後にパワ
ーＭＯＳトランジスタを強制的にオフ状態にする第２の
制御回路とを備えたパワーＭＯＳトランジスタの過熱保
護装置をその要旨とする。
【０００６】又、第２の制御回路には、パワーＭＯＳト
ランジスタのオンからオフへの指令により強制オフ状態
を解除するようにしてもよい。
ランジスタのオンからオフへの指令により強制オフ状態
を解除するようにしてもよい。
【０００７】
【作用】第１の制御回路は、パワーＭＯＳトランジスタ
がオン時において、パワーＭＯＳトランジスタの温度が
上限温度を上回ると、強制的にパワーＭＯＳトランジス
タをオフさせるとともに、パワーＭＯＳトランジスタの
温度が復帰温度を下回るとパワーＭＯＳトランジスタを
オン状態に復帰させる。第２の制御回路は、所定時間内
において第１の制御回路によるパワーＭＯＳトランジス
タの強制オフ動作の回数を計数して、オフ動作回数が所
定値になると、その後にパワーＭＯＳトランジスタを強
制的にオフ状態にする。
がオン時において、パワーＭＯＳトランジスタの温度が
上限温度を上回ると、強制的にパワーＭＯＳトランジス
タをオフさせるとともに、パワーＭＯＳトランジスタの
温度が復帰温度を下回るとパワーＭＯＳトランジスタを
オン状態に復帰させる。第２の制御回路は、所定時間内
において第１の制御回路によるパワーＭＯＳトランジス
タの強制オフ動作の回数を計数して、オフ動作回数が所
定値になると、その後にパワーＭＯＳトランジスタを強
制的にオフ状態にする。
【０００８】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図２にはエンジン制御用電子制御ユ
ニット（エンジン制御用ＥＣＵ）１を示す。
に従って説明する。図２にはエンジン制御用電子制御ユ
ニット（エンジン制御用ＥＣＵ）１を示す。
【０００９】エンジン制御用ＥＣＵ１は、制御用ＣＰＵ
２と多数のインテリジェントパワーＭＯＳトランジスタ
ＩＣ３とからなる。制御用ＣＰＵ２は、図示しないセン
サによりエンジン運転状態（エンジン回転数等）を検知
するとともに、そのエンジン運転状態に応じたエンジン
制御要因の制御量（燃料噴射量等）を演算する。
２と多数のインテリジェントパワーＭＯＳトランジスタ
ＩＣ３とからなる。制御用ＣＰＵ２は、図示しないセン
サによりエンジン運転状態（エンジン回転数等）を検知
するとともに、そのエンジン運転状態に応じたエンジン
制御要因の制御量（燃料噴射量等）を演算する。
【００１０】制御用ＣＰＵ２には各インテリジェントパ
ワーＭＯＳトランジスタＩＣ３が接続され、制御用ＣＰ
Ｕ２から各インテリジェントパワーＭＯＳトランジスタ
ＩＣ３にオン・オフ制御信号が出力される。インテリジ
ェントパワーＭＯＳトランジスタＩＣ３の詳細を図１に
示す。
ワーＭＯＳトランジスタＩＣ３が接続され、制御用ＣＰ
Ｕ２から各インテリジェントパワーＭＯＳトランジスタ
ＩＣ３にオン・オフ制御信号が出力される。インテリジ
ェントパワーＭＯＳトランジスタＩＣ３の詳細を図１に
示す。
【００１１】図１において、１チップ内にパワーＭＯＳ
トランジスタ４に加えて同トランジスタの過熱保護装置
が形成されている。パワーＭＯＳトランジスタ４のドレ
イン端子にはインジェクタやＥＧＲ用電磁弁やランプ等
の負荷８を介して電源が接続され、パワーＭＯＳトラン
ジスタ４のソース端子はアースされている。又、過熱保
護装置は、過熱検出回路５と、カウント回路６と、理論
回路（アンドゲート）７とからなっている。この過熱検
出回路５はパワーＭＯＳトランジスタ４の接合温度Ｔj
を検出する。そして、図３に示すように、トランジスタ
接合温度Ｔj が上限温度Ｔjhi を上回るとＬレベルの信
号を出力するとともに、トランジスタ接合温度Ｔj が復
帰温度Ｔjlowを下回るとＨレベルの信号を出力する。
トランジスタ４に加えて同トランジスタの過熱保護装置
が形成されている。パワーＭＯＳトランジスタ４のドレ
イン端子にはインジェクタやＥＧＲ用電磁弁やランプ等
の負荷８を介して電源が接続され、パワーＭＯＳトラン
ジスタ４のソース端子はアースされている。又、過熱保
護装置は、過熱検出回路５と、カウント回路６と、理論
回路（アンドゲート）７とからなっている。この過熱検
出回路５はパワーＭＯＳトランジスタ４の接合温度Ｔj
を検出する。そして、図３に示すように、トランジスタ
接合温度Ｔj が上限温度Ｔjhi を上回るとＬレベルの信
号を出力するとともに、トランジスタ接合温度Ｔj が復
帰温度Ｔjlowを下回るとＨレベルの信号を出力する。
【００１２】カウント回路６は過熱検出回路５からの信
号を入力してトランジスタ接合温度Ｔj が上限温度Ｔjh
i を上回りＬレベルの信号となるたびにカウント値Ｎを
「１」インクリメントする。理論回路（アンドゲート）
７には制御用ＣＰＵ２からの信号とカウント回路６から
の信号と過熱検出回路５からの信号が入力され、これら
の信号が全てＨレベルとなるとＨレベル信号（オン信
号）を出力する。さらに、理論回路（アンドゲート）７
の出力端子にはパワーＭＯＳトランジスタ４のゲート端
子が接続されている。
号を入力してトランジスタ接合温度Ｔj が上限温度Ｔjh
i を上回りＬレベルの信号となるたびにカウント値Ｎを
「１」インクリメントする。理論回路（アンドゲート）
７には制御用ＣＰＵ２からの信号とカウント回路６から
の信号と過熱検出回路５からの信号が入力され、これら
の信号が全てＨレベルとなるとＨレベル信号（オン信
号）を出力する。さらに、理論回路（アンドゲート）７
の出力端子にはパワーＭＯＳトランジスタ４のゲート端
子が接続されている。
【００１３】又、カウント回路６にはカウント値Ｎのリ
セット端子が設けられ、このリセット端子には制御用Ｃ
ＰＵ２からの信号が入力される。このように構成したパ
ワーＭＯＳトランジスタの過熱保護装置の作用を、図３
のタイミングチャートを用いて説明する。以下の説明に
おいて、負荷としてはインジェクタ（燃料噴射弁）を用
いた場合を示し、インジェクタには最低オン時間が決め
られており、その最低オン時間以上のオン指令（開弁指
令）が制御用ＣＰＵ２から出力される。
セット端子が設けられ、このリセット端子には制御用Ｃ
ＰＵ２からの信号が入力される。このように構成したパ
ワーＭＯＳトランジスタの過熱保護装置の作用を、図３
のタイミングチャートを用いて説明する。以下の説明に
おいて、負荷としてはインジェクタ（燃料噴射弁）を用
いた場合を示し、インジェクタには最低オン時間が決め
られており、その最低オン時間以上のオン指令（開弁指
令）が制御用ＣＰＵ２から出力される。
【００１４】インテリジェントパワーＭＯＳトランジス
タＩＣ３は制御用ＣＰＵ２からのオン・オフ信号（Ｈ，
Ｌレベル信号）によりパワーＭＯＳトランジスタ４をオ
ン・オフして負荷（インジェクタ）８を通電・非通電状
態にする。つまり、インテリジェントパワーＭＯＳトラ
ンジスタＩＣ３において、理論回路（アンドゲート）７
はカウント回路６からのＨレベル信号と過熱検出回路５
からのＨレベル信号とを入力しており、制御用ＣＰＵ２
からのＨ又はＬレベル信号によりパワーＭＯＳトランジ
スタ４がオン・オフする。このような負荷（インジェク
タ）８の通電により所定量の燃料噴射が行われる。
タＩＣ３は制御用ＣＰＵ２からのオン・オフ信号（Ｈ，
Ｌレベル信号）によりパワーＭＯＳトランジスタ４をオ
ン・オフして負荷（インジェクタ）８を通電・非通電状
態にする。つまり、インテリジェントパワーＭＯＳトラ
ンジスタＩＣ３において、理論回路（アンドゲート）７
はカウント回路６からのＨレベル信号と過熱検出回路５
からのＨレベル信号とを入力しており、制御用ＣＰＵ２
からのＨ又はＬレベル信号によりパワーＭＯＳトランジ
スタ４がオン・オフする。このような負荷（インジェク
タ）８の通電により所定量の燃料噴射が行われる。
【００１５】この際、何らかの異常により、負荷（イン
ジェクタ）８の両端が短絡した場合（図１で破線で示
す）について以下説明する。図３において、ｔ1 のタイ
ミングにおいて負荷８の両端が短絡し、その後制御用Ｃ
ＰＵ２からインテリジェントパワーＭＯＳトランジスタ
ＩＣ３にオン信号（Ｈレベル信号）が入力されると（図
３でのｔ2 のタイミング）、パワーＭＯＳトランジスタ
４がオンし、同トランジスタ４に過電流が流れる。その
ため、トランジスタ接合温度Ｔj が上昇し、上限温度Ｔ
jhi に達する（図３でのｔ3 のタイミング）。すると、
過熱検出回路５の出力がＬレベルとなりパワーＭＯＳト
ランジスタ４がオフする。この時、過熱検出回路５の出
力波形の立ち下がりエッジによりカウント回路６はカウ
ント値Ｎを「０」から「１」にカウントアップ動作す
る。
ジェクタ）８の両端が短絡した場合（図１で破線で示
す）について以下説明する。図３において、ｔ1 のタイ
ミングにおいて負荷８の両端が短絡し、その後制御用Ｃ
ＰＵ２からインテリジェントパワーＭＯＳトランジスタ
ＩＣ３にオン信号（Ｈレベル信号）が入力されると（図
３でのｔ2 のタイミング）、パワーＭＯＳトランジスタ
４がオンし、同トランジスタ４に過電流が流れる。その
ため、トランジスタ接合温度Ｔj が上昇し、上限温度Ｔ
jhi に達する（図３でのｔ3 のタイミング）。すると、
過熱検出回路５の出力がＬレベルとなりパワーＭＯＳト
ランジスタ４がオフする。この時、過熱検出回路５の出
力波形の立ち下がりエッジによりカウント回路６はカウ
ント値Ｎを「０」から「１」にカウントアップ動作す
る。
【００１６】その後、パワーＭＯＳトランジスタ４のト
ランジスタ接合温度Ｔj が復帰温度Ｔjlowまで低下する
と（図３でのｔ4 のタイミング）、過熱検出回路５の出
力が再度Ｈレベルとなる。その結果、パワーＭＯＳトラ
ンジスタ４がオン状態に復帰する。
ランジスタ接合温度Ｔj が復帰温度Ｔjlowまで低下する
と（図３でのｔ4 のタイミング）、過熱検出回路５の出
力が再度Ｈレベルとなる。その結果、パワーＭＯＳトラ
ンジスタ４がオン状態に復帰する。
【００１７】このような動作を繰り返すことにより、カ
ウント回路６のカウント値Ｎが「１」づつカウントアッ
プしていく。又、カウント回路６には負荷（インジェク
タ）８の最低オン時間Ｔが記憶されており、カウント回
路６は制御用ＣＰＵ２からのオン信号（Ｈレベル信号）
の入力により（図３でのｔ2 のタイミング）その出力を
Ｈレベルにすると同時に計時動作を開始する。そして、
カウント回路６は最低オン時間Ｔの間に、カウント値Ｎ
が所定値Ｎ0 になると（図３でのｔ5 のタイミング）、
出力をＬレベルとし、その状態を保持する。その結果、
パワーＭＯＳトランジスタ４が常時オフとなる。
ウント回路６のカウント値Ｎが「１」づつカウントアッ
プしていく。又、カウント回路６には負荷（インジェク
タ）８の最低オン時間Ｔが記憶されており、カウント回
路６は制御用ＣＰＵ２からのオン信号（Ｈレベル信号）
の入力により（図３でのｔ2 のタイミング）その出力を
Ｈレベルにすると同時に計時動作を開始する。そして、
カウント回路６は最低オン時間Ｔの間に、カウント値Ｎ
が所定値Ｎ0 になると（図３でのｔ5 のタイミング）、
出力をＬレベルとし、その状態を保持する。その結果、
パワーＭＯＳトランジスタ４が常時オフとなる。
【００１８】次に、インテリジェントパワーＭＯＳトラ
ンジスタＩＣ３の入力信号がＨレベルからＬレベル（オ
ン→オフ）になると（図３でのｔ6 のタイミング）、こ
の立ち下がりエッジによりカウント回路６のカウント値
Ｎがクリア（＝０）される。
ンジスタＩＣ３の入力信号がＨレベルからＬレベル（オ
ン→オフ）になると（図３でのｔ6 のタイミング）、こ
の立ち下がりエッジによりカウント回路６のカウント値
Ｎがクリア（＝０）される。
【００１９】再度、インテリジェントパワーＭＯＳトラ
ンジスタＩＣ３の入力信号がＬレベルからＨレベル（オ
フ→オン）になると（図３でのｔ7 のタイミング）、同
様に過熱検出回路５のカウント値Ｎが所定値Ｎ0 になる
までパワーＭＯＳトランジスタ４がオン・オフ動作し、
所定回数以降はカウント回路６の出力が常時Ｌレベルと
なる（図３でのｔ8 のタイミング）。よって、パワーＭ
ＯＳトランジスタ４も常時オフとなり入力信号がＨレベ
ル（オン）かつ負荷８の両端が短絡している限りこの状
態を保持する。
ンジスタＩＣ３の入力信号がＬレベルからＨレベル（オ
フ→オン）になると（図３でのｔ7 のタイミング）、同
様に過熱検出回路５のカウント値Ｎが所定値Ｎ0 になる
までパワーＭＯＳトランジスタ４がオン・オフ動作し、
所定回数以降はカウント回路６の出力が常時Ｌレベルと
なる（図３でのｔ8 のタイミング）。よって、パワーＭ
ＯＳトランジスタ４も常時オフとなり入力信号がＨレベ
ル（オン）かつ負荷８の両端が短絡している限りこの状
態を保持する。
【００２０】そして、図３のｔ9 のタイミングにて負荷
８の両端短絡が解除されると、インテリジェントパワー
ＭＯＳトランジスタＩＣ３の入力信号のＨ，Ｌレベル
（オン・オフ）に同期してパワーＭＯＳトランジスタ４
がオン・オフする。
８の両端短絡が解除されると、インテリジェントパワー
ＭＯＳトランジスタＩＣ３の入力信号のＨ，Ｌレベル
（オン・オフ）に同期してパワーＭＯＳトランジスタ４
がオン・オフする。
【００２１】このように本実施例では 過熱検出回路５
及び理論回路７（第１の制御回路）は、パワーＭＯＳト
ランジスタ４がオン時においてパワーＭＯＳトランジス
タ４の接合温度Ｔj が上限温度Ｔjhi を上回ると、強制
的にパワーＭＯＳトランジスタ４をオフさせるととも
に、パワーＭＯＳトランジスタ４の接合温度Ｔj が復帰
温度Ｔjlowを下回るとパワーＭＯＳトランジスタ４をオ
ン状態に復帰させる。又、カウント回路６及び理論回路
７（第２の制御回路）は、インジェクタの最低オン時間
Ｔ内においてパワーＭＯＳトランジスタ４の強制オフ動
作の回数Ｎを計数して、オフ動作回数が所定値Ｎ0 にな
ると、その後にパワーＭＯＳトランジスタ４を強制的に
オフ状態にする。よって、負荷８のショートが継続して
も自己発熱によるトランジスタ自体の劣化を招いたりト
ランジスタの周囲温度の上昇により周囲素子に悪影響を
及ぼしてしまうことが未然に防止でき、より確実にパワ
ーＭＯＳトランジスタ４の過熱から素子を保護すること
ができることとなる。
及び理論回路７（第１の制御回路）は、パワーＭＯＳト
ランジスタ４がオン時においてパワーＭＯＳトランジス
タ４の接合温度Ｔj が上限温度Ｔjhi を上回ると、強制
的にパワーＭＯＳトランジスタ４をオフさせるととも
に、パワーＭＯＳトランジスタ４の接合温度Ｔj が復帰
温度Ｔjlowを下回るとパワーＭＯＳトランジスタ４をオ
ン状態に復帰させる。又、カウント回路６及び理論回路
７（第２の制御回路）は、インジェクタの最低オン時間
Ｔ内においてパワーＭＯＳトランジスタ４の強制オフ動
作の回数Ｎを計数して、オフ動作回数が所定値Ｎ0 にな
ると、その後にパワーＭＯＳトランジスタ４を強制的に
オフ状態にする。よって、負荷８のショートが継続して
も自己発熱によるトランジスタ自体の劣化を招いたりト
ランジスタの周囲温度の上昇により周囲素子に悪影響を
及ぼしてしまうことが未然に防止でき、より確実にパワ
ーＭＯＳトランジスタ４の過熱から素子を保護すること
ができることとなる。
【００２２】尚、以上述べた機能は制御用ＣＰＵ２側で
出力異常をモニタし、ＣＰＵ２側で出力異常時の処理を
すれば不要の機能であるが、ＣＰＵ２側のプログラムワ
ード数が不足している場合やＣＰＵ２側の入出力ポート
が不足している場合、有効である。
出力異常をモニタし、ＣＰＵ２側で出力異常時の処理を
すれば不要の機能であるが、ＣＰＵ２側のプログラムワ
ード数が不足している場合やＣＰＵ２側の入出力ポート
が不足している場合、有効である。
【００２３】尚、この発明は上記実施例に限定されるも
のではなく、例えば、前記実施例ではインジェクタの最
低オン時間Ｔの間にパワーＭＯＳトランジスタ４の強制
オフ動作の回数Ｎを計数したが、設定時間Ｔの設定方法
として次のようにしてもよい。つまり、所定の過熱検出
回数Ｎ0 と設定時間Ｔの関係は、パワーＭＯＳトランジ
スタ４の周囲温度Ｔａを使用温度の下限に設定し、イン
テリジェントパワーＭＯＳトランジスタＩＣ３の出力端
子を電源と短絡させると、過熱検出回路５の出力がほぼ
一定の周波数ｆ0 で発振する（Ｈ，Ｌレベルを繰り返
す）。そして、この周波数ｆ0 が安定化するカウント数
に余裕回数を加算した値を過熱検出回数Ｎ0 とし、この
時の周波数ｆ0 より、 Ｎ0 ・（１／ｆ0 ）＜Ｔ となるように設定時間Ｔを設定すればよい。
のではなく、例えば、前記実施例ではインジェクタの最
低オン時間Ｔの間にパワーＭＯＳトランジスタ４の強制
オフ動作の回数Ｎを計数したが、設定時間Ｔの設定方法
として次のようにしてもよい。つまり、所定の過熱検出
回数Ｎ0 と設定時間Ｔの関係は、パワーＭＯＳトランジ
スタ４の周囲温度Ｔａを使用温度の下限に設定し、イン
テリジェントパワーＭＯＳトランジスタＩＣ３の出力端
子を電源と短絡させると、過熱検出回路５の出力がほぼ
一定の周波数ｆ0 で発振する（Ｈ，Ｌレベルを繰り返
す）。そして、この周波数ｆ0 が安定化するカウント数
に余裕回数を加算した値を過熱検出回数Ｎ0 とし、この
時の周波数ｆ0 より、 Ｎ0 ・（１／ｆ0 ）＜Ｔ となるように設定時間Ｔを設定すればよい。
【００２４】さらに、このようにして設定時間Ｔを決定
した場合には、図４に示すように、過熱検出回路５の出
力信号をタイマカウンタ回路９に取り込んで、過熱検出
回路５の出力信号がＨレベルからＬレベルになった際の
立ち下がりエッジをトリガーとして、タイマカウンタ回
路９が計時動作を開始してこれにより設定時間Ｔを測る
ようにすればよい。
した場合には、図４に示すように、過熱検出回路５の出
力信号をタイマカウンタ回路９に取り込んで、過熱検出
回路５の出力信号がＨレベルからＬレベルになった際の
立ち下がりエッジをトリガーとして、タイマカウンタ回
路９が計時動作を開始してこれにより設定時間Ｔを測る
ようにすればよい。
【００２５】
【発明の効果】以上詳述したようにこの発明によれば、
より確実にパワーＭＯＳトランジスタの過熱から素子を
保護することができる優れた効果を発揮する。
より確実にパワーＭＯＳトランジスタの過熱から素子を
保護することができる優れた効果を発揮する。
【図１】実施例のパワーＭＯＳトランジスタの過熱保護
装置を示す図である。
装置を示す図である。
【図２】エンジン制御用電子制御ユニットを示す図であ
る。
る。
【図３】タイミングチャートを示す図である。
【図４】別例のパワーＭＯＳトランジスタの過熱保護装
置を示す図である。
置を示す図である。
４ パワーＭＯＳトランジスタ ５ 第１の制御回路を構成する過熱検出回路 ６ 第２の制御回路を構成するカウント回路 ７ 第１及び第２の制御回路を構成する理論回路 ８ 負荷
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 27/04 H03F 1/52
Claims (2)
- 【請求項１】 負荷と直列に接続されるパワーＭＯＳト
ランジスタとともに同一チップ内に設けられるものであ
って、 前記パワーＭＯＳトランジスタがオン時において、前記
パワーＭＯＳトランジスタの温度が上限温度を上回る
と、強制的に前記パワーＭＯＳトランジスタをオフさせ
るとともに、パワーＭＯＳトランジスタの温度が復帰温
度を下回ると前記パワーＭＯＳトランジスタをオン状態
に復帰させる第１の制御回路と、 所定時間内において前記第１の制御回路によるパワーＭ
ＯＳトランジスタの強制オフ動作の回数を計数して、オ
フ動作回数が所定値になると、その後にパワーＭＯＳト
ランジスタを強制的にオフ状態にする第２の制御回路と
を備えたことを特徴とするパワーＭＯＳトランジスタの
過熱保護装置。 - 【請求項２】 第２の制御回路は、パワーＭＯＳトラン
ジスタのオンからオフへの指令により強制オフ状態を解
除するものである請求項１に記載のパワーＭＯＳトラン
ジスタの過熱保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16311892A JP3178088B2 (ja) | 1992-06-22 | 1992-06-22 | パワーｍｏｓトランジスタの過熱保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16311892A JP3178088B2 (ja) | 1992-06-22 | 1992-06-22 | パワーｍｏｓトランジスタの過熱保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065848A JPH065848A (ja) | 1994-01-14 |
| JP3178088B2 true JP3178088B2 (ja) | 2001-06-18 |
Family
ID=15767520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16311892A Expired - Lifetime JP3178088B2 (ja) | 1992-06-22 | 1992-06-22 | パワーｍｏｓトランジスタの過熱保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178088B2 (ja) |
-
1992
- 1992-06-22 JP JP16311892A patent/JP3178088B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065848A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243233A (en) | Power on reset circuit having operational voltage trip point | |
| US7245468B2 (en) | Electro-static discharge (ESD) power clamp with power up detection | |
| EP1134408A3 (en) | Ignition device for an internal combustion engine | |
| US6137668A (en) | Power switch with overload protection | |
| US5539337A (en) | Clock noise filter for integrated circuits | |
| EP0675599A2 (en) | Semiconductor integrated circuit | |
| JP3581610B2 (ja) | ラッチ回路 | |
| EP0561386A1 (en) | Semiconductor device | |
| US5467053A (en) | Circuit for filtering a signal and integrated circuit comprising such a circuit | |
| US5418486A (en) | Universal digital filter for noisy lines | |
| US5587866A (en) | Power-on reset circuit | |
| US5140177A (en) | Complementary circuit device returnable to normal operation from latch-up phenomenon | |
| JP3178088B2 (ja) | パワーｍｏｓトランジスタの過熱保護装置 | |
| JPS62214714A (ja) | ノイズ対策回路を備えたｌｓｉ装置 | |
| JP2004260648A (ja) | パワーオンリセット回路 | |
| US5107523A (en) | Processor clock governor | |
| JP3320257B2 (ja) | 内燃機関用点火装置 | |
| US5561389A (en) | Clock conditioning circuit for microprocessor applications | |
| US6542010B2 (en) | Detector circuit for detecting voltage spikes | |
| US5175751A (en) | Processor static mode disable circuit | |
| JP2703890B2 (ja) | 半導体集積回路 | |
| JP2923985B2 (ja) | Ｅｅｐｒｏｍ装置 | |
| US5414307A (en) | Power reset circuit | |
| JPH08223017A (ja) | パワーオン・パワーオフリセット装置 | |
| US5235215A (en) | Memory device for use in power control circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |