CN211320924U - 硬件快速过压抑制电路 - Google Patents
硬件快速过压抑制电路 Download PDFInfo
- Publication number
- CN211320924U CN211320924U CN202020275277.6U CN202020275277U CN211320924U CN 211320924 U CN211320924 U CN 211320924U CN 202020275277 U CN202020275277 U CN 202020275277U CN 211320924 U CN211320924 U CN 211320924U
- Authority
- CN
- China
- Prior art keywords
- voltage
- direct current
- hardware
- switching device
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
Abstract
本实用新型涉及一种硬件快速过压抑制电路,设置于电源直流母线端,与支撑电容并联;该硬件快速过压抑制电路设置有两对外连接点HV+和HV‑,分别连接至直流母线的正端和负端;其包括控制器、MOS或IGBT开关器件、放电电阻,MOS或IGBT开关器件与放电电阻串联跨接至直流母线的正负端;控制器集成有硬件电压比较电路,控制器输入端连接直流母线的正负端,控制器输出端连接MOS或IGBT开关器件基极。本实用新型通过设置控制器、开关器件、放电电阻,能够通过控制器控制开关器件和放电电阻将电压尖峰能量彻底吸收,解决输入电压尖峰对直流支撑电容母线电压产生的高电压影响,保护后级电力电子开关器件,提高了电源的直流电压抗冲击性能。
Description
技术领域
本实用新型属于过压抑制电路技术领域,尤其涉及一种硬件快速过压抑制电路。
背景技术
电源产品的直流母线输入电压一般经过电源输入电路处理后,通过直流支撑电容滤波形成稳定的直流电压,电源控制器通过控制IGBT、MOSFET等电力电子开关器件实现直流电压到交流电压的变换,通过后级变压器、电感等电力电子感性器件,控制输出电压大小,如图1所示。当电源输入电压出现电压尖峰波动,直流支撑电容将产生较大的电压尖峰,电压尖峰超过电力电子开关器件的耐受电压时,造成IGBT、MOSFET等开关器件的过压击穿损坏。目前主要通过在电源直流母线输入电路输出端与电力电子开关器件输入端之间并联多个支撑电容,以增大支撑电容容值,如图2所示。但该增大支撑电容容值方式对电压尖峰能量吸收有限,无法从根本上抑制电压尖峰对直流电压的影响,且造成器件成本增加。
因此,有必要提供一种过压抑制电路,使电源产品在输入电压尖峰时,能够快速检测过压现象,抑制输入电压尖峰在支撑电容上产生的直流高电压,保护电力电子开关器件。
实用新型内容
本实用新型针对现有电源存在输入电压尖峰的问题,提供了一种硬件快速过压抑制电路,该过压抑制电路能够快速检测过压现象,抑制输入电压尖峰在支撑电容上产生的直流高电压。
为了实现上述目的,本实用新型提供了一种硬件快速过压抑制电路,硬件快速过压抑制电路设置于电源直流母线端,与支撑电容并联;所述硬件快速过压抑制电路设置有两对外连接点HV+和HV-,分别连接至直流母线的正端和负端;
所述硬件快速过压抑制电路包括控制器、MOS或IGBT开关器件、放电电阻,MOS或IGBT开关器件与放电电阻串联跨接至直流母线的正负端;所述控制器集成有硬件电压比较电路,所述控制器输入端连接直流母线的正负端,控制器输出端连接MOS或IGBT开关器件基极。
优选的,所述控制器还集成有分压与稳压芯片,所述分压与稳压芯片连接至直流母线正负端,用于对采集的直流母线电压进行降压,为控制器各芯片提供供电电压。
优选的,所述硬件电压比较电路采用非零电平比较器,所述非零电平比较器为同相比较器;所述同相比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端,直接采集HV+、HV-线路间的电压,反相输入端输入基准电压,输出端连接MOS或IGBT开关器件基极。
优选的,所述硬件电压比较电路采用迟滞比较器,所述迟滞比较器为同相迟滞比较器;所述同相迟滞比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端,直接采集HV+、HV-线路间的电压,反相输入端输入基准电压,输出端连接MOS或IGBT开关器件基极。
优选的,所述串联跨接至直流母线的正负端的放电电阻根据电路电压等级进行选择。
优选的,所述放电电阻选择高功率电阻。
优选的,所述MOS或IGBT开关器件配置有驱动电路,用来实现MOS或 IGBT开关器件的驱动控制。
与现有技术相比,本实用新型的优点和积极效果在于:
本实用新型提供了一种硬件快速过压抑制电路,过压抑制电路设置于电源直流母线端,与支撑电容并联。相比目前单纯增加支撑电容或采用单片机控制的方式,本实用新型提供的硬件快速过压抑制电路,通过设置控制器、开关器件、放电电阻,开关器件和放电电阻串联跨接至直流母线的正负端,控制器集成模拟比较器通过进行电压比较,驱动开关器件的状态,能够通过开关器件和放电电阻将电压尖峰能量彻底吸收,避免支撑电容电压升高导致的后级开关器件过压损坏,解决直流母线输入电压尖峰对直流支撑电容母线电压产生的高电压影响,保护后级电力电子开关器件,提高了电源的直流电压抗冲击性能,同时,相比增加电容的方案,本方法具有经济性上的优势。该硬件快速过压抑制电路产品最终以电路板形式呈现,占用空间小,且只有两个对外连接点HV+ 和HV-,对于目前的电源产品,便于集成安装和改造,具有高效的应用性。
附图说明
图1为现有技术的电源电路原理框图;
图2为现有技术中的通过增大支撑电容的过压抑制电路原理图;
图3为本实用新型的硬件快速过压抑制电路在电源电路中的应用;
图4为本实用新型的硬件快速过压抑制电路原理图;
图5为非零电平比较器采用同相比较器的电路原理图;
图6为迟滞比较器采用同相迟滞比较器的电路原理图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本实用新型部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
本实用新型的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形,意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外,术语“第一”、“第二”和“第三”等是用于区别不同对象,而非用于描述特定顺序。
本实用新型提供了一种硬件快速过压抑制电路,应用于现有电源电路中,以抑制直流母线输入电压尖峰在支撑电容上产生的直流高电压。参考图3、图4所示,该硬件快速过压抑制电路设置于电源直流母线端,与支撑电容并联;硬件快速过压抑制电路设置有两对外连接点HV+和HV-,分别连接至直流母线的正端和负端。
进一步参考图4所示,该硬件快速过压抑制电路包括控制器、MOS或IGBT 开关器件、放电电阻,MOS或IGBT开关器件与放电电阻串联跨接至直流母线的正负端。本实施例中控制器集成有硬件电压比较电路,输入端连接直流母线的正负端,直接采集HV+和HV-线路的电压,输出端连接MOS或IGBT开关器件基极,通过硬件电压比较电路比较HV电压与过压设定值,使HV电压超过过压设定值时输出驱动控制信号,控制开通开关器件,HV电压低于额定设定值时不输出驱动控制信号,关闭开关器件。
本实施例中硬件电压比较电路可以采用非零电平比较器,非零电平比较器可以为同相比较器。参考图5所示,若采用同相比较器,则比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端,直接采集HV+、 HV-线路间的电压,反相输入端输入基准电压,输出端连接MOS或IGBT开关器件基极。
同时,本实施例中的硬件电压比较电路也可采用迟滞比较器,迟滞比较器可以为同相迟滞比较器。参考图6所示,若采用同相迟滞比较器,则比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端,直接采集HV+、HV-线路间的电压,反相输入端输入基准电压,输出端连接MOS 或IGBT开关器件基极。
本实施例中串联跨接至直流母线的正负端的放电电阻根据电路电压等级进行选择,放电电阻选择高功率电阻。同时,MOS或IGBT开关器件配置有驱动电路,用来实现MOS或IGBT开关器件的驱动控制。
本实施例中开关器件具体采用MOSFET,相比单片机软件检测或IGBT, MOSFET具有更快的电压尖峰抑制响应速度,能够更快的吸收周期性的输入电压尖峰。MOSFET开关器件和放电电阻串联跨接至直流母线的正负端,能够将电压尖峰能量彻底吸收,避免支撑电容电压升高导致的后级开关器件过压损坏,解决输入电压尖峰对直流支撑电容母线电压产生的高电压影响,保护后级电力电子开关器件,提高了电源的直流电压抗冲击性能。
同时,进一步参考图4所示,本实施例中控制器还集成有分压与稳压芯片,分压与稳压芯片连接至直流母线正负端,直接采集HV+和HV-线路的电压后进行降压,为控制器各芯片提供供电电压。因控制器供电功率较小,本实施例使用的控制器内部芯片供电采用采集的直流母线HV电压通过分压与稳压芯片直接给控制器各个芯片供电,省去了电源模块,降低了成本。
相比目前的单纯增加支撑电容或采用单片机控制的方式,本实用新型提供的硬件快速过压抑制电路,通过设置控制器、开关器件、放电电阻,开关器件和放电电阻串联跨接至直流母线的正负端,控制器集成模拟比较器通过进行电压比较,驱动开关器件的状态,能够通过开关器件和放电电阻将电压尖峰能量彻底吸收,避免支撑电容电压升高导致的后级开关器件过压损坏,解决输入电压尖峰对直流支撑电容母线电压产生的高电压影响,保护后级电力电子开关器件,提高了电源的直流电压抗冲击性能,同时,相比增加电容的方法,本方法降低了设计成本,具有经济性上的优势。同时,该硬件快速过压抑制电路产品最终以电路板形式呈现,占用空间小,且只有两个对外连接点HV+和HV-,对于目前的电源产品,便于集成安装和改造,具有高效的应用性。
Claims (7)
1.一种硬件快速过压抑制电路,其特征在于,硬件快速过压抑制电路设置于电源直流母线端,与支撑电容并联;所述硬件快速过压抑制电路设置有两对外连接点HV+和HV-,分别连接至直流母线的正端和负端;
所述硬件快速过压抑制电路包括控制器、MOS或IGBT开关器件、放电电阻,MOS或IGBT开关器件与放电电阻串联跨接至直流母线的正负端;所述控制器集成有硬件电压比较电路,所述控制器输入端连接直流母线的正负端,控制器输出端连接MOS或IGBT开关器件基极。
2.根据权利要求1所述的硬件快速过压抑制电路,其特征在于,所述控制器还集成有分压与稳压芯片,所述分压与稳压芯片连接至直流母线正负端,用于对采集的直流母线电压进行降压,为控制器各芯片提供供电电压。
3.根据权利要求1或2所述的硬件快速过压抑制电路,其特征在于,所述硬件电压比较电路采用非零电平比较器,所述非零电平比较器为同相比较器;所述同相比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端,直接采集HV+、HV-线路间的电压,反相输入端输入基准电压,输出端连接MOS或IGBT开关器件基极。
4.根据权利要求1或2所述的硬件快速过压抑制电路,其特征在于,所述硬件电压比较电路采用迟滞比较器,所述迟滞比较器为同相迟滞比较器;所述同相迟滞比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端,直接采集HV+、HV-线路间的电压,反相输入端输入基准电压,输出端连接MOS或IGBT开关器件基极。
5.根据权利要求1所述的硬件快速过压抑制电路,其特征在于,所述串联跨接至直流母线的正负端的放电电阻根据电路电压等级进行选择。
6.根据权利要求5所述的硬件快速过压抑制电路,其特征在于,所述放电电阻选择高功率电阻。
7.根据权利要求1所述的硬件快速过压抑制电路,其特征在于,所述MOS或IGBT开关器件配置有驱动电路,用来实现MOS或IGBT开关器件的驱动控制。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020275277.6U CN211320924U (zh) | 2020-03-06 | 2020-03-06 | 硬件快速过压抑制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020275277.6U CN211320924U (zh) | 2020-03-06 | 2020-03-06 | 硬件快速过压抑制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211320924U true CN211320924U (zh) | 2020-08-21 |
Family
ID=72054013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020275277.6U Active CN211320924U (zh) | 2020-03-06 | 2020-03-06 | 硬件快速过压抑制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211320924U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113541118A (zh) * | 2021-08-17 | 2021-10-22 | 苏州伟创电气科技股份有限公司 | 一种母线过压保护电路 |
-
2020
- 2020-03-06 CN CN202020275277.6U patent/CN211320924U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113541118A (zh) * | 2021-08-17 | 2021-10-22 | 苏州伟创电气科技股份有限公司 | 一种母线过压保护电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8610483B2 (en) | Voltage-limiting circuit | |
JP2009506736A (ja) | 分散配置されたエネルギー蓄積器を有する電力変換回路 | |
US5729450A (en) | Power converter with ripple current and bulk filtering supplied by high-current, high-microfarad film capacitor arrangement | |
US8670253B2 (en) | Converter protecting components against overvoltages | |
US9431819B2 (en) | Methods and systems of impedance source semiconductor device protection | |
US11990830B2 (en) | Power conversion system and virtual DC voltage generator circuit | |
JP7244378B2 (ja) | 電力変換装置及びその制御方法 | |
CN211320924U (zh) | 硬件快速过压抑制电路 | |
CN110022055B (zh) | 运行控制方法、装置、电路、家电设备和计算机存储介质 | |
CN111527684B (zh) | 驱动电路内置型功率模块 | |
EP2490334A2 (en) | Semiconductor switch | |
CN110061613B (zh) | 具有并联连接的低功率晶体管的高功率转换器 | |
CN115800973A (zh) | 一种igbt的动态有源钳位电路 | |
CN110011529B (zh) | 运行控制方法、装置、电路、家电设备和计算机存储介质 | |
JP2004537942A (ja) | 自動電圧分配能を有する直列パワースイッチブリッジ | |
US5070426A (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
CN109889031B (zh) | 运行控制方法、装置、电路、家电设备和计算机存储介质 | |
CN210577769U (zh) | 信号控制电路及保护电路 | |
JP4487682B2 (ja) | コンデンサとその設置方法 | |
EP0314808B1 (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
JP2004088941A (ja) | 自己消弧型素子のスナバ回路 | |
CN218771297U (zh) | 一种防过冲保护电路和电气设备 | |
JP4118252B2 (ja) | 電力半導体スイッチング装置 | |
EP4333288A1 (en) | Solid-state motor starter | |
JP2002044934A (ja) | 半導体電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |