JP2004088941A - 自己消弧型素子のスナバ回路 - Google Patents
自己消弧型素子のスナバ回路 Download PDFInfo
- Publication number
- JP2004088941A JP2004088941A JP2002248330A JP2002248330A JP2004088941A JP 2004088941 A JP2004088941 A JP 2004088941A JP 2002248330 A JP2002248330 A JP 2002248330A JP 2002248330 A JP2002248330 A JP 2002248330A JP 2004088941 A JP2004088941 A JP 2004088941A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- terminal
- capacitor
- self
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
【解決手段】スナバ抵抗Rsの直流P側への配線を、ブリッジ直近に配置せず、直流コンデンサCdの端子近傍のP側に配線する。これにより、自己消弧型素子Q1のターンオン時の電流経路は点線で示すようになり、スナバ抵抗Rsと自己消弧型素子Q1との間に直流回路のインダクタンス分Lsが入るので、直流回路のインダクタンス分Lsによりターンオン時のdi/dtが抑制され、di/dt抑制用の付加回路が不要となる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、自己消弧型素子のスナバ回路に関する。
【0002】
【従来の技術】
図8は、従来の自己消弧型素子のスナバ回路を表す図である。同図に示すように、自己消弧型素子のスナバ抵抗Rsの配線は単相ブリッジまたは三相ブリッジのブリッジ近くの直流P(正極)側に配線されている。
【0003】
また、特開平8―196083号公報には、自己消弧型素子のスナバ回路を有するとともに、自己消弧型素子がターンオフした際に発生するスパイク電圧を抑制する過電圧抑制回路を備えたインバータ回路が記載されているが、この回路においても、スナバ回路の抵抗Rsおよび過電圧抑制回路の抵抗Rcの一端は、直流コンデンサ(図示されていないが、図示のP、N端子に接続される)の端子近傍ではなく、ブリッジ近傍に配線されている。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の自己消弧型素子のスナバ回路は次のような問題がある。P(正極)側アーム、N(負極)側アームの上下アーム間の転流動作の際に、みかけ上短時間のPN間の短絡現象が発生し、スナバ抵抗RsにスナバコンデンサCs電圧が印加されスナバ抵抗Rsの損失が増加する現象があった。また、スナバ抵抗Rsを低抵抗とした場合、自己消弧型素子がターンオンした際の突入電流の値、および、di/dtが大となり、自己消弧型素子が、ターンオン時に破壊する可能性があった。
【0005】
また、スナバコンデンサCsが小容量の場合、事故時などに自己消弧型素子に印加される電圧が上昇し、自己消弧型素子の電圧耐量を超え破損する可能性があった。
【0006】
上記の現象のためスナバ抵抗Rsの容量アップ、自己消弧型素子のdi/dt抑制用の付加回路、または、自己消弧型素子の耐量アップなどによる価格の増加を招いていた。
【0007】
本発明は、従来のこのような点に鑑みて為されたもので、スナバ抵抗の容量アップ、自己消弧型素子のdi/dt抑制用の付加回路、自己消弧型素子の耐量アップなどを必要とせず、装置の低価格化を図ることが可能な自己消弧型素子のスナバ回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る自己消弧型素子のスナバ回路は、自己消弧型素子のクランプ型スナバ回路において、自己消弧型素子がターンオフする際にスナバコンデンサに蓄えられた過電圧を直流コンデンサ電圧まで放電するスナバ抵抗の直流側の配線が直流コンデンサの端子近傍に配線されることを特徴とする。
【0009】
このような構成の本発明によれば、直流回路のインダクタンス分により自己消弧型素子のターンオン時のdi/dtが抑制され、自己消弧型素子のターンオンdi/dt耐量以下に抑制するための付加回路が不要となる。
【0010】
ここで、スナバ抵抗とスナバコンデンサ容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくするような構成とすることもできる。
【0011】
このように、スナバ抵抗とスナバコンデンサ容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくすることにより、自己消弧型素子がターンオフする際に発生するスナバコンデンサの電圧上昇を短い時間で放電することができ、自己消弧型素子が連続でターンオンする際に自己消弧型素子に印加される電圧を低減することができる。
【0012】
また、スナバ抵抗と直列に、スナバコンデンサから直流コンデンサへ電流が流れる向きにダイオードを接続することもできる。
【0013】
このような構成とすれば、スナバコンデンサを低抵抗化することによりスナバコンデンサと直流コンデンサ間の共振電流が流れることをダイオードにより防止することができる。
【0014】
更に、本発明は、自己消弧型素子のスナバ回路において、スナバコンデンサから電流が流れ出る向きのダイオードを介して接続された第2のコンデンサを具備し、第2のコンデンサをスナバコンデンサより高い電圧に充電しておくことを特徴とする。
【0015】
このような構成の本発明によれば、第2のコンデンサ電圧以上の電圧値にスナバコンデンサ電圧が上昇しようとした際に、第2のコンデンサ側に電流が流れ、スナバコンデンサと第2のコンデンサの容量がトータルでスナバコンデンサとして動作し、スナバコンデンサ電圧の上昇を低減することができる。
【0016】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、以下の図において、同符号は同一部分または対応部分を示す。
【0017】
(第1の実施形態)
図1は、本発明の第1の実施形態を示す回路図である。なお、図1では単相ブリッジ構成の回路図を記述したが、三相ブリッジ構成でも直流PN間に接続するスナバ回路として同様に動作する。
【0018】
図1では、自己消弧型素子Q1、Q2、Q3、Q4により単相ブリッジ回路を構成している。
【0019】
単相ブリッジ回路のPN間にスナバコンデンサCs、スナバダイオードDs、スナバ抵抗Rsから成るクランプスナバ回路が接続されている。すなわち、ブリッジの直流P側にスナバダイオードDsのアノード端子を接続し、スナバダイオードDsのカソード端子とスナバコンデンサCsの一方の端子を接続し、スナバコンデンサCsのもう一方の端子とブリッジの直流N側を接続し、スナバダイオードDsのカソード端子とスナバ抵抗Rsの一方の端子を接続し、スナバ抵抗Rsのもう一方の端子を直流コンデンサCdの端子近傍のP側に配線している。また、直流コンデンサCdからブリッジ回路までは直流回路のブスまたは配線によるインダクタンスLsがある。
【0020】
自己消弧型素子Q1がターンオフすると、直流回路のインダクタンスLsに流れていた電流が変化し、直流回路のインダクタンスLsに蓄えられていたエネルギーがスナバコンデンサCsに流入し、ターンオフ時に発生する過電圧として自己消弧型素子Q1に印加される。
【0021】
また、スナバ抵抗Rsは自己消弧型素子のターンオフ時に発生したスナバコンデンサCsの電圧上昇を直流コンデンサCdの電圧まで放電する目的で使用される。
【0022】
スナバ抵抗Rsの直流P側への配線を、図8に示す従来例のように、ブリッジ直近に配置した場合、自己消弧型素子Q1のターンオンの際にスナバ抵抗Rsを介してスナバコンデンサCsより流れる電流のdi/dtが大となる。
【0023】
そこで、この実施形態においては、スナバ抵抗Rsの直流P側への配線を直流コンデンサCdの端子近傍としている。このように、スナバ抵抗Rsの直流P側への配線を直流コンデンサCdの端子近傍にした場合、自己消弧型素子Q1のターンオン時の電流経路は点線で示すようになり、スナバ抵抗Rsと自己消弧型素子Q1との間に直流回路のインダクタンス分Lsが入るので、直流回路のインダクタンス分Lsによりターンオン時のdi/dtが抑制され、自己消弧型素子Q1のターンオンdi/dt耐量以下に抑制するための付加回路が不要となる。
【0024】
(第2の実施形態)
図2は、本発明の第2の実施形態を示す回路図である。
【0025】
同図に示すように、自己消弧型素子Q1、Q2、Q3、Q4により単相ブリッジ回路を構成し、ブリッジの直流N側にスナバダイオードDsのカソード端子を接続し、スナバダイオードDsのアノード端子とスナバコンデンサCsの一方の端子を接続し、スナバコンデンサCsのもう一方の端子とブリッジの直流P側を接続し、スナバダイオードDsのアノード端子とスナバ抵抗Rsの一方の端子を接続し、スナバ抵抗Rsのもう一方の端子を直流コンデンサCdの端子近傍のN側に配線している。
【0026】
この図2に示す第2の実施形態において、図1に示す第1の実施形態と異なる点は、スナバ回路のスナバダイオードDsとスナバコンデンサCsのP、Nの配置、およびスナバ抵抗Rsの直流コンデンサCdへの接続位置が異なる点である。
【0027】
その他の動作、および効果については第1の実施形態と同様である。例えば、自己消弧型素子Q2のターンオン時の電流経路は点線で示すようになり、直流回路のインダクタンス分Lsによりターンオン時のdi/dtが抑制される。
【0028】
(第3の実施形態)
図3は、本発明の第3の実施形態を示す回路図である。
【0029】
この図3に示す第3の実施形態は、各アーム毎にクランプスナバ回路を接続した実施形態である。
【0030】
すなわち、図3に示すように、P側アームの自己消弧型素子Q1のコレクタ端子とスナバコンデンサCsの一方の端子を接続し、スナバコンデンサCsのもう一方の端子とスナバダイオードDsのアノード端子を接続し、スナバダイオードDsのカソード端子とP側アームの自己消弧型素子Q1のエミッタ端子を接続し、スナバダイオードDsのアノード端子とスナバ抵抗Rsの一方の端子を接続し、スナバ抵抗RSのもう一方の端子を直流コンデンサCdの端子近傍のN側に配線している。
【0031】
また、N側アームの自己消弧型素子Q2のエミッタ端子とスナバコンデンサCsの一方の端子を接続し、スナバコンデンサCsのもう一方の端子とスナバダイオードのDsカソード端子を接続し、スナバダイオードDsのアノード端子とN側アームの自己消弧型素子Q2のコレクタ端子を接続し、スナバダイオードCsのカソード端子とスナバ抵抗Rsの一方の端子を接続し、スナバ抵抗rsのもう一方の端子を直流コンデンサCdの端子近傍のP側に配線している。
【0032】
この第3の実施形態においても、スナバ抵抗Rsの配線を直流コンデンサCd直近へ接続することにより第1、第2の実施例と同じ効果がある。例えば、自己消弧型素子Q1のターンオン時の電流経路は点線で示すようになり、直流回路のインダクタンス分Lsによりターンオン時のdi/dtが抑制される。
【0033】
(第4の実施形態)
図4は、本発明の第4の実施形態を示す回路図である。
【0034】
この図4に示す第4の実施形態は、3レベルインバータの場合の実施形態である。直流P(正極)−O(中性点)間、及びO(中性点)−直流N(負極)間にクランプスナバ回路が接続されている。
【0035】
すなわち、図4に示すように、自己消弧型素子Q1、Q2、Q3、Q4と、中性点ダイオードD1、D2と、直流P(正極)−O(中性点)間、及びO(中性点)−直流N(負極)間に接続される直流コンデンサCdにより3レベルインバータを構成している。
【0036】
そして、3レベルインバータの中性点ダイオードD1、D2の中点O側に第1のスナバダイオードDsのカソード端子を接続し、第1のスナバダイオードDsのアノード端子と第1のスナバコンデンサCsの一方の端子を接続し、第1のスナバコンデンサCsのもう一方の端子と3レベルインバータの直流P側を接続し、第1のスナバダイオードDsのアノード端子と第1のスナバ抵抗Rsの一方の端子を接続し、第1のスナバ抵抗Rsのもう一方の端子を直流コンデンサCdの端子近傍のO側に配線している。
【0037】
また、3レベルインバータの中性点ダイオードD1、D2の中点O側に第2のスナバダイオードDsのアノード端子を接続し、第2のスナバダイオードDsのカソード端子と第2のスナバコンデンサCsの一方の端子を接続し、第2のスナバコンデンサCsのもう一方の端子と3レベルインバータの直流N側を接続し、第2のスナバダイオードdsのカソード端子と第2のスナバ抵抗Rsの一方の端子を接続し、第2のスナバ抵抗Rsのもう一方の端子を直流コンデンサCdの端子近傍のO側に配線している。
【0038】
この第4の実施形態において、スナバ抵抗Rsの配線をブリッジ側ではなく、直流コンデンサCdの近傍側に配置することにより自己消弧型素子のターンオン時のdi/dtを抑制することができる。例えば、自己消弧型素子Q1及びQ2のターンオン時の電流経路は点線で示すようになり、直流回路のインダクタンス分Lsによりターンオン時のdi/dtが抑制される。
【0039】
(第5の実施形態)
図5は、本発明の第5の実施形態を示す回路図である。
【0040】
この図5に示す第5の実施形態も、3レベルインバータの場合の実施形態である。直流P(正極)−O(中性点)間、及びO(中性点)−直流N(負極)間にクランプスナバ回路が接続されている。
【0041】
すなわち、図5に示すように、自己消弧型素子Q1、Q2、Q3、Q4と、中性点ダイオードD1、D2と、直流P(正極)−O(中性点)間、及びO(中性点)−直流N(負極)間に接続される直流コンデンサCdにより3レベルインバータを構成している。
【0042】
そして、直流P側に第1のスナバダイオードDsのアノード端子を接続し、第1のスナバダイオードDsのカソード端子と第1のスナバコンデンサCsの一方の端子を接続し、第1のスナバコンデンサCsのもう一方の端子と中性点ダイオードD1、D2の中点O側を接続し、第1のスナバダイオードDsのカソード端子と第1のスナバ抵抗Rsの一方の端子を接続し、第1のスナバ抵抗Rsのもう一方の端子を直流コンデンサCdの端子近傍のP側に配線している。
【0043】
また、直流N側に第2のスナバダイオードDsのカソード端子を接続し、第2のスナバダイオードのDsアノード端子と第2のスナバコンデンサCsの一方の端子を接続し、第2のスナバコンデンサCsのもう一方の端子と中性点ダイオードD1、D2の中点O側を接続し、第2のスナバダイオードDsのアノード端子と第2のスナバ抵抗Rsの一方の端子を接続し、第2のスナバ抵抗Rsのもう一方の端子を直流コンデンサCdの端子近傍のN側に配線している。
【0044】
すなわち、図5に示す第5の実施形態において図4に示す第4の実施形態と異なる点は、スナバ回路のスナバダイオードDsとスナバコンデンサCsのP、Nの配置、および、スナバ抵抗Rsの直流コンデンサへの接続位置が異なる点である。その他の動作、効果は図4に示す第4の実施形態と同様である。例えば、自己消弧型素子Q1及びQ2のターンオン時の電流経路は点線で示すようになり、直流回路のインダクタンス分Lsによりターンオン時のdi/dtが抑制される。
【0045】
(第6の実施形態)
次に、本発明の第6の実施形態について説明する。
【0046】
この第6の実施形態は、図1〜図5に示す第1〜第5の実施形態において、スナバ抵抗Rsを低抵抗とし、スナバ抵抗RsとスナバコンデンサCsの容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくしたことを特徴としている。
【0047】
このように、スナバ抵抗Rsを低抵抗とすることにより、自己消弧型素子がターンオフ後次のターンオフ動作までに自己消弧型素子のターンオフに起因するスナバコンデンサ電圧の上昇分を確実に放電することができる。
【0048】
スナバ抵抗Rsの直流側の配線をブリッジ直近に接続した場合、自己消弧型素子のターンオン時の電流ピークが大となるため、自己消弧型素子の耐量以下で使用するためには、スナバ抵抗Rsの値を小さくできないが、直流側の配線を直流コンデンサCd近傍で配線することにより直流回路のインダクタンス分Lsによりターンオン時のdi/dtが低減されスナバ抵抗Rsを低抵抗とすることができる。
【0049】
(第7の実施形態)
図6は、本発明の第7の実施形態を示す回路図である。
【0050】
この図6に示す第7の実施形態においては、第2のコンデンサCs2を、スナバコンデンサCsと、第2のダイオードDs2を介して接続する。第2のコンデンサCs2を、充電回路CHを用いて直流電圧より高い任意の充電電圧に充電しておく。充電回路CHは、例えばダイオード整流器とトランスとAC電源などから成る周知の充電回路で構成し、例えば直流コンデンサ電圧が2500Vのとき、第2のコンデンサCs2をこれより少し高い3000V程度に充電するものとする。
【0051】
例えば、自己消弧型素子Q1がターンオフした際にスナバコンデンサCs電圧が第2のコンデンサCs2の充電電圧以上となった際に第2のダイオードDs2を介してスナバコンデンサCsの充電電流が第2のコンデンサCs2に分流する。第2のコンデンサCs2の容量をスナバコンデンサCsより充分に大きい容量とした場合、スナバコンデンサCsの電圧は第2のコンデンサCs2の電圧にクランプされ、電圧の上昇を抑制することができる。
【0052】
この回路により、自己消弧型素子の電圧耐量以下にスナバコンデンサCsの電圧をクランプすることができる。
【0053】
なお、図6においては、スナバコンデンサCsの直流側の配線をブリッジ直近に接続したものにおいて、第2のコンデンサCs2を、スナバコンデンサCsと、第2のダイオードDs2を介して接続し、第2のコンデンサCs2を、充電回路CHを用いて直流電圧より高い任意の充電電圧に充電する構成を示しているが、上記各実施形態の構成とこの第7の実施形態の構成を組み合わせ、上記各実施形態のようにスナバコンデンサCsの直流側の配線を直流コンデンサCd近傍で配線するとともに、第2のコンデンサCs2を、スナバコンデンサCsと、第2のダイオードDs2を介して接続し、第2のコンデンサCs2を、充電回路CHを用いて直流電圧より高い任意の充電電圧に充電することとしてもよい。
【0054】
(第8の実施形態)
図7は、本発明の第8の実施形態を示す回路図である。
【0055】
この第8の実施形態では、自己消弧型素子のクランプ型スナバ回路において、スナバ抵抗と直列に、スナバコンデンサから直流コンデンサへ電流が流れる向きに共振電流防止用のダイオードを接続したことを特徴としている。
【0056】
図7は、図1に示す第1の実施形態の回路におけるスナバ抵抗Rsと直列に、スナバコンデンサCsから直流コンデンサCdへ電流が流れる向きに共振電流防止用のダイオードDsaを接続した場合を示しているが、上記第2〜第6の実施形態の回路におけるスナバ抵抗Rsと直列に、スナバコンデンサCsから直流コンデンサCdへ電流が流れる向きに共振電流防止用のダイオードDsaを接続してもよい。
【0057】
この構成によれば、スナバ抵抗Rsを低抵抗化することによりスナバコンデンサCsと直流コンデンサCd間の共振電流が流れることを、共振電流防止用のダイオードDsaにより防止することができる。
【0058】
【発明の効果】
以上説明したように、本発明によれば、自己消弧型素子のターンオン時にスナバ回路から流れ込む電流のdi/dtを抑制でき、また、スナバ抵抗とスナバコンデンサ容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくすることにより、自己消弧型素子のターンオフ後、次のターンオフまでにスナバコンデンサの電圧上昇分を直流コンデンサ電圧まで放電することができる。また、スナバコンデンサに第2のダイオードを介して接続され直流コンデンサより高い電圧に充電された第2のコンデンサにより、自己消弧型素子ターンオフ時のスナバコンデンサ電圧の上昇をクランプすることができる。
【0059】
これらの効果により、自己消弧型素子ターンオン時のdi/dtの抑制回路が不要、またはdi/dt耐量の大きい素子を使用する必要がなくなるという効果がある。また、自己消弧型素子としては耐電圧の高い素子を使用する必要がなくなり、装置の低価格化が実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の回路図。
【図2】本発明の第2の実施形態の回路図。
【図3】本発明の第3の実施形態の回路図。
【図4】本発明の第4の実施形態の回路図。
【図5】本発明の第5の実施形態の回路図。
【図6】本発明の第7の実施形態の回路図。
【図7】本発明の第8の実施形態の回路図。
【図8】従来のスナバ回路の回路図。
【符号の説明】
Q1、Q2、Q3、Q4…自己消弧型素子
Cs…スナバコンデンサ
Ds…スナバダイオード
Rs…スナバ抵抗
Cd…直流コンデンサ
Ls…直流回路のブスまたは配線のインダクタンス分
Cs2…第2のコンデンサ
Ds2…第2のダイオード
CH…第2のコンデンサの充電回路
Dsa…共振電流防止用のダイオード
Claims (9)
- 自己消弧型素子のクランプ型スナバ回路において、自己消弧型素子がターンオフする際にスナバコンデンサに蓄えられた過電圧を直流コンデンサ電圧まで放電するスナバ抵抗の直流側の配線が直流コンデンサの端子近傍に配線されることを特徴とする自己消弧型素子のスナバ回路。
- 単相ブリッジまたは三相ブリッジを構成する自己消弧型素子のスナバ回路において、ブリッジの直流正極側にスナバダイオードのアノード端子を接続し、前記スナバダイオードのカソード端子とスナバコンデンサの一方の端子を接続し、前記スナバコンデンサのもう一方の端子とブリッジの直流負極側を接続し、前記スナバダイオードのカソード端子とスナバ抵抗の一方の端子を接続し、前記スナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の正極側に配線することを特徴とする自己消弧型素子のスナバ回路。
- 単相ブリッジまたは三相ブリッジを構成する自己消弧型素子のスナバ回路において、ブリッジの直流負極側にスナバダイオードのカソード端子を接続し、前記スナバダイオードのアノード端子とスナバコンデンサの一方の端子を接続し、前記スナバコンデンサのもう一方の端子とブリッジの直流正極側を接続し、前記スナバダイオードのアノード端子とスナバ抵抗の一方の端子を接続し、前記スナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の負極側に配線することを特徴とする自己消弧型素子のスナバ回路。
- 単相ブリッジまたは三相ブリッジを構成する自己消弧型素子のスナバ回路において、
正極側アームの自己消弧型素子のコレクタ端子とスナバコンデンサの一方の端子を接続し、前記スナバコンデンサのもう一方の端子とスナバダイオードのアノード端子を接続し、前記スナバダイオードのカソード端子と前記正極側アームの自己消弧型素子のエミッタ端子を接続し、前記スナバダイオードのアノード端子とスナバ抵抗の一方の端子を接続し、前記スナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の負極側に配線するとともに、
負極側アームの自己消弧型素子のエミッタ端子とスナバコンデンサの一方の端子を接続し、前記スナバコンデンサのもう一方の端子とスナバダイオードのカソード端子を接続し、前記スナバダイオードのアノード端子と前記負極側アームの自己消弧型素子のコレクタ端子を接続し、前記スナバダイオードのカソード端子とスナバ抵抗の一方の端子を接続し、前記スナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の正極側に配線すること
を特徴とする自己消弧型素子のスナバ回路。 - 自己消弧型素子と、中性点ダイオードと、直流正極と中性点間および中性点と直流負極間に接続される直流コンデンサとを具備する3レベルインバータを構成する自己消弧型素子のスナバ回路において、
3レベルインバータの中性点ダイオードの中点側に第1のスナバダイオードのカソード端子を接続し、前記第1のスナバダイオードのアノード端子と第1のスナバコンデンサの一方の端子を接続し、前記第1のスナバコンデンサのもう一方の端子と3レベルインバータの直流正極側を接続し、前記第1のスナバダイオードのアノード端子と第1のスナバ抵抗の一方の端子を接続し、前記第1のスナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の中性点側に配線するとともに、
3レベルインバータの中性点ダイオードの中点側に第2のスナバダイオードのアノード端子を接続し、前記第2のスナバダイオードのカソード端子と第2のスナバコンデンサの一方の端子を接続し、前記第2のスナバコンデンサのもう一方の端子と3レベルインバータの直流負極側を接続し、前記第2のスナバダイオードのカソード端子と第2のスナバ抵抗の一方の端子を接続し、前記第2のスナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の中性点側に配線すること
を特徴とする自己消弧型素子のスナバ回路。 - 自己消弧型素子と、中性点ダイオードと、直流正極と中性点間および中性点と直流負極間に接続される直流コンデンサとを具備する3レベルインバータを構成する自己消弧型素子のスナバ回路において、
直流正極側に第1のスナバダイオードのアノード端子を接続し、前記第1のスナバダイオードのカソード端子と第1のスナバコンデンサの一方の端子を接続し、前記第1のスナバコンデンサのもう一方の端子と中性点ダイオードの中点側を接続し、前記第1のスナバダイオードのカソード端子と第1のスナバ抵抗の一方の端子を接続し、前記第1のスナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の正極側に配線するとともに、
直流負極側に第2のスナバダイオードのカソード端子を接続し、前記第2のスナバダイオードのアノード端子と第2のスナバコンデンサの一方の端子を接続し、前記第2のスナバコンデンサのもう一方の端子と中性点ダイオードの中点側を接続し、前記第2のスナバダイオードのアノード端子と第2のスナバ抵抗の一方の端子を接続し、前記第2のスナバ抵抗のもう一方の端子を直流コンデンサの端子近傍の負極側に配線すること
を特徴とする自己消弧型素子のスナバ回路。 - 請求項1乃至請求項6のいずれかに記載の自己消弧型素子のスナバ回路において、スナバ抵抗とスナバコンデンサ容量から決定される放電時定数を自己消弧型素子の最小ターンオフ間隔より小さくすることを特徴とする自己消弧型素子のスナバ回路。
- 自己消弧型素子のスナバ回路において、スナバコンデンサから電流が流れ出る向きのダイオードを介して接続された第2のコンデンサを具備し、前記第2のコンデンサをスナバコンデンサより高い電圧に充電しておくことを特徴とする自己消弧型素子のスナバ回路。
- 請求項1乃至請求項7のいずれかに記載の自己消弧型素子のスナバ回路において、スナバ抵抗と直列に、スナバコンデンサから直流コンデンサへ電流が流れる向きにダイオードを接続したことを特徴とする自己消弧型素子のスナバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002248330A JP4274406B2 (ja) | 2002-08-28 | 2002-08-28 | 自己消弧型素子のスナバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002248330A JP4274406B2 (ja) | 2002-08-28 | 2002-08-28 | 自己消弧型素子のスナバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004088941A true JP2004088941A (ja) | 2004-03-18 |
JP4274406B2 JP4274406B2 (ja) | 2009-06-10 |
Family
ID=32055740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002248330A Expired - Lifetime JP4274406B2 (ja) | 2002-08-28 | 2002-08-28 | 自己消弧型素子のスナバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4274406B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005318663A (ja) * | 2004-04-26 | 2005-11-10 | Toshiba Corp | 電力変換装置 |
JP2005328624A (ja) * | 2004-05-13 | 2005-11-24 | Toshiba Corp | 電力変換装置 |
JP2008206282A (ja) * | 2007-02-20 | 2008-09-04 | Densei Lambda Kk | スナバ回路 |
JP2015211566A (ja) * | 2014-04-28 | 2015-11-24 | 株式会社豊田自動織機 | アクティブクランプ方式のフォワード形dc−dcコンバータ回路 |
JP2017188989A (ja) * | 2016-04-04 | 2017-10-12 | 東芝キヤリア株式会社 | 電源装置 |
JP2020120578A (ja) * | 2016-04-04 | 2020-08-06 | 東芝キヤリア株式会社 | 電源装置 |
-
2002
- 2002-08-28 JP JP2002248330A patent/JP4274406B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005318663A (ja) * | 2004-04-26 | 2005-11-10 | Toshiba Corp | 電力変換装置 |
JP2005328624A (ja) * | 2004-05-13 | 2005-11-24 | Toshiba Corp | 電力変換装置 |
JP2008206282A (ja) * | 2007-02-20 | 2008-09-04 | Densei Lambda Kk | スナバ回路 |
JP2015211566A (ja) * | 2014-04-28 | 2015-11-24 | 株式会社豊田自動織機 | アクティブクランプ方式のフォワード形dc−dcコンバータ回路 |
JP2017188989A (ja) * | 2016-04-04 | 2017-10-12 | 東芝キヤリア株式会社 | 電源装置 |
JP2020120578A (ja) * | 2016-04-04 | 2020-08-06 | 東芝キヤリア株式会社 | 電源装置 |
US11323050B2 (en) | 2016-04-04 | 2022-05-03 | Toshiba Carrier Corporation | Power supply apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4274406B2 (ja) | 2009-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3745561B2 (ja) | 多レベル中性点電位固定型電力変換装置 | |
AU770941B2 (en) | Method and apparatus for converting a DC voltage to an AC voltage | |
JP4092292B2 (ja) | 故障に対する耐性を有する電源回路 | |
JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
US10879693B2 (en) | Systems having impedance source semiconductor device protection | |
JP3325030B2 (ja) | 3レベルインバータ装置 | |
JP3926618B2 (ja) | 電力変換装置 | |
JP4274406B2 (ja) | 自己消弧型素子のスナバ回路 | |
CN2577503Y (zh) | 中压变频器中单相桥式逆变器的过电压保护装置 | |
JPH07194131A (ja) | 3レベルインバータ装置 | |
JP2004537942A (ja) | 自動電圧分配能を有する直列パワースイッチブリッジ | |
JP2001169563A (ja) | 3レベルインバータ | |
JPS59165954A (ja) | スナバ回路 | |
JP3296408B2 (ja) | 電力変換装置 | |
JPS586078A (ja) | インバ−タ | |
JPH05115178A (ja) | 電力変換装置 | |
JPH08196083A (ja) | インバータ | |
JPH04217814A (ja) | 半導体電力変換装置の入力過電圧保護回路 | |
JPS62201058A (ja) | スナバ回路 | |
KR100468601B1 (ko) | 두줄권선모터를 위한 브레이크회로가 결합된 인버터의스너버와그 두줄권선 모터 내부에 장착되는 서지억제회로 | |
JP3117457B2 (ja) | スナバ回路 | |
JPS62217864A (ja) | インバ−タのスナバ回路 | |
JPH05252648A (ja) | 保護回路付き整流装置 | |
JPH07163134A (ja) | 直列接続スイッチング素子のスナバ回路 | |
JPH04372585A (ja) | 電流形インバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040927 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090225 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4274406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |