JP5821954B2 - 電子機器、構造体、及び、ヒートシンク - Google Patents

電子機器、構造体、及び、ヒートシンク Download PDF

Info

Publication number
JP5821954B2
JP5821954B2 JP2013519352A JP2013519352A JP5821954B2 JP 5821954 B2 JP5821954 B2 JP 5821954B2 JP 2013519352 A JP2013519352 A JP 2013519352A JP 2013519352 A JP2013519352 A JP 2013519352A JP 5821954 B2 JP5821954 B2 JP 5821954B2
Authority
JP
Japan
Prior art keywords
heat sink
conductor
electronic circuit
conductor via
stub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013519352A
Other languages
English (en)
Other versions
JPWO2012169104A1 (ja
Inventor
嘉晃 笠原
嘉晃 笠原
博 鳥屋尾
博 鳥屋尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013519352A priority Critical patent/JP5821954B2/ja
Publication of JPWO2012169104A1 publication Critical patent/JPWO2012169104A1/ja
Application granted granted Critical
Publication of JP5821954B2 publication Critical patent/JP5821954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Thermal Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子機器、構造体、及び、ヒートシンクに関する。
基板上に搭載されるＩＣ・ＬＳＩ等の電子回路は、高速・高機能化を実現するために高集積化が進んでおり、そのため、大電流を消費する。この大電流による発熱により、電子回路が許容温度を超えるのを防止するため、しばしば電子回路上にヒートシンクが設けられる。ヒートシンクは、例えば金属で構成され、電子回路で発生した熱を効率よく大気中に放熱し、電子回路の温度上昇を抑える。
こうしたヒートシンクを備えた場合、電子回路で発生した電磁波の高周波成分がヒートシンクと結合し、ヒートシンクが共振状態となるときに、特に強い電磁放射ノイズ（以下、「放射ノイズ」）が大気中に放射される問題がある。放射ノイズは、機器の無線性能の低下をもたらすため、放射ノイズを抑制する手段が望まれる。
上記放射ノイズの問題を解決するために、電子回路とヒートシンクの間に電磁波吸収材料を挿入する手法がある。しかし、従来の電磁波吸収材料で十分な電磁波吸収効果を得るためには、電磁波吸収材料をある程度の厚みにしなくてはならなかった。そのため、電子回路とヒートシンクとの間の熱的接触の低下が起こり、電子回路を十分に冷却できないという課題があった。
特許文献１には、上記問題の影響を緩和する電磁波吸収材料が記載されている。図２４に示すように、この電磁波吸収材料１はシート状の形状をなしており、比透磁率の高い複合磁性材料よりなる第１層１１と、比誘電率の高い複合誘電材料よりなる第２層１２とを積層した構造になっている。
特許文献１には、当該電磁波吸収材料１によれば、シートを薄型化しても十分な電磁波対策効果を得られると記載されている。そして、シートを薄型化できるため、熱的接触の低下を低減できると記載されている。また、電磁波の吸収周波数の調整は、複合磁性材料を構成する磁性材料の配合比調整による比透磁率制御と、複合誘電材料を構成する誘電材料の配合比調整による比誘電率制御により行われることが記載されている。
特許文献２には、放射ノイズの問題を解決する別の手法が記載されている。すなわち、図２５に示すように、共通電位の内層パターン１２１とヒートシンク３を接続することにより、内層パターン１２１、取り付けパターン１３、取り付けスタッド１４、ヒートシンク３を等電位にすることが可能になり、静電シールド（遮蔽）効果により放射ノイズを減衰することのできるヒートシンク装置が得られるとしている。また、取り付けパターン１３のパッド直径と取り付けスタッド１４の直径をほぼ同等にすることにより、省スペース化を実現し、高密度実装に適したヒートシンク装置が得られるとしている。
特開２００７−２２１０６４号公報 特開２００７−２５８３８５号公報
しかしながら、特許文献１、及び、特許文献２の技術には、以下の課題が存在する。
まず、特許文献１の技術の課題を述べる。第一の課題は、ヒートシンクと電子回路の間に電磁波吸収材料を挿入する特許文献１の技術の場合、電磁波吸収材料がヒートシンク−電子回路間の熱的接触の低下を引き起こすという問題を、本質的には解決していないことである。すなわち、電磁波吸収材料の厚さを薄くすることで熱的接触の低下を軽減できたとしても、ヒートシンク−電子回路間には電磁波吸収材料が存在するため、依然、電磁波吸収材料に起因した熱的接触の低下は残存する。
第二の課題は、電磁波抑制効果のある周波数を自由に制御できないことである。特許文献１に記載の電磁波吸収シートでは、上述の通り、各層を構成する磁性材料配合比、誘電材料配合比を制御することにより適用周波数の制御が可能であるとしている。しかし、磁性材料の配合比、誘電体材料の配合比は十分な柔軟性、電磁波減衰効果を得る目的から制限を受ける。そのため、実際に利用可能な周波数は７００ＭＨｚから９００ＭＨｚ程度と考えられ、例えば近年無線通信で用いられているＧＨｚ帯のような高周波数帯には対応できない。
次に、特許文献２の技術の課題を述べる。特許文献２では、省スペース化を実現できるとしている。しかし、取り付けスタッド１４が内層までのスルーホールを備える取り付けパターン１３を必要とすることが原因となり、多層プリント基板１１の内層にまで取り付けスペースが必要となる。通常、基板内層の信号層には高密度に配線が配設される層が存在するため、このことは望ましくない。
本発明は、基板とヒートシンクとを備える電子機器であって、ヒートシンクと電子回路間の熱的接触の低下を引き起こすことなく、任意の周波数の放射ノイズを抑制可能な電子機器を提供することを課題とする。
本発明によれば、基板と、前記基板の内層、または、表面に設けられた導体プレーンと、前記基板に実装された電子回路と、前記電子回路の上面に取り付けられ、平面視で前記電子回路と重ならない部分を有し、前記導体プレーンと対峙する、導電性の材料で構成されたヒートシンクと、前記ヒートシンクの前記電子回路と接する面で前記ヒートシンクと接続するとともに、前記導体プレーンに向かって延伸する導体ビアと、前記導体ビアと接続し、前記導体プレーンと対峙して延伸するスタブとを有する電子機器が提供される。
また、本発明によれば、内層、または、表面に導体プレーンを有する基板に実装された電子回路の上面に取り付けられるヒートシンクの前記電子回路と接する面における前記電子回路と接する領域を除く領域に取り付けられる構造体であって、前記ヒートシンクに取り付けられた状態で、前記ヒートシンクの前記電子回路と接する面で前記ヒートシンクと接続する導体ビアと、前記導体ビアと接続し、前記ヒートシンクが前記基板に実装された前記電子回路の上面に取り付けられた状態で、前記導体プレーンと対峙するように延伸しているスタブと、を有する構造体が提供される。
また、本発明によれば、内層、または、表面に導体プレーンを有する基板に実装された電子回路の上面に取り付けられるヒートシンクであって、前記電子回路と接する面における前記電子回路と接する領域を除く領域に、上記構造体が取り付けられたヒートシンクが提供される。
従来の電子機器の場合、ヒートシンクと導体プレーンが平行平板導波路となり端部開放の空洞共振器として振る舞うことで、放射ノイズが生じる可能性がある。
上記問題を解決するため、本発明では、スタブが導体プレーンをリターンパスとするマイクロストリップラインを形成し、オープンスタブとして動作する。また、等価回路モデルにおいて、平行平板導波路は、直列インピーダンス部であるインダクタンスと、並列アドミタンス部であるキャパシタンスとで記述される。
本発明の電子機器は、平行平板導波路に、オープンスタブと、導体ビアによるインダクタンスとを直列に並列アドミタンスとして付加した単位構造を有する。つまり、当該単位構造は、直列インピーダンス部（平行平板導波路のインダクタンス成分）と、並列アドミタンス部（「平行平板線路のキャパシタンス成分」と、「導体ビアのインダクタンス及びオープンスタブが直列に接続された成分」と、が並列に接続されたもの）を含んだ等価回路で記述される。このような等価回路中を伝搬する電磁波は、並列アドミタンス部がインダクタンス性となる周波数帯において進行するにつれて振幅が減衰していく。つまり、並列アドミタンス部がインダクタンス性となる周波数において、本構造は電磁バンドギャップ（ＥＢＧ）構造として振る舞う。これより、電子回路からの電磁ノイズによる空洞共振器の共振現象は、単位構造を配置することにより抑制され、ヒートシンクからの放射ノイズを抑えることが可能となる。
本発明によれば、基板とヒートシンクとを備える電子機器であって、ヒートシンクと基板間の熱的接触の低下を引き起こすことなく、任意の周波数の放射ノイズを抑制可能な電子機器が実現される。
上述した目的、および、その他の目的、特徴および利点は、以下に述べる好適な実施の形態、および、それに付随する以下の図面によって、さらに明らかになる。
本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態のスタブの平面形状の一例を示す平面図である。 本実施形態のスタブの平面形状の一例を示す平面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の効果を説明するための図である。 本実施形態の電子機器の製造方法の一例を示す断面工程図である。 本実施形態の単位構造の等価回路図である。 本実施形態の電子機器の効果を説明するための図である。 本実施形態のスタブの平面形状の一例を示す平面図である。 本実施形態のスタブの平面形状の一例を示す平面図である。 本実施形態の単位構造の等価回路図である。 本実施形態の単位構造の等価回路図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の電子機器の一例を示す断面図である。 本実施形態の単位構造の等価回路図である。 従来例の図である。 従来例の図である。
以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜第１の実施形態＞
以下、本発明の第１の実施の形態について図面を参照して説明する。
図１及び図２は、本発明の第１の実施の形態である電子機器の断面図である。図１は図２のＢ−Ｂ´間の断面図であり、図２は図１のＡ−Ａ´間の断面図である。なお、図１及び図２に示すようにｘ、ｙ及びｚ軸を定義する。
図１に示すように、本実施形態の電子機器は、基板１０１と、電子回路１０２と、ヒートシンク１０３とを有する。ＩＣ・ＬＳＩ等の電子回路１０２は基板１０１上に実装され、ヒートシンク１０３は電子回路１０２上に取り付けられる。
基板１０１は、電子回路１０２が実装される側の表面、又は、内層に、例えば銅、アルミ等で構成される導体プレーン１０４を備える。導体プレーン１０４は、ヒートシンク１０３と対峙するように設けられる。図示する例の場合、導体プレーン１０４は、ｘ−ｙ平面と平行に設けられている。なお、導体プレーン１０４を基板１０１の内層に設ける場合、導体プレーン１０４を基板１０１内のどの層に形成するかは特段制限されない。例えば、基板１０１の表層付近に導体プレーン１０４を形成することもできる。具体的には、基板１０１の表面に形成されたレジスト層の直下の層に導体プレーン１０４の層を形成してもよい。その他、当該例よりも、基板１０１内のより下位層に導体プレーン１０４を形成することもできる。すなわち、基板１０１内に形成された信号線の層等よりも下位層に導体プレーン１０４の層を形成してもよい。このように、基板１０１の積層構造は特段制限されないが、以下で説明するスタブ１０６付近に、配線等の導電材料で構成された層が位置しないようにするのが好ましい。
ヒートシンク１０３は金属等の導電性の材料で構成される。ヒートシンク１０３は、平面視で電子回路１０２と重ならない部分を有し、当該部分は、導体プレーン１０４と対峙する。
ヒートシンク１０３の電子回路１０２と接する側の面（以下、「第１の面」）には、電子回路１０２と接する領域以外の領域の少なくとも一部に、誘電体の層１０７（以下、「誘電体層１０７」）が形成されている。なお、銅等で構成される導電層（図示せず）を介して、第１の面に誘電体層１０７が形成されてもよい。このようにすれば、以下で説明する導体ビア１０５とヒートシンク１０３との接続が十分に確保される。ヒートシンク１０３の第１面の形状は特段制限されず、図２に示す正方形の他、長方形、その他の多角形、円形などあらゆる形状とすることができる。
誘電体層１０７の内部には、ヒートシンク１０３と接続する導体ビア１０５が少なくとも１つ存在する。ヒートシンク１０３と誘電体層１０７の間に導電層（図示せず）が存在する場合には、導体ビア１０５は当該導電層を介して、ヒートシンク１０３と接続される。すなわち、導体ビア１０５は、ヒートシンク１０３の電子回路１０２と接する面で、ヒートシンク１０３と接続する。そして、導体ビア１０５は、導体プレーン１０４に向かって延伸する。なお、導体ビア１０５の一端が導体プレーン１０４と接することはない。
誘電体層１０７のヒートシンク１０３と接する面と反対側の面（図１中、下側の面）、又は、誘電体層１０７の内部には、導体プレーン１０４と対峙するように少なくとも１つのスタブ１０６が形成されている。
スタブ１０６は、導電性の材料で構成され、一端側を介して導体ビア１０５と接続し、導体プレーン１０４と対峙して延伸している。図２に示すスタブ１０６は、一端を介して導体ビア１０５と接続し、ｘ−ｙ平面と平行に直線状に延伸している。
なお、スタブ１０６の形状は直線状に限定されず、以下で説明する本実施形態の本質的な効果に影響を与えない範囲で、あらゆる形状を選択できる。例えば、図３に示すようなスパイラル形状であってもよいし、図４に示すようなミアンダ形状であってもよいし、その他の形状であってもよい。また、スタブ１０６を複数設ける場合、複数のスタブ１０６の平面形状はすべて同じでもよいし、異なるものが混在してもよい。このようにしても、以下で説明する本実施形態の本質的な効果に影響を与えない。かかる場合、スタブ１０６の配置の自由度が増すので、スタブ１０６を配置する領域がどのような形状・大きさであっても、より多くのスタブ１０６を配置することが可能となる。例えば、図５に示すように、基板１０１の表面上に電子部品１１０が存在し、かつ、当該電子部品１１０がスタブ１０６を配置する高さにまで到達しており、スタブ１０６の配置の妨げになるような場合であっても、このような電子部品１１０を避けてスタブ１０６を配置できる。
図１及び図２に戻り、本実施形態の電子機器は、スタブ１０６と、当該スタブ１０６と接続する導体ビア１０５と、導体プレーン１０４の当該スタブ１０６と対峙する領域を含む一部領域と、ヒートシンク１０３の当該スタブ１０６と対峙する領域を含む一部領域とを有する単位構造１０９を少なくとも１つ有する。なお、電子機器が単位構造１０９を複数有する場合、単位構造１０９は、一定の規則性を持って繰り返し（例えば周期的に）配置されてもよいが、このような配置に限定されない。
ここで、第１の面をz軸方向へ平行に導体プレーン１０４まで移動させたときに当該面が通過する領域を領域(ｉ)１０８と名付ける（図１参照）。
図６は、図２のＣ−Ｃ´間の断面図の一部（単位構造１０９付近）を示している。本実施形態においては、スタブ１０６の幅ｗと、スタブ１０６と導体プレーン１０４間の距離ｈの比（ｈ／ｗ）を小さくするのが好ましく、具体的には、ｈ／ｗを１以下とするのが好ましい。ここで、図７に、電磁バンドギャップ周波数帯のｈ／ｗ依存性を等価回路をもとにプロットしたグラフの一例を示す。図７よりわかる通り、本実施形態の電子機器は、ｈ／ｗが小さくなると電磁バンドギャップ構造として振る舞う周波数帯域が広くなる。つまり、ｈ／ｗが小さい値になるように設計することにより、広い周波数帯域で放射ノイズを抑制できる。
次に、本実施形態の電子機器の製造方法の一例について、図８を用いて説明する。図８は、本実施の形態の製造工程の一例を示す断面図である。
まず、（ａ）に示すように、両面に銅箔１１１及び１１２が形成された誘電体層１０７（誘電体基板）を用意する。次に、（ｂ）に示すように、ドリルを用いて、銅箔１１１及び１１２、及び、誘電体層１０７を貫通する貫通穴を形成し、当該貫通穴の内部に銅をメッキして導体ビア１０５を形成することで、（ｃ）に示す状態を得る。なお、導体ビア１０５は、銅箔１１１及び１１２と接続している。
その後、エッチングにより銅箔１１２に所望のパターンを形成することで、スタブ１０６を形成する。次に、電子回路１０２とヒートシンク１０３とが接触する領域を確保するために、銅箔１１１、スタブ１０６、及び、誘電体層１０７の一部領域をくりぬき、（ｄ）の状態を得る。その後、（ｅ）に示すように、（ｄ）に示す構造体を、ヒートシンク１０３の底面に貼り付ける。当該貼付は、導電性の接着剤、テープ等を用いて行うことで、銅箔１１１を介した導体ビア１０５とヒートシンク１０３との接続が確保される。
その後、（ｆ）に示すように、基板１０１を準備する。基板１０１は、電子回路１０２が実装される側の表面、又は、内層に導体プレーン１０４を備え、所定位置に電子回路１０２が搭載されている。当該電子回路１０２に、（ｅ）に示す構造体を取り付けることにより、本実施形態の電子機器が得られる。
次に、本実施形態の作用効果について説明する。
図９に、本実施形態の電子機器が有する単位構造の等価回路図を示す。本実施形態の電子機器は、ヒートシンク１０３の第１の面と、基板１０１に設けられた導体プレーン１０４とが、平行平板導波路を形成する。また、スタブ１０６は、導体プレーン１０４をリターンパスとするマイクロストリップラインを形成し、オープンスタブとして機能する。等価回路の直列インピーダンス、並列アドミタンスは、それぞれ次式（１）、（２）で表される。なお、式（２）に含まれるβは、式（３）で表わされる。
Figure 0005821954
Figure 0005821954
Figure 0005821954
ｊ: 虚数単位
ω: 角周波数
Ｌｐｐｗ: 平行平板導波路インダクタンス
Ｃｐｐｗ: 平行平板導波路キャパシタンス
Ｚｏｓ: オープンスタブ特性インピーダンス
β: オープンスタブの位相定数
ｌ： オープンスタブのスタブ長
Ｌｖｉａ: 導体ビアインダクタンス
εｅｆｆ： オープンスタブの実効比誘電率
ε０： 真空中の誘電率
μ０： 真空中の透磁率
Ｚ: 伝送線路の直列インピーダンス
Ｙ: 伝送線路の並列アドミタンス
また、一次元伝送線路の電磁波の電場成分の伝搬は、電磁波の進行方向をｘ軸方向とし、時間依存因子を除いて次式（４）で表される。なお、式（４）に含まれるγは、式（５）で表わされる。
Figure 0005821954
Figure 0005821954
Ｅ: 一次元伝送線路の電磁波の電場成分
Ｅ０: 一次元伝送線路の電磁波の電場成分の振幅
γ: 一次元伝送線路中の伝搬定数
式（１）から（５）より、式（２）がインダクタンス性（Ｉｍ［Ｙ］＜０）である周波数では、式（４）はx軸正方向に進行するにつれて減衰する電場となり、本構造が電磁バンドギャップとしての特性を持つことが分かる。つまり、本構造は、式（２）がインダクタンス性となる周波数帯にて電磁バンドギャップ構造として振る舞う。電磁バンドギャップ構造中では、電磁波の伝搬が禁止されるため、共振現象を抑える用途に用いることができる。これより、ヒートシンク１０３からの放射ノイズを抑えるのに利用できる。
また、電磁バンドギャップ構造となる周波数帯は、式（２）より、並列アドミタンス部を構成するスタブ１０６のスタブ長を調整することにより調整可能であることが分かる。つまり、スタブ長の調整により、本構造が電磁バンドギャップ構造として振る舞う周波数帯を制御できる。
図１０に、本実施形態の電子機器と、比較例の電子機器とを電磁界解析により解析し、放射ノイズ量を比較したグラフを示す。「比較例１」は、本実施形態が有する上記単位構造を有さない点を除いて、本実施形態の電子機器と同様の構成となっている。「比較例２」は、本実施形態が有する誘電体層１０７、導体ビア１０５及びスタブ１０６を有さない点を除いて、本実施形態の電子機器と同様の構成となっている。
グラフから分かる通り、本実施形態の電子機器（図中実線）が電磁バンドギャップ構造として振る舞う周波数帯（図中網掛け部）では、本実施形態の電子機器からの放射ノイズ量は、比較例１及び２の電子機器からの放射ノイズ量よりも少ないことが分かる。すなわち、本実施形態の電子機器によれば、放射ノイズ量を減らせることが分かる。
以上説明した本実施形態の電子機器によれば、領域(ｉ)１０８内における電磁波の伝搬を抑制することができる。
なお、本実施形態の場合、電子回路１０２とヒートシンク１０３の間に特別な材料を挿入する必要がないため、本質的にヒートシンク１０３の放熱性能を妨げることはない。
また、本実施形態の場合、スタブ１０６の長さを調整することで、放射ノイズ抑制効果のある周波数を調整することができる。このため、任意周波数の放射ノイズ抑制に適用可能である。
さらに、本実施形態の場合、基板１０１の内層に、特許文献２に記載の技術のような取り付けスペースを設ける必要がないので、省スペースで放射ノイズ抑制効果を実現可能である。
＜第２の実施形態＞
以下、本発明の第２の実施の形態について図面を参照して説明する。本実施形態は、スタブと導体ビアとの関係が第１の実施形態と異なる。その他の構成は第１の実施形態と同様であるので、ここでの説明は省略する。
図１１及び図１２は、本実施形態のスタブと導体ビアの関係を示す平面図である。第１の実施形態では、１つの導体ビア１０５に１つのスタブ１０６が接続していた（図２乃至図５参照）。これに対し、本実施形態では、１つの導体ビア１０５に、例えば２つのスタブ１０６及び１０６´を接続することができる（図１１参照）。また、本実施形態では、１つの導体ビア１０５に、例えば３つのスタブ１０６、１０６´及び１０６´´を接続することもできる（図１２参照）。さらに、本実施形態では、１つの導体ビア１０５に、４つ以上のスタブを接続することもできる。各スタブの平面形状は特段制限されず、あらゆる形状を選択することができる。
なお、本実施形態の電子機器が複数の導体ビア１０５を備える場合、各導体ビア１０５に接続するスタブの数はすべて同じであってもよいし、異なる数が混在してもよい。また、１つのスタブのみが接続した導体ビア１０５が存在してもよい。
また、１つの導体ビア１０５に接続する複数のスタブの中には、長さ（スタブ長）が異なるものが混在してもよい。例えば、１つの導体ビア１０５に接続する複数のスタブのすべての長さが異なってもよい。その他、１つの導体ビア１０５に接続する複数のスタブのすべての長さを同じにすることもできる。
このような本実施形態の電子機器の製造方法は、第１の実施形態と同様にして実現することができる。すなわち、図８（ｃ）に示す状態から銅箔１１２をエッチングしてスタブを形成する際のパターンを本実施形態に合わせて変更し、その他の工程は第１の実施形態と同様にすることで、本実施形態の電子機器を製造することができる。
本実施形態の電子機器によれば、第１の実施形態と同様の作用効果に加えて、以下のような作用効果が実現される。
本実施形態の単位構造１０９は、導体ビア１０５と、当該導体ビア１０５と接続する１つ以上のスタブと、導体プレーン１０４の当該１つ以上のスタブと対峙する領域を含む一部領域と、ヒートシンク１０３の当該１つ以上のスタブと対峙する領域を含む一部領域とを含んで構成される。
ここで、図１３に、図１１に示すように１つの導体ビア１０５に２つのスタブ１０６及び１０６´が接続した単位構造の等価回路図を示す。また、図１４に、図１２に示すように１つの導体ビア１０５に３つのスタブ１０６、１０６´及び１０６´´が接続した単位構造１０９の等価回路図を示す。
第１の実施の形態で説明した通り、本実施形態の構造が電磁バンドギャップ構造として振る舞う周波数帯は、スタブのスタブ長により調整可能である。本実施形態の場合、単位構造１０９の中に長さの異なるスタブを複数設けることができる。かかる場合、各スタブ長に対応した周波数帯において、電磁バンドギャップ構造として振る舞う。このような単位構造１０９により伝搬を抑制可能な放射ノイズの周波数帯は、各スタブ長に対応した周波数帯すべてを含んだ周波数帯となる。すなわち、本実施形態によれば、伝搬を抑制可能な放射ノイズの周波数帯が広くなる。なお、このような本実施形態の場合、伝播を抑制可能な放射ノイズの周波数帯は、連続的な範囲（例：１ＧＨｚ〜５ＧＨｚ）となる場合もあれば、間欠的な範囲（例：１ＧＨｚ〜２．５ＧＨｚかつ３．５ＧＨｚ〜５ＧＨｚ）となる場合もある。
また、単位構造内にスタブ長が同一のスタブが複数ある場合は、それらのスタブは、そのスタブ長に対応する電磁バンドギャップの帯域を広げる効果を持つ。つまり、より広い周波数帯において放射ノイズを抑制することが可能となる。
＜第３の実施形態＞
以下、本発明の第３の実施の形態について図面を参照して説明する。本実施形態は、導体プレーン１０４を備えた基板１０１と、導体ビア１０５及びスタブ１０６が形成された誘電体層１０７とで挟まれた空間における構成が、第１及び第２の実施形態と異なる。その他の構成は第１又は第２の実施形態と同様であるので、ここでの説明は省略する。
図１５は、本実施形態の電子機器の一部を抽出した断面図である。第１及び第２の実施形態においては、導体プレーン１０４を備えた基板１０１と、導体ビア１０５及びスタブ１０６が形成された誘電体層１０７とで挟まれた空間に、空気で満たされた空隙が存在していた（図１参照）。これに対し、本実施形態では、当該空隙の一部又は全部を誘電体の層１１３で埋めている。
このような本実施形態の電気機器の製造方法としては、例えば、第１の実施形態又は第２の実施形態と同様にして図８（ｆ）の状態を得た後、導体プレーン１０４とスタブ１０６との間に存在する空隙に、流動性を有する誘電体材料を流し込み、その後、固めることで形成してもよい。
又は、図８（ａ）に示す両面に銅箔１１１及び１１２が形成された誘電体層１０７の厚さを、電子回路１０２の厚さと同等の厚さにすることで、図８（ｆ）に示すように電子回路１０２上にヒートシンク１０３を取り付けると、上記空隙がなくなるように設計してもよい（図１６参照）。かかる場合、図１６に示すように、銅箔１１２をパターニングして形成されるスタブ１０６と、スタブ１０６が形成されていない領域との間に、スタブ１０６の厚さ分の段差が形成される。そして、当該段差の近傍には、わずかな空隙が残ることとなる。しかし当該空隙は十分に小さいものとなるので、以下で説明する本実施形態の作用効果を十分に実現することができる。
なお、図１６に示す例の場合、導体プレーン１０４は基板１０１の内部に形成され、導体プレーン１０４とスタブ１０６との間には、基板１０１の一部である誘電体の層が存在することとなる。すなわち、導体プレーン１０４とスタブ１０６とが接することはない。
本実施形態の電子機器によれば、第１及び第２の実施形態と同様の作用効果に加えて、以下のような作用効果が実現される。
式（３）によれば、スタブが形成するオープンスタブの入力インピーダンスの周波数依存性は、オープンスタブの実効比誘電率が大きいほど、強くなる。つまり、図１５に示した誘電体の層１１３に用いる物質として比誘電率の高い物質（例：ＬＴＣＣ（Low Temperature Cofired Ceramics）用誘電体セラミックス）を用いることにより、スタブ長ｌを長くすることなく電磁バンドギャップ構造として振る舞う周波数帯を低周波化することが可能になる。
また、図１６に示した構造においても、オープンスタブの実効誘電率は、空隙の占める体積が減少することにより真空の誘電率よりも大きくなる。これより、本実施形態の場合、第１及び第２の実施形態に示した単位構造の小型化が可能となる。結果、単位面積あたりに配置できる単位構造の数を増やすことが可能となる。
＜第４の実施形態＞
以下、本発明の第４の実施の形態について図面を参照して説明する。本実施形態は、伝搬を抑制できる放射ノイズの周波数帯が異なる複数種類の単位構造１０９が配置されている点で、第１乃至第３の実施形態と異なる。その他の構成は第１、第２又は第３の実施形態と同様であるので、ここでの説明は省略する。
図１７及び図１８は、本実施形態の電子機器の断面図であり、第１の実施形態の説明で利用した図２に相当する。なお、図１７及び図１８においては、単位構造１０９を簡易的に正方形で示している。
図１７に示す例の場合、第２の単位構造１０９´が電子回路１０２を囲むようにドーナツ状に配置され、その外周に、第１の単位構造１０９が電子回路１０２を囲むようにドーナツ状に配置されている。
第１の単位構造１０９と第２の単位構造１０９´は、伝搬を抑制できる放射ノイズの周波数帯が異なる。このような構成を実現する手段としては、第１の単位構造１０９が有するスタブ１０６の長さと、第２の単位構造１０９´が有するスタブ１０６の長さを異なるものにする手段が考えられる。その他、各単位構造に含まれるスタブ１０６の数を異なるものにする手段も考えられる。なお、「伝搬を抑制できる放射ノイズの周波数帯が異なる」とは、完全に一致しないことを意味し、一部の周波数帯が重なってもよい。
図１８に示す例の場合、第１の単位構造１０９と第２の単位構造１０９´が交互に一列に、電子回路１０２を囲むようにドーナツ状に配置されている。
なお、図１７及び図１８に示す例の場合、２種類の単位構造が配置されているが、３種類以上の単位構造を配置することも可能である。また、各種単位構造を配置する数は特段制限されず、１つ又は複数配置することができる。さらに、配置する単位構造の数は、種類ごとに異なっていてもよい。さらに、図１７及び図１８に示すように規則正しく単位構造を配置してもよいし、規則性を有さないようにランダムに単位構造を配置してもよい。
本実施形態の電子機器の製造方法は、第１乃至第３の実施形態で説明した製造方法に準じて実現することができる。
本実施形態の電子機器によれば、第１乃至第３の実施形態と同様の作用効果に加えて、以下のような作用効果が実現される。
第１の実施形態で説明した通り、本実施形態の構造が電磁バンドギャップ構造として振る舞う周波数帯は、スタブのスタブ長により調整可能である。つまり、例えば、本実施形態の電子機器が有する複数種類の単位構造のスタブ長を単位構造ごとに異なるものとした場合、各単位構造は各々のスタブ長に対応した各々の電磁バンドギャップ特性を持つ。また、各単位構造が有するスタブの数を異なるものとした場合、各単位構造は各々のスタブの数及び長さに対応した各々の電磁バンドギャップ特性を持つ。
このような異なる電磁バンドギャップ特性を有する複数種類の単位構造を有する本実施形態の電子機器によれば、複数種類の単位構造全体として、広い周波数帯を網羅した電磁バンドギャップ特性を実現することができる。結果、広い周波数帯において放射ノイズを抑制することが可能となる。なお、このような本実施形態の場合、伝播を抑制可能な放射ノイズの周波数帯は、連続的な範囲（例：１ＧＨｚ〜５ＧＨｚ）となる場合もあれば、間欠的な範囲（例：１ＧＨｚ〜２．５ＧＨｚかつ３．５ＧＨｚ〜５ＧＨｚ）となる場合もある。
＜第５の実施形態＞
以下、本発明の第５の実施の形態について図面を参照して説明する。本実施形態は、単位構造１０９の配置方法が、第１乃至第４の実施形態と異なる。その他の構成は第１、第２、第３又は第４の実施形態と同様であるので、ここでの説明は省略する。
図１９は、本実施形態の電子機器の断面図であり、第１の実施形態の説明で利用した図２に相当する。放射ノイズ抑制効果を得たい電磁波の周波数に対する波長をλとしたとき、ヒートシンク端部からの距離がλ/４未満の領域、好ましくはλ／８以下の領域を、領域（ii）１１４と名付ける。
本実施形態では、領域（ii）１１４内に導体ビア１０５を有する単位構造１０９を複数有し、これら複数の単位構造１０９は以下のような関係を有して配置される。すなわち、領域（ii）１１４内に導体ビア１０５を有する複数の単位構造１０９の中の任意の１つを選んだ際、その単位構造１０９の導体ビア１０５から距離λ／２未満、好ましくはλ／４以内に、別の単位構造１０９に含まれる少なくとも１つの導体ビア１０５が位置する。当該導体ビア１０５は、領域（ii）１１４内に位置する。なお、図示するように、本実施形態では、領域（ii）１１４内に導体ビア１０５を有さない単位構造１０９も併せて有することもできる。
図２０に、本実施形態の電子機器の他の例を示す。当該電子機器は、図１９を用いて説明したものと同様に構成されている。
本実施形態の電子機器の製造方法は、第１乃至第４の実施形態と同様にして実現することができる。
本実施形態の電子機器によれば、第１乃至第４の実施形態と同様の作用効果に加えて、以下のような作用効果が実現される。
本実施形態によれば、領域（ii）１１４内に導体ビア１０５を有する単位構造により、導体ビア１０５を短絡端、ヒートシンク１０３の端部を開放端とする、λ／４共振を抑制できる。また、領域（ii）１１４内に導体ビア１０５を有する複数の単位構造の位置関係を、１つの導体ビア１０５からλ／２未満、好ましくはλ/４以内に他の導体ビア１０５を配置するように構成することで、導体ビア１０５を短絡端とするλ／２共振がヒートシンク１０３の端部付近で生じるのを抑制できる。
つまり、本実施形態によれば、ヒートシンク１０３の端部付近において、波長λの電磁波を放射する原因となる共振を抑制できることになるため、大きな放射ノイズ抑制効果を得ることができる。
なお、放射ノイズ抑制効果を得たい電磁波の周波数は設計的事項であるが、例えば２．４ＧＨｚ帯、及び／又は、５ＧＨｚ帯などが考えられる。
＜第６の実施形態＞
以下、本発明の第６の実施形態について図面を参照して説明する。本実施形態は、ヒートシンク１０３の構造、及び、単位構造１０９の配置の仕方が、第１乃至第５の実施形態と異なる。その他の構成は第１、第２、第３、第４又は第５の実施形態と同様であるので、ここでの説明は省略する。
図２１は、本実施形態の電子機器の断面図であり、第１の実施形態の説明で利用した図２に相当する。本実施形態のヒートシンク１０３は、放射ノイズ抑制効果を得たい電磁波の周波数に対する波長をλとした時、ヒートシンク１０３の第１の面の外周の任意の２点を結ぶ線分の長さが、λ／２未満であるような底面を有する。例えば、ヒートシンク１０３の第１の面の形状が図２１に示すような四角形である場合、対角線の長さはλ／２未満である。また、ヒートシンク１０３の第１の面の形状が円形である場合、当該円の直径はλ／２未満である。
そして、本実施形態の電子機器は、ただ１つの単位構造を有する。
本実施形態の電子機器の製造方法は、第１乃至第５の実施形態と同様にして実現することができる。
本実施形態の電子機器によれば、第１乃至第５の実施形態と同様の作用効果が実現される。
すなわち、本実施形態のヒートシンク１０３に設けられた単位構造は、必ず導体ビア１０５を短絡端とし、ヒートシンク１０３の端部を開放端とするλ／４共振を抑えるように動作する。そのため、ただ１つの単位構造で放射ノイズ抑制効果を実現することができる。
＜第７の実施形態＞
以下、本発明の第７の実施形態について図面を参照して説明する。本実施形態は、単位構造１０９の構成が、第１乃至第６の実施形態と異なる。その他の構成は第１、第２、第３、第４、第５又は第６の実施形態と同様であるので、ここでの説明は省略する。
図２２は、本実施形態の電子機器の断面図であり、本実施形態の説明に必要な部分を抽出して示している。本実施形態の単位構造１０９は、スタブ１０６に代えて島状導体１１５を形成している点で、第１乃至第６の実施形態と異なる。単位構造１０９のその他の構成は、第１乃至第６の実施形態と同様である。
島状導体１１５は、導体ビア１０５と接続し、導体プレーン１０４及びヒートシンク１０３と対峙している。島状導体１１５の平面形状は特段制限されず、正方形、長方形、その他の四角形、円形の他、あらゆる形状とすることができる。なお、複数の島状導体１１５を有する場合、それらの平面形状はすべて同一であってもよいし、異なる平面形状が混在していてもよい。
本実施形態の電子機器の製造方法は、第１乃至第６の実施形態と同様にして実現することができる。
本実施形態の電子機器によれば、第１乃至第６の実施形態と同様の作用効果が実現される。なお、図２３に、本実施形態の単位構造の等価回路図を示す。 本実施形態の電子機器は、ヒートシンク１０３の第１の面と、基板１０１に設けられた導体プレーン１０４とが、平行平板導波路を形成する。また、島状導体１１５は、導体プレーン１０４と平行平板キャパシタンスを形成する。等価回路の直列インピーダンス、並列アドミタンスは、それぞれ次式（６）、（７）で表される。
Figure 0005821954
Figure 0005821954
ｊ: 虚数単位
ω: 角周波数
Ｌｐｐｗ: 平行平板導波路インダクタンス
Ｃｐｐｗ: 平行平板導波路キャパシタンス
Ｚｏｓ: オープンスタブ特性インピーダンス
Ｌｖｉａ: 導体ビアインダクタンス
Cpatch: 島状導体と導体プレーン間のキャパシタンス
Ｚ: 伝送線路の直列インピーダンス
Ｙ: 伝送線路の並列アドミタンス
段落［００４１］と同様の議論により、式（7）がインダクタンス性（Ｉｍ［Ｙ］＜０）である周波数では、電磁バンドギャップ構造として振る舞うことが分かる。つまり、本実施形態の単位構造によれば、電磁バンドギャップ構造として振る舞う周波数帯は、島状導体１１５の大きさ、及び／又は、導体ビア１０５の長さ等を調整し、式（７）中のＬvia、Ｃpatchを調整することで、調整可能である。
この出願は、２０１１年６月１０日に出願された日本特許出願特願２０１１−１３０３５８号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (13)

  1. 基板と、
    前記基板の内層、または、表面に設けられた導体プレーンと、
    前記基板に実装された電子回路と、
    前記電子回路の上面に取り付けられ、平面視で前記電子回路と重ならない部分を有し、前記導体プレーンと対峙する、導電性の材料で構成されたヒートシンクと、
    前記ヒートシンクの前記電子回路と接する面で前記ヒートシンクと接続するとともに、前記導体プレーンに向かって延伸する導体ビアと、
    前記導体ビアと接続し、前記導体プレーンと対峙して延伸するスタブと
    を有する電子機器。
  2. 請求項１に記載の電子機器において、
    前記ヒートシンクの前記電子回路と接する面上であって、前記電子回路と接する領域を除く領域に形成された誘電体層を有し、
    前記導体ビアは、前記誘電体層の内部に形成され、
    前記スタブは、前記誘電体層の内部又は表面に形成される電子機器。
  3. 請求項１または２に記載の電子機器において、
    １つの前記導体ビアに、当該導体ビアを起点として延伸する複数の前記スタブが接続している電子機器。
  4. 請求項１から３のいずれか１項に記載の電子機器において、
    前記導体ビアは複数設けられ、
    第１の前記導体ビアと接続する第１の前記スタブの長さと、第２の前記導体ビアと接続する第２の前記スタブの長さは異なる電子機器。
  5. 請求項１から４のいずれか１項に記載の電子機器において、
    放射ノイズを抑制したい電磁波の周波数に対する波長をλとした場合、
    平面視で、前記ヒートシンクの外縁部からの距離がλ／４未満である前記導体ビアを複数有し、
    平面視で、第１の前記導体ビアからλ／２未満の距離に、前記ヒートシンクの外縁部からの距離がλ／４未満である他の前記導体ビアが存在する電子機器。
  6. 請求項５に記載の電子機器において、
    前記放射ノイズを抑制したい電磁波の周波数は、２．４ＧＨｚ帯及び／又は５ＧＨｚ帯である電子機器。
  7. 内層、または、表面に導体プレーンを有する基板に実装された電子回路の上面に取り付けられるヒートシンクの前記電子回路と接する面における前記電子回路と接する領域を除く領域に取り付けられる構造体であって、
    前記ヒートシンクに取り付けられた状態で、前記ヒートシンクの前記電子回路と接する面で前記ヒートシンクと接続する導体ビアと、
    前記導体ビアと接続し、前記ヒートシンクが前記基板に実装された前記電子回路の上面に取り付けられた状態で、前記導体プレーンと対峙するように延伸しているスタブと、
    を有する構造体。
  8. 請求項７に記載の構造体において、
    誘電体層をさらに有し、
    前記導体ビアは、前記誘電体層の内部に設けられ、
    前記スタブは、前記誘電体層の内部又は表面に設けられている構造体。
  9. 請求項７または８に記載の構造体において、
    １つの前記導体ビアに、当該導体ビアを起点として延伸する複数の前記スタブが接続している構造体。
  10. 請求項７から９のいずれか１項に記載の構造体において、
    前記導体ビアは複数設けられており、
    第１の前記導体ビアと接続する第１の前記スタブの長さと、第２の前記導体ビアと接続する第２の前記スタブの長さは異なる構造体。
  11. 請求項７から１０のいずれか１項に記載の構造体において、
    放射ノイズを抑制したい電磁波の周波数に対する波長をλとした場合、
    前記ヒートシンクに取り付けられた状態における平面視で、
    前記ヒートシンクの外縁部からの距離がλ／４未満となる前記導体ビアを複数有し、
    第１の前記導体ビアからλ／２未満の距離に、前記ヒートシンクの外縁部からの距離がλ／４未満である他の前記導体ビアが存在する構造体。
  12. 請求項１１に記載の構造体において、
    前記放射ノイズを抑制したい電磁波の周波数は、２．４ＧＨｚ帯及び／又は５ＧＨｚ帯である構造体。
  13. 内層、または、表面に導体プレーンを有する基板に実装された電子回路の上面に取り付けられるヒートシンクであって、
    前記電子回路と接する面における前記電子回路と接する領域を除く領域に、請求項７から１２のいずれか１項に記載の構造体が取り付けられたヒートシンク。
JP2013519352A 2011-06-10 2012-04-11 電子機器、構造体、及び、ヒートシンク Active JP5821954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013519352A JP5821954B2 (ja) 2011-06-10 2012-04-11 電子機器、構造体、及び、ヒートシンク

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011130358 2011-06-10
JP2011130358 2011-06-10
JP2013519352A JP5821954B2 (ja) 2011-06-10 2012-04-11 電子機器、構造体、及び、ヒートシンク
PCT/JP2012/002516 WO2012169104A1 (ja) 2011-06-10 2012-04-11 電子機器、構造体、及び、ヒートシンク

Publications (2)

Publication Number Publication Date
JPWO2012169104A1 JPWO2012169104A1 (ja) 2015-02-23
JP5821954B2 true JP5821954B2 (ja) 2015-11-24

Family

ID=47295697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013519352A Active JP5821954B2 (ja) 2011-06-10 2012-04-11 電子機器、構造体、及び、ヒートシンク

Country Status (3)

Country Link
US (1) US9629282B2 (ja)
JP (1) JP5821954B2 (ja)
WO (1) WO2012169104A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6020054B2 (ja) * 2012-11-05 2016-11-02 株式会社デンソー 高周波モジュール
JP6387734B2 (ja) * 2014-08-11 2018-09-12 日産自動車株式会社 電源装置
US10122074B2 (en) * 2014-11-19 2018-11-06 Panasonic Intellectual Property Management Co., Ltd. Antenna device using EBG structure, wireless communication device, and radar device
JP6582717B2 (ja) 2015-08-18 2019-10-02 富士電機株式会社 電子電気機器
JP2018137329A (ja) * 2017-02-22 2018-08-30 日立オートモティブシステムズ株式会社 電子制御装置
DE102018107094B4 (de) * 2018-03-26 2021-04-15 Infineon Technologies Austria Ag Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung
CN111587037B (zh) * 2020-05-13 2022-10-28 江苏富联通讯技术有限公司 一种设置有散热结构的5g通信滤波器模块及其装配方法
CN113966070B (zh) * 2021-10-20 2022-04-26 深圳市嘉海辉电子科技有限公司 一种基于ai封装识别系统的电子元件制造用封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0634890B1 (en) * 1993-07-12 1996-12-04 Nec Corporation Packaging structure for microwave circuit
JP4859028B2 (ja) 2006-02-20 2012-01-18 北川工業株式会社 電磁波対策シート、電磁波対策シートの製造方法、および電子部品の電磁波対策構造
JP2007258385A (ja) 2006-03-23 2007-10-04 Yokogawa Electric Corp ヒートシンク装置
WO2008035540A1 (en) * 2006-09-19 2008-03-27 Nec Corporation Apparatus with electronic device mounted therein and method for suppressing resonance of the apparatus
JP4670853B2 (ja) * 2007-10-16 2011-04-13 三菱電機株式会社 送受信モジュール
JP2009283768A (ja) * 2008-05-23 2009-12-03 Yokogawa Electric Corp 冷却シールド装置
JP5380919B2 (ja) * 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
JP5241358B2 (ja) * 2008-07-11 2013-07-17 キヤノン株式会社 プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置
US7848108B1 (en) 2009-08-06 2010-12-07 International Business Machines Corporation Heatsink with periodically patterned baseplate structure
JP5699937B2 (ja) * 2009-12-08 2015-04-15 日本電気株式会社 ノイズ抑制テープ
JP5556162B2 (ja) * 2009-12-14 2014-07-23 日本電気株式会社 電子装置及びノイズ抑制方法

Also Published As

Publication number Publication date
WO2012169104A1 (ja) 2012-12-13
US9629282B2 (en) 2017-04-18
US20140098499A1 (en) 2014-04-10
JPWO2012169104A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
JP5821954B2 (ja) 電子機器、構造体、及び、ヒートシンク
US8004369B2 (en) Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity
US8779874B2 (en) Waveguide structure and printed-circuit board
US8159413B2 (en) Double-stacked EBG structure
US20050104678A1 (en) System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US9468089B2 (en) EBG structure, semiconductor device, and circuit board
JP2010532590A (ja) メタマテリアルを用いた伝送線路の設計方法
JP5761184B2 (ja) 配線基板及び電子装置
US8558120B2 (en) Multilayer board for suppressing unwanted electromagnetic waves and noise
US11309615B2 (en) Dual slot common mode noise filter
JP6123802B2 (ja) 構造体及び配線基板
JP5674363B2 (ja) ノイズ抑制構造を有する回路基板
JP5353042B2 (ja) プリント配線基板
JP2004363975A (ja) 高周波回路
WO2014136595A1 (ja) 構造体、配線基板及び電子装置
JP5673552B2 (ja) 電子機器
JP2008270363A (ja) 高周波パッケージ
JPWO2008010445A1 (ja) 多層プリント回路基板
JP5964785B2 (ja) 高周波伝送線路
KR20120019634A (ko) 광대역 노이즈를 억제하는 전자기 밴드갭 구조
WO2013018257A1 (ja) 配線基板
Wu et al. Systematic design of bandstop power distribution network using resonant vias
JP2015057865A (ja) ノイズ抑制構造を有する回路基板
KR20130061929A (ko) 광대역 노이즈 억제를 위한 전력분배회로망

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150921

R150 Certificate of patent or registration of utility model

Ref document number: 5821954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150