CN101789380B - 内埋芯片封装的结构及工艺 - Google Patents

内埋芯片封装的结构及工艺 Download PDF

Info

Publication number
CN101789380B
CN101789380B CN2009100025826A CN200910002582A CN101789380B CN 101789380 B CN101789380 B CN 101789380B CN 2009100025826 A CN2009100025826 A CN 2009100025826A CN 200910002582 A CN200910002582 A CN 200910002582A CN 101789380 B CN101789380 B CN 101789380B
Authority
CN
China
Prior art keywords
chip
layer
perforation
metal core
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100025826A
Other languages
English (en)
Other versions
CN101789380A (zh
Inventor
府玠辰
欧英德
王永辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2009100025826A priority Critical patent/CN101789380B/zh
Publication of CN101789380A publication Critical patent/CN101789380A/zh
Application granted granted Critical
Publication of CN101789380B publication Critical patent/CN101789380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种内埋芯片封装的工艺如下所述：首先，提供一金属核心层，其具有一第一表面、相对于第一表面的一第二表面、连通第一表面与第二表面的一开口与多个贯孔。接着，将一芯片配置于开口中。然后，形成一介电层于开口与这些贯孔中，以将芯片固定于开口中。之后，分别形成多个导电通道于这些贯孔中，且这些导电通道由介电层的位于这些贯孔内的部分与金属核心层隔绝。接着，以增层法形成一线路结构于金属核心层的第一表面上，且线路结构与芯片以及这些导电通道电性连接。

Description

内埋芯片封装的结构及工艺
技术领域
本发明是有关于一种芯片封装技术，且特别是有关于一种内埋芯片封装的结构与方法。
背景技术
芯片封装的目的是提供芯片适当的信号路径、散热路径及结构保护。传统的打线(wire bonding)技术通常采用导线架(leadframe)作为芯片的承载器(carrier)。随着芯片的接点密度逐渐提高，导线架已无法再提供更高的接点密度，故可利用具有高接点密度的封装基板(packagesubstrate)来取代之，并由导线或凸块(bump)等导电媒体，将芯片封装至封装基板上。
就单一封装的芯片数量而言，除了单芯片封装以外，目前也发展出多芯片封装，例如多芯片模块(MCM)或系统单一封装(SIP)，虽然多芯片封装有助于缩短芯片之间的信号路径，但是多芯片封装的某颗芯片损坏，则其余芯片亦无法使用，这使得多芯片封装的生产成本受制于工艺良率。因此，在某些电路设计中，由堆栈方式来结合多颗单芯片封装也是一种可采用的选择。
发明内容
本发明提出一种工艺，用以制作内埋芯片封装结构。
本发明另提出一种芯片封装结构，其芯片内埋于其基板中。
本发明提出一种内埋芯片封装的工艺如下所述。首先，提供一金属核心层，其具有一第一表面、相对于第一表面的一第二表面、连通第一表面与第二表面的一开口与多个第一贯孔。接着，将一芯片配置于开口中。然后，形成一介电层于开口与这些第一贯孔中，以将芯片固定于开口中。之后，分别形成多个导电通道于这些第一贯孔中，且这些导电通道由位于这些第一贯孔内的所述介电层与金属核心层隔绝。接着，以增层法形成一第一线路结构于金属核心层的第一表面上，且第一线路结构与芯片以及这些导电通道电性连接。
本发明提出一种内埋芯片封装结构包括一金属核心层、一介电层、一芯片、多个导电通道以及一第一线路结构。金属核心层具有一第一表面、相对于第一表面的一第二表面、连通第一表面与第二表面的一开口与多个第一贯孔。介电层配置于这些第一贯孔与开口中。芯片内埋于介电层的位于开口内的部分中。这些导电通道分别配置于这些第一贯孔中，并由介电层的位于这些第一贯孔内的部分与金属核心层隔绝。第一线路结构配置于金属核心层的第一表面上，并与芯片及这些导电通道电性连接。
基于上述，本发明的内埋芯片封装的工艺可制得内埋芯片封装结构。此外，本发明的内埋芯片封装结构是将其芯片内埋于其基板中。
附图说明
为让本发明的上述和其它特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下，其中：
图1A至图10为本发明一实施例的内埋芯片封装的工艺的剖面示意图。
具体实施方式
首先，请参照图1A，提供一金属核心层110，其具有一第一表面112、相对于第一表面112的一第二表面114、连通第一表面112与第二表面114的一开口116与多个第一贯孔118。接着，请再次参照图1A，贴附一热离形材料T至金属核心层110的第一表面112，且热离形材料T覆盖这些第一贯孔118与开口116。
值得注意的是，在本实施例中，金属核心层110的形状实质上呈圆板状(类似晶片的形状)，故可利用半导体晶片级设备对金属核心层110进行本实施例的工艺。如此一来，之后将在金属核心层110上形成的线路结构(未绘示)的工艺良率较高，且其线路层的线宽及线距较小，并可具有较为密集的线路。因此，本实施例的线路结构可具有较少的线路层数。
然后，将一芯片120配置于开口116中，并可固定在热离形材料T上。在本实施例中，芯片120可具有一主动面122与相对于主动面122的一背面124，其中主动面122朝向热离形材料T。
接着，形成一介电层130a于开口116与这些第一贯孔118中，以将芯片120固定于开口116中。在本实施例中，由于芯片120、介电层130a以及金属核心层110皆配置于热离形材料T上，因此，芯片120的主动面122、介电层130a的一表面132a以及金属核心层110的第一表面112实质上切齐。
之后，请再次参照图1A，在本实施例中，可研磨介电层130a的远离热离形材料T的一侧134a，以移除介电层130a的位于开口116与这些第一贯孔118之外的部分，而形成图1B中的一仅位于开口116与这些第一贯孔118中的介电层130。因此，芯片120的背面124、介电层130的一表面134以及金属核心层110的第二表面114可实质上切齐。值得注意的是，由于本实施例的芯片120的主动面122是朝向朝向热离形材料T，故可避免研磨介电层130a时，损坏主动面122。
然后，请参照图1C，移除热离形材料T并翻覆金属核心层110，以使芯片120的主动面122朝向上方，其中移除热离形材料T的方式例如是加热热离形材料T。然后，分别形成多个第二贯孔136于介电层130的位于这些第一贯孔118中的部分，且这些第二贯孔136的孔径D1小于这些第一贯孔118的孔径D2。之后，请参照图1D，形成一种子层140于这些第二贯孔136的内壁上。
然后，请参照图1E，形成一阻镀层150a，以覆盖种子层140的位于第一表面112与第二表面114上的部分。此外，在本实施例中，阻镀层150a还覆盖这些第二贯孔136。接着，请参照图1F，图案化阻镀层150a以形成一图案化阻镀层150，其中阻镀层150a的材质包括感光材料，而图案化阻镀层150a的方法包括曝光显影。图案化阻镀层150具有多个开口152，其分别暴露出这些第二贯孔136与种子层140的位于这些第二贯孔136内的部分142。
之后，请参照图1G，分别形成多个导电通道160于这些第一贯孔118中，且这些导电通道160由介电层130的位于这些第一贯孔118内的部分与金属核心层110隔绝。换言之，这些导电通道160与金属核心层110电性绝缘。详细而言，这些导电通道160分别电镀在种子层140的位于这些第二贯孔136内的部分142上。接着，请参照图1H，移除图案化阻镀层150与种子层140的未被这些导电通道160覆盖的部分。换言之，仅保留种子层140的被这些导电通道160覆盖的部分。
然后，请参照图1I，可将金属核心层110配置于一承载板B上，并可在金属核心层110与承载板B之间配置一粘着层A以接合金属核心层110与承载板B。接着，请参照图1N，以增层法形成一第一线路结构170于金属核心层110的第一表面112上，且第一线路结构170与芯片120以及这些导电通道160电性连接。
值得注意的是，在本实施例中，由于芯片120的主动面122、介电层130的一表面132以及金属核心层110的第一表面112实质上切齐，故形成第一线路结构170的工艺的良率较高。
具体而言，形成第一线路结构170的方法如下所述。首先，请参照图1I，在金属核心层110的第一表面112上形成一绝缘层172a。接着，请参照图1J，图案化绝缘层172a，以形成具有多个开口OP的图案化绝缘层172，其中这些开口OP分别暴露出芯片120的多个芯片接垫126以及各导电通道160的一端162。
然后，请参照图1K，在图案化绝缘层172上全面形成一导电层174a，且导电层174a填入这些开口OP中，以与芯片120以及这些导电通道160电性连接。之后，请参照图1L，图案化导电层174a，以形成一与芯片120以及这些导电通道160电性连接的线路层174。然后，请参照图1M，分别以形成图案化绝缘层172与线路层174的方法，在图案化绝缘层172上依序形成图案化绝缘层176与线路层178，且线路层178与线路层174电性连接。
接着，请参照图1N，在图案化绝缘层176上形成一图案化绝缘层I，图案化绝缘层I具有多个开口OP，以分别暴露出线路层178的多个接垫178a。这些接垫178a适于与之后堆栈于金属核心层110上的芯片封装结构(未绘示)电性连接。在本实施例中，图案化绝缘层172、线路层174、图案化绝缘层176、线路层178与图案化绝缘层I构成第一线路结构170。
然后，在各接垫178a上形成一表面处理层180，以避免这些接垫178a氧化或受到外界污染。形成这些表面处理层180的材质例如为有机保焊剂(Organic Solderability Preservatives，OSP)、镍金(Ni\Au)、镍钯金(Ni\Pd\Au)或锡(Sn)等。
接着，请参照图10，移除承载板B与粘着层A。之后，以增层法在金属核心层110的第二表面114上形成一第二线路结构190，且第二线路结构190与这些导电通道160电性连接。第二线路结构190具有多个接垫198a。
值得注意的是，由于本实施例的芯片120的背面124、介电层130的一表面134以及金属核心层110的第二表面114可实质上切齐，故形成第二线路结构190的工艺的良率较高。
然后，请继续参照图10，在这些接垫198a上分别形成多个焊球S，且这些焊球S与第二线路结构190电性连接。
以下则将就本实施例的内埋芯片封装结构的结构部分进行详细地描述。
请参照图10，本实施例的内埋芯片封装结构100包括一金属核心层110、一介电层130、一芯片120、多个导电通道160以及一第一线路结构170。金属核心层110具有一第一表面112、相对于第一表面112的一第二表面114、连通第一表面112与第二表面114的一开口116与多个第一贯孔118。
介电层130配置于这些第一贯孔118与开口116中，且芯片120内埋于介电层130的位于开口116内的部分中。值得注意的是，由于本实施的金属核心层110的材质例如是铜或是其它适合的金属，因此，金属核心层110的导热性良好。如此一来，金属核心层110可快速传导芯片120于高速运作时所产生的热能，进而提升内埋芯片封装结构100的散热效率。
在本实施例中，介电层130暴露出芯片120的主动面122与背面124。芯片120的主动面122、介电层130的一表面132以及金属核心层110的第一表面112可实质上切齐。芯片120的相对于主动面122的背面124、介电层130的一表面134以及金属核心层110的第二表面114可实质上切齐。
这些导电通道160分别配置于这些第一贯孔118中，并由介电层130的位于这些第一贯孔118内的部分与金属核心层110隔绝。换言之，这些导电通道160与金属核心层110电性绝缘。在本实施例中，内埋芯片封装结构100还包括一种子层140，其位于这些导电通道160与介电层130之间。
具体而言，介电层130具有多个第二贯孔136，且这些第二贯孔136分别位于这些第一贯孔118中。这些第二贯孔136的孔径D1小于这些第一贯孔118的孔径D2。种子层140配置于这些第二贯孔136的内壁上，而这些导电通道160分别配置于这些第二贯孔136内并位于种子层140上。
第一线路结构170配置于金属核心层110的第一表面112上，并与芯片120及这些导电通道160电性连接。第一线路结构170可包括依序堆栈于第一表面112上的图案化绝缘层172、线路层174、图案化绝缘层176、线路层178与图案化绝缘层I，其中线路层174与线路层178电性连接。此外，在本实施例中，可在第一线路结构170的各接垫178a上形成一表面处理层180。
此外，在本实施例中，可在金属核心层110的第二表面114上配置一第二线路结构190，其与这些导电通道160电性连接。第二线路结构190可包括依序堆栈于第二表面114上的图案化绝缘层192、线路层194、图案化绝缘层196、线路层198与图案化绝缘层I，其中线路层194与线路层198电性连接。
第二线路结构190可由配置于其接垫198a上的多个焊球S与外界电性连接。如此一来，芯片120可通过第一线路结构170、这些导电通160、第二线路结构190与这些焊球S电性连接至外界(例如一线路板或另一芯片封装结构)。
综上所述，本发明的内埋芯片封装的工艺可制得内埋芯片封装结构。在某些实施例中，可采用半导体晶片级工艺设备以提高线路密度。此外，本发明的内埋芯片封装结构是将其芯片内埋于其基板中。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的权利要求范围所界定的为准。

Claims (13)

1.一种制造内埋芯片封装的工艺，其特征在于，包括：
提供金属核心层，其具有第一表面、相对于所述第一表面的第二表面、连通所述第一表面与所述第二表面的开口与多个第一贯孔；
将芯片配置于所述开口中；
形成介电层于所述开口与所述第一贯孔中，以将所述芯片固定于所述开口中；
分别形成多个导电通道于所述第一贯孔中，且所述导电通道由位于所述第一贯孔内的所述介电层与所述金属核心层隔绝；以及
以增层法形成第一线路结构于所述金属核心层的所述第一表面上，且所述第一线路结构与所述芯片以及所述导电通道电性连接。
2.如权利要求1所述的制造内埋芯片封装的工艺，其特征在于，还包括：
在形成所述导电通道之后，以增层法形成第二线路结构于所述金属核心层的所述第二表面上，且所述第二线路结构与所述导电通道电性连接。
3.如权利要求2所述的制造内埋芯片封装的工艺，其特征在于，还包括：
在形成所述第二线路结构之后，形成多个焊球于所述第一或所述第二线路结构上，且所述焊球与所述第一或所述第二线路结构电性连接。
4.如权利要求1所述的制造内埋芯片封装的工艺，其特征在于，还包括：
在形成所述介电层之后，研磨所述介电层，以使所述介电层仅位于所述开口与所述第一贯孔中。
5.如权利要求1所述的制造内埋芯片封装的工艺，其特征在于，还包括：
在形成所述导电通道之前，分别形成多个第二贯孔于所述第一贯孔中的所述介电层，且所述第二贯孔的孔径小于所述第一贯孔的孔径；
形成种子层于所述第二贯孔的内壁上；以及
在形成所述导电通道时，所述导电通道分别电镀在位于所述第二贯孔内的所述种子层上。
6.如权利要求5所述的制造内埋芯片封装的工艺，其特征在于，还包括：
在形成所述导电通道之前，形成所述种子层具有位于所述第一表面与所述第二表面上的部分；
形成图案化阻镀层，以覆盖位于所述第一表面与所述第二表面上的所述种子层，且所述图案化阻镀层的多个开口分别暴露出所述第二贯孔；
在形成所述导电通道时，所述导电通道分别电镀在所述第二贯孔中；以及
在形成所述导电通道之后，移除所述图案化阻镀层与所述种子层的未被所述导电通道覆盖的部分。
7.如权利要求1所述的制造内埋芯片封装的工艺，其特征在于，还包括：
在将所述芯片配置于所述开口中之前，贴附热离形材料至所述金属核心层的所述第一表面，其中所述热离形材料覆盖所述第一贯孔与所述开口；
在将所述芯片配置于所述开口中时，将所述芯片固定在所述热离形材料上；以及
在形成所述介电层之后，移除所述热离形材料。
8.如权利要求7所述的制造内埋芯片封装的工艺，其特征在于，所述芯片具有主动面与相对于所述主动面的背面，其中所述主动面朝向所述热离形材料。
9.如权利要求8所述的制造内埋芯片封装的工艺，其特征在于，所述芯片的所述主动面、所述介电层的表面以及所述金属核心层的所述第一表面切齐。
10.一种内埋芯片封装结构，其特征在于，包括：
金属核心层，具有第一表面、相对于所述第一表面的第二表面、连通所述第一表面与所述第二表面的开口与多个第一贯孔；
介电层，配置于所述第一贯孔与所述开口中；
芯片，内埋于所述介电层的位于所述开口内的部分中；
多个导电通道，分别配置于所述第一贯孔中，并由所述介电层的位于所述第一贯孔内的部分与所述金属核心层隔绝；以及
第一线路结构，配置于所述金属核心层的所述第一表面上，并与所述芯片及所述导电通道电性连接。
11.如权利要求10所述的内埋芯片封装结构，其特征在于，还包括：
第二线路结构，配置于所述金属核心层的所述第二表面上，并与所述导电通道电性连接。
12.如权利要求11所述的内埋芯片封装结构，其特征在于，还包括：
多个焊球，配置于所述第一或所述第二线路结构上，并与所述第一或所述第二线路结构电性连接。
13.如权利要求10所述的内埋芯片封装结构，其特征在于，所述芯片的主动面、所述介电层的表面以及所述金属核心层的所述第一表面切齐。
CN2009100025826A 2009-01-23 2009-01-23 内埋芯片封装的结构及工艺 Active CN101789380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100025826A CN101789380B (zh) 2009-01-23 2009-01-23 内埋芯片封装的结构及工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100025826A CN101789380B (zh) 2009-01-23 2009-01-23 内埋芯片封装的结构及工艺

Publications (2)

Publication Number Publication Date
CN101789380A CN101789380A (zh) 2010-07-28
CN101789380B true CN101789380B (zh) 2012-02-15

Family

ID=42532536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100025826A Active CN101789380B (zh) 2009-01-23 2009-01-23 内埋芯片封装的结构及工艺

Country Status (1)

Country Link
CN (1) CN101789380B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2964790A1 (fr) * 2010-09-13 2012-03-16 St Microelectronics Grenoble 2 Composant et dispositif semi-conducteur munis de moyens de dissipation de chaleur
CN102117799B (zh) * 2010-11-25 2013-01-23 日月光半导体制造股份有限公司 埋入型多芯片半导体封装结构及其制造方法
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN102208372B (zh) * 2011-05-19 2015-12-02 华进半导体封装先导技术研发中心有限公司 一种高密度导电通道基板及其制造方法
CN102315136A (zh) * 2011-06-02 2012-01-11 日月光半导体制造股份有限公司 封装结构及其制造方法
JP5998792B2 (ja) * 2012-09-21 2016-09-28 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
US9913385B2 (en) * 2015-07-28 2018-03-06 Bridge Semiconductor Corporation Methods of making stackable wiring board having electronic component in dielectric recess
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體
CN111785645B (zh) * 2020-07-13 2021-12-03 珠海越亚半导体股份有限公司 封装基板及其制作方法
CN112103193B (zh) 2020-08-21 2021-12-03 珠海越亚半导体股份有限公司 一种嵌埋结构及制备方法、基板
CN112820713B (zh) * 2021-01-05 2022-11-22 珠海越亚半导体股份有限公司 一种金属框架封装基板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956193A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 埋入式芯片封装结构
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956193A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 埋入式芯片封装结构
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法

Also Published As

Publication number Publication date
CN101789380A (zh) 2010-07-28

Similar Documents

Publication Publication Date Title
CN101789380B (zh) 内埋芯片封装的结构及工艺
US7763969B2 (en) Structure with semiconductor chips embeded therein
US10134711B2 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
TWI453877B (zh) 內埋晶片封裝的結構及製程
CN102820282B (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
KR100914977B1 (ko) 스택 패키지의 제조 방법
US9685430B2 (en) Embedded package and method thereof
US20070138630A1 (en) Structure of circuit board and method for fabricating same
TWM591703U (zh) 晶片結構
US8900993B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
CN103187314B (zh) 封装载板及其制作方法
TWI269462B (en) Multi-chip build-up package of an optoelectronic chip and method for fabricating the same
US11587905B2 (en) Multi-chip package and manufacturing method thereof
US7157292B2 (en) Leadframe for a multi-chip package and method for manufacturing the same
CN102610583B (zh) 封装载板及其制作方法
US20090321950A1 (en) Stacked semiconductor package with localized cavities for wire bonding
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
CN112701115B (zh) 一种射频前端模块的三维异质集成封装结构及其制作方法
CN104733413A (zh) 一种mosfet封装结构
US8669142B2 (en) Method of manufacturing package structure
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
US20090321951A1 (en) Stacked wire bonded semiconductor package with low profile bond line
CN218385195U (zh) 一种扇出行芯片封装结构
US20170133352A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant