JPH10223624A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10223624A JPH10223624A JP9023592A JP2359297A JPH10223624A JP H10223624 A JPH10223624 A JP H10223624A JP 9023592 A JP9023592 A JP 9023592A JP 2359297 A JP2359297 A JP 2359297A JP H10223624 A JPH10223624 A JP H10223624A
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- silicon oxide
- polyimide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims abstract description 47
- 229920001721 polyimide Polymers 0.000 claims abstract description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- 239000009719 polyimide resin Substances 0.000 claims abstract description 22
- 239000004642 Polyimide Substances 0.000 claims abstract description 20
- 238000007872 degassing Methods 0.000 claims abstract description 18
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 6
- 239000011347 resin Substances 0.000 claims abstract description 5
- 229920005989 resin Polymers 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 239000007795 chemical reaction product Substances 0.000 claims description 11
- 238000007112 amidation reaction Methods 0.000 claims description 9
- 230000009435 amidation Effects 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 68
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 abstract description 16
- 239000013039 cover film Substances 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 2
- 230000008961 swelling Effects 0.000 abstract 2
- 230000002862 amidating effect Effects 0.000 abstract 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 4
- 229910008465 Si—Cu Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012466 permeate Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000012369 In process control Methods 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】ポリイミド系樹脂層を層間絶縁膜として有する
半導体装置のカバー膜のふくれやクラックを防止する。 【解決手段】ポリイミド系樹脂層（４）をＰ−ＣＶＤ酸
化シリコン膜８などで被覆してから脱ガス処理を行な
う。脱ガス処理後に大気中に取り出すことができ、脱ガ
ス処理中のアミド化に伴なう反応生成物の飛散を防止で
きる。
半導体装置のカバー膜のふくれやクラックを防止する。 【解決手段】ポリイミド系樹脂層（４）をＰ−ＣＶＤ酸
化シリコン膜８などで被覆してから脱ガス処理を行な
う。脱ガス処理後に大気中に取り出すことができ、脱ガ
ス処理中のアミド化に伴なう反応生成物の飛散を防止で
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、多層配線を有する半導体装置の製造
方法に関する。
方法に関し、特に、多層配線を有する半導体装置の製造
方法に関する。
【０００２】
【従来の技術】半導体装置の層間絶縁膜としては、平坦
性の良さ、低誘電率、製造プロセスの単純さなどから、
ポリイミド樹脂層又はＳｉを添加したポリイミド樹脂層
（以下シリコンポリイミド樹脂層と記す）などのポリイ
ミド系樹脂層が用いられている。ところがポリイミド系
樹脂層には半導体装置の製造プロセス中で使用される水
分や薬品がポリイミドに入り込む為、しかるべき工程で
これら水分等をポリイミド系樹脂層から外方拡散させて
脱ガスを行なう必要がある。もしこの脱ガス処理を行な
わないと、パシベーション膜の堆積後の熱処理工程ある
いはユーザ使用時の熱により、ふくれが発生し、パシベ
ーションのクラック、配線のふくれ等の損傷が発生す
る。
性の良さ、低誘電率、製造プロセスの単純さなどから、
ポリイミド樹脂層又はＳｉを添加したポリイミド樹脂層
（以下シリコンポリイミド樹脂層と記す）などのポリイ
ミド系樹脂層が用いられている。ところがポリイミド系
樹脂層には半導体装置の製造プロセス中で使用される水
分や薬品がポリイミドに入り込む為、しかるべき工程で
これら水分等をポリイミド系樹脂層から外方拡散させて
脱ガスを行なう必要がある。もしこの脱ガス処理を行な
わないと、パシベーション膜の堆積後の熱処理工程ある
いはユーザ使用時の熱により、ふくれが発生し、パシベ
ーションのクラック、配線のふくれ等の損傷が発生す
る。
【０００３】この従来技術について工程順に説明する
と、図３（ａ）に示すように、半導体基板上のＢＰＳＧ
膜１などの第１の絶縁膜上に例えばＡｌ−Ｓｉ−Ｃｕ合
金膜などでなる第１層アルミニウム系配線２−１，２−
２を形成し、厚さ１００ｎｍ程度の酸化シリコン膜や窒
化シリコン膜をプラズマＣＶＤ法で堆積させて第２の絶
縁膜３を形成し、液状物質（例えばチッソ（株）製のＬ
ＩＸＯＮコート，ＰＩＮ−６００１）を塗布し、熱硬化
させて（キュアを行なって）例えばシリコンポリイミド
樹脂層４を形成する。次に、図３（ｂ）に示すように、
スルーホール５を形成し、図３（ｃ）に示すように、第
２層アルミニウム系配線６を形成する。次に、図３
（ｄ）に示すように、プラズマＣＶＤ法で窒化シリコン
膜７を５００〜１０００ｎｍ程度の厚さに堆積させてカ
バー膜を形成する。次に、図示しないボンディングパッ
ド上のカバー膜を除去し、ペレッタイズし、マウントし
て完成した半導体装置は、２５０℃〜４００℃，３０分
程度の熱処理や実試用により、図４に示すように、ふく
れ１０やクラック１１が発生するという不工合があっ
た。この不工合は、スルーホール５や第２層アルミニウ
ム系配線６の形成時の薬品や水分がシリコンポリイミド
樹脂層４に附着したり取り込まれたりするために起ると
すると、窒化シリコン膜７を形成する直前に例えば窒素
雰囲気で、４００〜４５０℃の熱処理を行なうことが考
えられる。
と、図３（ａ）に示すように、半導体基板上のＢＰＳＧ
膜１などの第１の絶縁膜上に例えばＡｌ−Ｓｉ−Ｃｕ合
金膜などでなる第１層アルミニウム系配線２−１，２−
２を形成し、厚さ１００ｎｍ程度の酸化シリコン膜や窒
化シリコン膜をプラズマＣＶＤ法で堆積させて第２の絶
縁膜３を形成し、液状物質（例えばチッソ（株）製のＬ
ＩＸＯＮコート，ＰＩＮ−６００１）を塗布し、熱硬化
させて（キュアを行なって）例えばシリコンポリイミド
樹脂層４を形成する。次に、図３（ｂ）に示すように、
スルーホール５を形成し、図３（ｃ）に示すように、第
２層アルミニウム系配線６を形成する。次に、図３
（ｄ）に示すように、プラズマＣＶＤ法で窒化シリコン
膜７を５００〜１０００ｎｍ程度の厚さに堆積させてカ
バー膜を形成する。次に、図示しないボンディングパッ
ド上のカバー膜を除去し、ペレッタイズし、マウントし
て完成した半導体装置は、２５０℃〜４００℃，３０分
程度の熱処理や実試用により、図４に示すように、ふく
れ１０やクラック１１が発生するという不工合があっ
た。この不工合は、スルーホール５や第２層アルミニウ
ム系配線６の形成時の薬品や水分がシリコンポリイミド
樹脂層４に附着したり取り込まれたりするために起ると
すると、窒化シリコン膜７を形成する直前に例えば窒素
雰囲気で、４００〜４５０℃の熱処理を行なうことが考
えられる。
【０００４】特開平３−１３１０２８号公報に開示され
ているように、減圧中で加熱後に、外気に触れさせるこ
となく窒化シリコン膜７を形成するのが効果的である
が、加熱後に外気に触れさせてから窒化シリコン膜７を
形成すると前述した不工合が２０〜３０％程度低減はす
るものの著しい効果は認められなかった。
ているように、減圧中で加熱後に、外気に触れさせるこ
となく窒化シリコン膜７を形成するのが効果的である
が、加熱後に外気に触れさせてから窒化シリコン膜７を
形成すると前述した不工合が２０〜３０％程度低減はす
るものの著しい効果は認められなかった。
【０００５】
【発明が解決しようとする課題】前述した特開平３−１
３１０２８号公報に開示されている技術は減圧中で加熱
後に、外気に触れさせることなくカバー膜の形成をしな
ければならず、ＣＶＤ装置の利用効率が低く、工程管理
上の障害となるという問題点がある。又、シリコンポリ
イミド樹脂層が露出した状態で加熱して脱ガスを行なう
ので、シリコンポリイミド樹脂層のアミド化の進行に伴
なう反応生成物等が炉芯管や配管に付着することによっ
て、これらの洗浄もしくは交換が必要なため生産性が低
下したり、ゴミの発生による歩留りや信頼性の低下を招
き易いという問題点もある。
３１０２８号公報に開示されている技術は減圧中で加熱
後に、外気に触れさせることなくカバー膜の形成をしな
ければならず、ＣＶＤ装置の利用効率が低く、工程管理
上の障害となるという問題点がある。又、シリコンポリ
イミド樹脂層が露出した状態で加熱して脱ガスを行なう
ので、シリコンポリイミド樹脂層のアミド化の進行に伴
なう反応生成物等が炉芯管や配管に付着することによっ
て、これらの洗浄もしくは交換が必要なため生産性が低
下したり、ゴミの発生による歩留りや信頼性の低下を招
き易いという問題点もある。
【０００６】なお、特開平３−１２５４６１号公報に
は、ＳＯＧ膜中の未分解ガスの反応を促進する為にＮ2
にＯ3 を添加した雰囲気中で熱処理する手法が示されて
いるが、この手法をポリイミド系樹脂層の脱ガス処理に
適用することも考えられる。
は、ＳＯＧ膜中の未分解ガスの反応を促進する為にＮ2
にＯ3 を添加した雰囲気中で熱処理する手法が示されて
いるが、この手法をポリイミド系樹脂層の脱ガス処理に
適用することも考えられる。
【０００７】しかしながら、脱ガス後に大気に触れる
と、大気中に含まれる水分が再度ポリイミド系樹脂層に
入り込む為、十分な効果は期待できない。
と、大気中に含まれる水分が再度ポリイミド系樹脂層に
入り込む為、十分な効果は期待できない。
【０００８】従って本発明の目的は、工程管理上の障
害、作業性の低下およびゴミの発生の危険性のいずれを
も一層改善できる半導体装置の製造方法を提供すること
にある。
害、作業性の低下およびゴミの発生の危険性のいずれを
も一層改善できる半導体装置の製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ポリイミド系樹脂層を層間絶縁膜として形成
する工程を有する半導体装置の製造方法において、前記
ポリイミド系樹脂層を所定温度に加熱したとき水分を透
過させるがアミド化に伴なう反応生成物の透過を抑制す
る絶縁膜で被覆した後熱処理を行なって前記ポリイミド
系樹脂層の脱ガスをする工程を有するというものであ
る。
造方法は、ポリイミド系樹脂層を層間絶縁膜として形成
する工程を有する半導体装置の製造方法において、前記
ポリイミド系樹脂層を所定温度に加熱したとき水分を透
過させるがアミド化に伴なう反応生成物の透過を抑制す
る絶縁膜で被覆した後熱処理を行なって前記ポリイミド
系樹脂層の脱ガスをする工程を有するというものであ
る。
【００１０】この場合、絶縁膜としてＣＶＤ法により酸
化シリコン膜を形成し、非酸化性雰囲気中で熱処理を行
なうことができる。あるいはプラズマＣＶＤ法により酸
化シリコン膜を形成し、窒素雰囲気中で熱処理を行なう
ことができる。
化シリコン膜を形成し、非酸化性雰囲気中で熱処理を行
なうことができる。あるいはプラズマＣＶＤ法により酸
化シリコン膜を形成し、窒素雰囲気中で熱処理を行なう
ことができる。
【００１１】又、ポリイミド系樹脂膜はシリコンポリイ
ミド樹脂膜、酸化シリコン膜の厚さは８０ｎｍ〜５００
ｎｍ，熱処理の温度は３００℃〜４００℃とすることが
できる。
ミド樹脂膜、酸化シリコン膜の厚さは８０ｎｍ〜５００
ｎｍ，熱処理の温度は３００℃〜４００℃とすることが
できる。
【００１２】ＣＶＤ法、とりわけプラズマＣＶＤ法で形
成した酸化シリコン膜のような絶縁膜で被覆した状態で
熱処理を行なって脱ガスを行なうと主として水分が放出
されアミド化反応の進行にともなう反応生成物の飛散は
少なくなり、又、室温程度の温度で大気に触れても殆ん
ど水分を吸収しない。
成した酸化シリコン膜のような絶縁膜で被覆した状態で
熱処理を行なって脱ガスを行なうと主として水分が放出
されアミド化反応の進行にともなう反応生成物の飛散は
少なくなり、又、室温程度の温度で大気に触れても殆ん
ど水分を吸収しない。
【００１３】
【発明の実施の形態】次に本発明の第１の実施の形態に
ついて説明する。
ついて説明する。
【００１４】図１（ａ）に示すように、絶縁膜１上に第
１層アルミニウム系配線２−１，２−２，・・・を形成
する。この絶縁膜１は、例えば、図示しないＰ型のシリ
コン半導体基板の表面部にフィールド絶縁膜等の素子分
離領域で活性領域を区画し、ＭＯＳトランジスタなどの
素子を形成し、全面に形成した層間絶縁膜を示す。第１
層アルミニウム系配線２−１，２−２，・・・は、絶縁
膜１にしかるべきスルーホール（図示しない）を形成
し、Ａｌ−Ｓｉ−Ｃｕ合金膜などを堆積し、パターニン
グして形成される。次に、ＣＶＤ法などで厚さ１５０ｎ
ｍの酸化シリコン膜３を堆積する。次に、後えばチッソ
（株）製のＬＩＸＯＮコート（グレード名ＰＩＮ−６０
０１）を塗布し、乾燥し、４００℃，６０分程度の熱処
理（キュア）を行なってシリコンポリイミド層４を層間
絶縁膜として形成する。
１層アルミニウム系配線２−１，２−２，・・・を形成
する。この絶縁膜１は、例えば、図示しないＰ型のシリ
コン半導体基板の表面部にフィールド絶縁膜等の素子分
離領域で活性領域を区画し、ＭＯＳトランジスタなどの
素子を形成し、全面に形成した層間絶縁膜を示す。第１
層アルミニウム系配線２−１，２−２，・・・は、絶縁
膜１にしかるべきスルーホール（図示しない）を形成
し、Ａｌ−Ｓｉ−Ｃｕ合金膜などを堆積し、パターニン
グして形成される。次に、ＣＶＤ法などで厚さ１５０ｎ
ｍの酸化シリコン膜３を堆積する。次に、後えばチッソ
（株）製のＬＩＸＯＮコート（グレード名ＰＩＮ−６０
０１）を塗布し、乾燥し、４００℃，６０分程度の熱処
理（キュア）を行なってシリコンポリイミド層４を層間
絶縁膜として形成する。
【００１５】次に、図１（ｂ）に示すように、第１層ア
ルミニウム配線２−１上にスルーホール５を形成する。
次に、Ａｌ−Ｓｉ−Ｃｕ合金膜を堆積しパターニングし
て図１（ｃ）に示すように第２層アルミニウム系配線６
を形成する。
ルミニウム配線２−１上にスルーホール５を形成する。
次に、Ａｌ−Ｓｉ−Ｃｕ合金膜を堆積しパターニングし
て図１（ｃ）に示すように第２層アルミニウム系配線６
を形成する。
【００１６】次にＣＶＤ法、特にプラズマＣＶＤ法によ
り、反応ガスＳｉＨ4 −Ｎ2 Ｏ（キャリアガスとしてＮ
2 を使ってもよい）、温度３５０℃、圧力４７Ｐａの条
件で、図１（ｄ）に示すように、厚さ８０〜５００ｎ
ｍ，好ましくは１２０ｎｍの酸化シリコン膜（Ｐ−ＣＶ
Ｄ酸化シリコン膜８）を形成する。
り、反応ガスＳｉＨ4 −Ｎ2 Ｏ（キャリアガスとしてＮ
2 を使ってもよい）、温度３５０℃、圧力４７Ｐａの条
件で、図１（ｄ）に示すように、厚さ８０〜５００ｎ
ｍ，好ましくは１２０ｎｍの酸化シリコン膜（Ｐ−ＣＶ
Ｄ酸化シリコン膜８）を形成する。
【００１７】Ｐ−ＣＶＤ酸化シリコン膜８の厚さが８０
ｎｍ未満ではＰ−ＣＶＤ酸化シリコン膜８にクラックが
発生し、逆に５００ｎｍを越えると次に行なう熱処理に
よりシリコンポリイミド層４から水分が外方拡散しにく
くなる。ここでは、８０ｎｍと５００ｎｍの両方に対し
て十分に余裕のある１２０ｎｍに設定した。
ｎｍ未満ではＰ−ＣＶＤ酸化シリコン膜８にクラックが
発生し、逆に５００ｎｍを越えると次に行なう熱処理に
よりシリコンポリイミド層４から水分が外方拡散しにく
くなる。ここでは、８０ｎｍと５００ｎｍの両方に対し
て十分に余裕のある１２０ｎｍに設定した。
【００１８】次に、１気圧のＮ2 雰囲気中で３００℃〜
４００℃，３０分〜１時間、例えば、４００℃，３０分
の熱処理（脱ガス処理）を行なう。
４００℃，３０分〜１時間、例えば、４００℃，３０分
の熱処理（脱ガス処理）を行なう。
【００１９】次に、図１（ｅ）に示すように、プラズマ
ＣＶＤ法により窒化シリコン膜を１８０〜５００ｎｍ程
度堆積してカバー膜７Ａを形成する。
ＣＶＤ法により窒化シリコン膜を１８０〜５００ｎｍ程
度堆積してカバー膜７Ａを形成する。
【００２０】このようにし形成した半導体装置を４００
℃，３０分の熱処理を行なったところ（サンプル数１０
０個）、クラックやふくれの発生は認められなかった。
℃，３０分の熱処理を行なったところ（サンプル数１０
０個）、クラックやふくれの発生は認められなかった。
【００２１】又、前述の脱ガス処理による熱処理装置
（特開平３−１３１０２８号公報のものではＣＶＤ装
置）の汚染は、Ｐ−ＣＶＤ酸化シリコン膜８を設けない
で脱ガス処理を行なう場合に比較して著しく少なくな
り、炉芯管や配管の洗浄もしくは交換の頻度は約１０分
の１にすることができた。
（特開平３−１３１０２８号公報のものではＣＶＤ装
置）の汚染は、Ｐ−ＣＶＤ酸化シリコン膜８を設けない
で脱ガス処理を行なう場合に比較して著しく少なくな
り、炉芯管や配管の洗浄もしくは交換の頻度は約１０分
の１にすることができた。
【００２２】図１（ａ）のシリコンポリイミド層４は、
アミド化が完了していないので、脱ガス処理でアミド化
反応が進行すると考えられるが、そのときの反応生成物
がＰ−ＣＶＤ酸化シリコン膜中を拡散して放出されて周
囲を汚染することは十分に抑制される（反応生成物の放
散阻止作用がある）と考えられる。
アミド化が完了していないので、脱ガス処理でアミド化
反応が進行すると考えられるが、そのときの反応生成物
がＰ−ＣＶＤ酸化シリコン膜中を拡散して放出されて周
囲を汚染することは十分に抑制される（反応生成物の放
散阻止作用がある）と考えられる。
【００２３】又、スルーホール５や第２層アルミニウム
系配線６を形成するときの薬品や水、特に水がシリコン
ポリイミド層に取り込まれていると考えられるが、その
うちの水分は、脱ガス処理によりＰ−ＣＶＤ酸化シリコ
ン膜中を拡散して外方に放出される結果、前述したよう
にふくれやクラックの発生が防止されると考えられる。
系配線６を形成するときの薬品や水、特に水がシリコン
ポリイミド層に取り込まれていると考えられるが、その
うちの水分は、脱ガス処理によりＰ−ＣＶＤ酸化シリコ
ン膜中を拡散して外方に放出される結果、前述したよう
にふくれやクラックの発生が防止されると考えられる。
【００２４】なお、アミド化反応に伴なう反応生成物や
薬品はＰ−ＣＶＤ酸化シリコン膜８に遮断されて外部へ
放出されない可能性があり、半導体装置に悪影響がある
危険性が考えられるが、ＰＣＴ（プレッシャー・クッカ
ー・テスト（３００時間））、ＨＨＢＴ（高温高湿バイ
アステスト（８５℃，相対湿度８５％、ＶＤＤ＝７Ｖ，
５００時間））等によっても異常は発生しなかったので
問題はない。
薬品はＰ−ＣＶＤ酸化シリコン膜８に遮断されて外部へ
放出されない可能性があり、半導体装置に悪影響がある
危険性が考えられるが、ＰＣＴ（プレッシャー・クッカ
ー・テスト（３００時間））、ＨＨＢＴ（高温高湿バイ
アステスト（８５℃，相対湿度８５％、ＶＤＤ＝７Ｖ，
５００時間））等によっても異常は発生しなかったので
問題はない。
【００２５】次に本発明の第２の実施の形態について説
明する。
明する。
【００２６】第１の実施の形態と全く同様にして、図２
に示すように、絶縁膜１上に第１層アルミニウム系配線
２−１，２−２，・・・を形成し、シリコンポリイミド
層４を形成する。
に示すように、絶縁膜１上に第１層アルミニウム系配線
２−１，２−２，・・・を形成し、シリコンポリイミド
層４を形成する。
【００２７】次に、第１の実施の形態と同様にして、厚
さ８０〜５００ｎｍのＰ−ＣＶＤ酸化シリコン膜８Ａを
全面に堆積する。次に、１気圧のＮ2 雰囲気中で３００
〜４００℃，３０〜１時間、例えば４００℃，３０分の
脱ガス処理を行なう。
さ８０〜５００ｎｍのＰ−ＣＶＤ酸化シリコン膜８Ａを
全面に堆積する。次に、１気圧のＮ2 雰囲気中で３００
〜４００℃，３０〜１時間、例えば４００℃，３０分の
脱ガス処理を行なう。
【００２８】次に、図２（ｃ）に示すように、第１層ア
ルミニウム系配線２−１上にスルーホール５Ａを形成す
る。次に、Ａｌ−Ｓｉ−Ｃｕ合金膜などを堆積しパター
ニングして第２層アルミニウム系配線６Ａを形成する。
次に、図２（ｅ）に示すように、プラズマＣＶＤ法によ
り、窒化シリコン膜を１８０〜５００ｎｍ程度堆積して
カバー膜７Ｂとする。
ルミニウム系配線２−１上にスルーホール５Ａを形成す
る。次に、Ａｌ−Ｓｉ−Ｃｕ合金膜などを堆積しパター
ニングして第２層アルミニウム系配線６Ａを形成する。
次に、図２（ｅ）に示すように、プラズマＣＶＤ法によ
り、窒化シリコン膜を１８０〜５００ｎｍ程度堆積して
カバー膜７Ｂとする。
【００２９】第２の実施の形態の特色はＰ−ＣＶＤ酸化
シリコン膜８Ａの堆積及び脱ガス処理を、第１層アルミ
ニウム系配線形成後のシリコンポリイミド層４のキュア
後に実施する点である。
シリコン膜８Ａの堆積及び脱ガス処理を、第１層アルミ
ニウム系配線形成後のシリコンポリイミド層４のキュア
後に実施する点である。
【００３０】一般にスルーホール形成の為のリソグラフ
ィー工程と、アルミニウム系配線形成の為のリソグラフ
ィー工程では、ウェット工程で、シリコンポリイミド層
に水分がしみ込む。Ｐ−ＣＶＤ酸化シリコン膜の形成を
第１の実施の形態に比べ、前工程に移動することで、シ
リオンポリイミド層がスルーホール部以外の部分で水分
を吸収する機会を減らすことができる。従って、ふくれ
やクラックの発生する危険性は一層少なくなるという利
点がある。
ィー工程と、アルミニウム系配線形成の為のリソグラフ
ィー工程では、ウェット工程で、シリコンポリイミド層
に水分がしみ込む。Ｐ−ＣＶＤ酸化シリコン膜の形成を
第１の実施の形態に比べ、前工程に移動することで、シ
リオンポリイミド層がスルーホール部以外の部分で水分
を吸収する機会を減らすことができる。従って、ふくれ
やクラックの発生する危険性は一層少なくなるという利
点がある。
【００３１】以上、第１，第２の実施の形態で脱ガス処
理の温度を３００〜４００℃としたのは、３００℃未満
では水分の放出が充分にできず、逆に４００℃を越える
と使用したポリイミドの分解が急増するためである。従
ってポリイミドの種類によってはもっと高い温度で脱ガ
スしてもよいが、アルミニウム系配線にヒロックが発生
するなどの制限がつくので、４５０℃程度が上限とな
る。
理の温度を３００〜４００℃としたのは、３００℃未満
では水分の放出が充分にできず、逆に４００℃を越える
と使用したポリイミドの分解が急増するためである。従
ってポリイミドの種類によってはもっと高い温度で脱ガ
スしてもよいが、アルミニウム系配線にヒロックが発生
するなどの制限がつくので、４５０℃程度が上限とな
る。
【００３２】又、脱ガス処理を１気圧のＮ2 雰囲気中で
行なったが、これはＰ−ＣＶＤ酸化シリコン膜を形成す
るプラズマＣＶＤ装置内で行なってもよいし、外の熱処
理炉で行なってもよい。あるいは、カバー膜の形成を行
なうのと同一装置内で行なってもよい。Ｐ−ＣＶＤ酸化
膜で被覆した後は、室温前後の温度で外気にふれても水
分がシリコンポリイミド層に吸収されることは殆んどな
いし、反応生成物で周囲が汚染されることも殆んどない
からである。
行なったが、これはＰ−ＣＶＤ酸化シリコン膜を形成す
るプラズマＣＶＤ装置内で行なってもよいし、外の熱処
理炉で行なってもよい。あるいは、カバー膜の形成を行
なうのと同一装置内で行なってもよい。Ｐ−ＣＶＤ酸化
膜で被覆した後は、室温前後の温度で外気にふれても水
分がシリコンポリイミド層に吸収されることは殆んどな
いし、反応生成物で周囲が汚染されることも殆んどない
からである。
【００３３】更に、シリコンポリイミド層の代りにポリ
イミド層を形成してもよい。又更に、Ｐ−ＣＶＤ酸化シ
リコン膜の代りにＣＶＤ法で堆積した酸化シリコン膜で
もよい。要するに室温で安定で３００〜４５０℃の温度
範囲である程度水分を透過されるがアミド化による反応
生成物は殆んど透過させない適当な厚さの絶縁膜ならよ
いのである。プラズマＣＶＤ法で形成した酸化シリコン
膜、酸窒化シリコン膜及び窒化シリコン膜は多少とも多
孔性であるので厚さによっては前述の条件を満たすこと
ができると考えられよう。
イミド層を形成してもよい。又更に、Ｐ−ＣＶＤ酸化シ
リコン膜の代りにＣＶＤ法で堆積した酸化シリコン膜で
もよい。要するに室温で安定で３００〜４５０℃の温度
範囲である程度水分を透過されるがアミド化による反応
生成物は殆んど透過させない適当な厚さの絶縁膜ならよ
いのである。プラズマＣＶＤ法で形成した酸化シリコン
膜、酸窒化シリコン膜及び窒化シリコン膜は多少とも多
孔性であるので厚さによっては前述の条件を満たすこと
ができると考えられよう。
【００３４】
【発明の効果】以上説明したように本発明はポリイミド
系樹脂層を層間絶縁膜として形成した後、所定温度に加
熱したとき水分は透過させるがアミド化に伴なう反応生
成物の透過を抑制する絶縁膜で被覆した後熱処理（脱ガ
ス処理）を行なうことにより、脱ガス処理後に室温前後
の温度で大気中に取り出すことができるので、工程管理
が容易となる効果がある。更に、前述の反応生成物が飛
散するのが抑制されるので有害なゴミの発生を少なくで
き歩留及び信頼性が向上し、製造装置を汚染する危険性
が著しく減少し洗浄や部品交換の頻度を少なくでき保守
が容易となり、生産性が向上するという効果もある。
系樹脂層を層間絶縁膜として形成した後、所定温度に加
熱したとき水分は透過させるがアミド化に伴なう反応生
成物の透過を抑制する絶縁膜で被覆した後熱処理（脱ガ
ス処理）を行なうことにより、脱ガス処理後に室温前後
の温度で大気中に取り出すことができるので、工程管理
が容易となる効果がある。更に、前述の反応生成物が飛
散するのが抑制されるので有害なゴミの発生を少なくで
き歩留及び信頼性が向上し、製造装置を汚染する危険性
が著しく減少し洗浄や部品交換の頻度を少なくでき保守
が容易となり、生産性が向上するという効果もある。
【図１】本発明の第１の実施の形態について説明するた
めの（ａ）〜（ｅ）に分図して示す工程順断面図。
めの（ａ）〜（ｅ）に分図して示す工程順断面図。
【図２】本発明の第２の実施の形態について説明するた
めの（ａ）〜（ｅ）に分図して示す工程順断面図。
めの（ａ）〜（ｅ）に分図して示す工程順断面図。
【図３】従来例について説明するための（ａ）〜（ｄ）
に分図して示す工程順断面図。
に分図して示す工程順断面図。
【図４】従来例の問題点について説明するための断面
図。
図。
１ 絶縁膜 ２−１，２−２ 第１層アルミニウム系絶縁膜 ３ 酸化シリコン膜 ４ シリコンポリイミド層 ５，５Ａ スルーホール ６，６Ａ 第２層アルミニウム系配線 ７，７Ａ，７Ｂ カバー膜 ８ Ｐ−ＣＶＤ酸化シリコン膜 １０ ふくれ １１ クラック
Claims (4)
- 【請求項１】 ポリイミド系樹脂層を層間絶縁膜として
形成する工程を有する半導体装置の製造方法において、
前記ポリイミド系樹脂層を所定温度に加熱したとき水分
を透過させるがアミド化に伴なう反応生成物の透過を抑
制する絶縁膜で被覆した後熱処理を行なって前記ポリイ
ミド系樹脂層の脱ガスをする工程を有することを特徴と
する半導体装置の製造方法。 - 【請求項２】 絶縁膜としてＣＶＤ法により酸化シリコ
ン膜を形成し、非酸化性雰囲気中で熱処理を行なう請求
項１記載の半導体装置の製造方法。 - 【請求項３】 プラズマＣＶＤ法により酸化シリコン膜
を形成し、窒素雰囲気中で熱処理を行なう請求項２記載
の半導体装置の製造方法。 - 【請求項４】 ポリイミド系樹脂膜はシリコンポリイミ
ド樹脂膜、酸化シリコン膜の厚さは８０ｎｍ〜５００ｎ
ｍ，熱処理の温度は３００℃〜４００℃である請求項２
記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023592A JPH10223624A (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の製造方法 |
| DE19806334A DE19806334C2 (de) | 1997-02-06 | 1998-02-05 | Herstellungsverfahren einer Zwischenlage-Isolierschicht für eine Halbleitervorrichtung |
| KR1019980003270A KR19980071106A (ko) | 1997-02-06 | 1998-02-05 | 반도체 장치 제조 방법 |
| US09/019,505 US6121160A (en) | 1997-02-06 | 1998-02-06 | Manufacturing method for semiconductor device |
| US09/472,431 US6384483B1 (en) | 1997-02-06 | 1999-12-27 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023592A JPH10223624A (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223624A true JPH10223624A (ja) | 1998-08-21 |
Family
ID=12114862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9023592A Pending JPH10223624A (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6121160A (ja) |
| JP (1) | JPH10223624A (ja) |
| KR (1) | KR19980071106A (ja) |
| DE (1) | DE19806334C2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223624A (ja) * | 1997-02-06 | 1998-08-21 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US6531389B1 (en) * | 1999-12-20 | 2003-03-11 | Taiwan Semiconductor Manufacturing Company | Method for forming incompletely landed via with attenuated contact resistance |
| US6465895B1 (en) | 2001-04-05 | 2002-10-15 | Samsung Electronics Co., Ltd. | Bonding pad structures for semiconductor devices and fabrication methods thereof |
| JP2007142138A (ja) * | 2005-11-18 | 2007-06-07 | Mitsubishi Electric Corp | 半導体装置 |
| US20120191107A1 (en) | 2010-09-17 | 2012-07-26 | Tanner Neal A | Systems and methods for positioning an elongate member inside a body |
| US20120191086A1 (en) | 2011-01-20 | 2012-07-26 | Hansen Medical, Inc. | System and method for endoluminal and translumenal therapy |
| US9138166B2 (en) | 2011-07-29 | 2015-09-22 | Hansen Medical, Inc. | Apparatus and methods for fiber integration and registration |
| US20140148673A1 (en) | 2012-11-28 | 2014-05-29 | Hansen Medical, Inc. | Method of anchoring pullwire directly articulatable region in catheter |
| US20140277334A1 (en) | 2013-03-14 | 2014-09-18 | Hansen Medical, Inc. | Active drives for robotic catheter manipulators |
| US9326822B2 (en) | 2013-03-14 | 2016-05-03 | Hansen Medical, Inc. | Active drives for robotic catheter manipulators |
| US9408669B2 (en) | 2013-03-15 | 2016-08-09 | Hansen Medical, Inc. | Active drive mechanism with finite range of motion |
| US20140276936A1 (en) | 2013-03-15 | 2014-09-18 | Hansen Medical, Inc. | Active drive mechanism for simultaneous rotation and translation |
| US10046140B2 (en) | 2014-04-21 | 2018-08-14 | Hansen Medical, Inc. | Devices, systems, and methods for controlling active drive systems |
| US10463439B2 (en) | 2016-08-26 | 2019-11-05 | Auris Health, Inc. | Steerable catheter with shaft load distributions |
| US11241559B2 (en) | 2016-08-29 | 2022-02-08 | Auris Health, Inc. | Active drive for guidewire manipulation |
| JP6663400B2 (ja) * | 2017-09-11 | 2020-03-11 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置およびプログラム |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
| JPH01150342A (ja) * | 1987-12-07 | 1989-06-13 | Nec Corp | 多層配線構造体及びその製造方法 |
| US5084404A (en) * | 1988-03-31 | 1992-01-28 | Advanced Micro Devices | Gate array structure and process to allow optioning at second metal mask only |
| JPH0217640A (ja) | 1988-07-05 | 1990-01-22 | Nec Corp | 半導体装置 |
| JPH03125461A (ja) * | 1989-10-09 | 1991-05-28 | Fujitsu Ltd | アニール方法 |
| JPH03131028A (ja) * | 1989-10-17 | 1991-06-04 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5161093A (en) * | 1990-07-02 | 1992-11-03 | General Electric Company | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
| JPH0494127A (ja) * | 1990-08-09 | 1992-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04242088A (ja) * | 1991-01-16 | 1992-08-28 | Nec Corp | Ｉｃソケット |
| JPH04324958A (ja) * | 1991-04-25 | 1992-11-13 | Hitachi Ltd | 半導体装置 |
| JP3271272B2 (ja) * | 1991-11-12 | 2002-04-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH08139194A (ja) * | 1994-04-28 | 1996-05-31 | Texas Instr Inc <Ti> | 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス |
| JP3399154B2 (ja) | 1995-05-22 | 2003-04-21 | ソニー株式会社 | 積層絶縁膜のプラズマエッチング方法 |
| US5657537A (en) * | 1995-05-30 | 1997-08-19 | General Electric Company | Method for fabricating a stack of two dimensional circuit modules |
| JPH10223624A (ja) * | 1997-02-06 | 1998-08-21 | Nec Yamagata Ltd | 半導体装置の製造方法 |
-
1997
- 1997-02-06 JP JP9023592A patent/JPH10223624A/ja active Pending
-
1998
- 1998-02-05 KR KR1019980003270A patent/KR19980071106A/ko not_active Application Discontinuation
- 1998-02-05 DE DE19806334A patent/DE19806334C2/de not_active Expired - Fee Related
- 1998-02-06 US US09/019,505 patent/US6121160A/en not_active Expired - Fee Related
-
1999
- 1999-12-27 US US09/472,431 patent/US6384483B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19806334C2 (de) | 2003-03-20 |
| US6384483B1 (en) | 2002-05-07 |
| US6121160A (en) | 2000-09-19 |
| KR19980071106A (ko) | 1998-10-26 |
| DE19806334A1 (de) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223624A (ja) | 半導体装置の製造方法 | |
| JP3449333B2 (ja) | 半導体装置の製造方法 | |
| US20070164390A1 (en) | Silicon nitride passivation layers having oxidized interface | |
| JP2904110B2 (ja) | 半導体装置の製造方法 | |
| JP3125781B2 (ja) | 半導体装置の製法 | |
| JP3230182B2 (ja) | 半導体装置の製造方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JP3113957B2 (ja) | 半導体装置 | |
| JPH10189578A (ja) | 半導体装置の製造方法 | |
| JPH05291177A (ja) | 半導体装置の製造方法 | |
| JP3603296B2 (ja) | 半導体装置の製造方法 | |
| JPH08250449A (ja) | 半導体装置の接続孔の形成方法 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JPH02235331A (ja) | 半導体装置の製造方法 | |
| JPH03131028A (ja) | 半導体装置の製造方法 | |
| JPH02140926A (ja) | 半導体装置の製造方法 | |
| JPH06163724A (ja) | 半導体装置の製造方法 | |
| JP2004288763A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05190689A (ja) | 多層配線形成法 | |
| JPH10189588A (ja) | 半導体装置及びその製造方法 | |
| JPH02140960A (ja) | 半導体装置及びその製造方法 | |
| JPS6376443A (ja) | 半導体装置 | |
| JPH03297141A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000215 |