JPH03131028A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03131028A JPH03131028A JP26948789A JP26948789A JPH03131028A JP H03131028 A JPH03131028 A JP H03131028A JP 26948789 A JP26948789 A JP 26948789A JP 26948789 A JP26948789 A JP 26948789A JP H03131028 A JPH03131028 A JP H03131028A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- spin
- forming
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims abstract description 51
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000002966 varnish Substances 0.000 claims description 2
- 229920001187 thermosetting polymer Polymers 0.000 claims 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 239000004642 Polyimide Substances 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 239000011810 insulating material Substances 0.000 abstract 1
- 229910001020 Au alloy Inorganic materials 0.000 description 9
- 239000003353 gold alloy Substances 0.000 description 9
- 238000001723 curing Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910020169 SiOa Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に、高集積
化された多層配線構造を持つＩＣの高信頼性化に有効で
ある。
化された多層配線構造を持つＩＣの高信頼性化に有効で
ある。
〔従来の技術］
従来より、配線の層間絶縁膜形成に、平坦化の目的でワ
ニス状態でスピンナー塗布し、熱硬化させることにより
無機 （ＳｉＯａ）または有機（ポリイミド）の絶縁膜
が用いられている。ＡＬ配線層間絶縁膜に用いた場合、
熱硬化温度は、（ＡＬ配線における拡散層のＡＬつき抜
けや、ＡＬ中に含まれるＳｉノジュールの形成などの不
具合を回避するため）４５０℃程度以下で処理する。こ
のため溶剤のキュアが完全でなく、スピン塗布絶縁膜中
にはＯＨ基や不純物が含まれる。また、吸湿性を持つた
め、熱硬化後、次工程へ移る時大気に触れ、該スピン塗
布絶縁膜表面は特にキュアが不充分の状態となる。ＡＬ
２層配線を持つＩＣの製造を例に取ると、層間絶縁膜に
スピン塗布絶縁膜を形成後、ＡＬ金合金スパッタ蓄積し
パターニング後、表面パッシベーションＳ ｉ Ｏ２ま
たは５ｉｓＮ４膜を形成する。
ニス状態でスピンナー塗布し、熱硬化させることにより
無機 （ＳｉＯａ）または有機（ポリイミド）の絶縁膜
が用いられている。ＡＬ配線層間絶縁膜に用いた場合、
熱硬化温度は、（ＡＬ配線における拡散層のＡＬつき抜
けや、ＡＬ中に含まれるＳｉノジュールの形成などの不
具合を回避するため）４５０℃程度以下で処理する。こ
のため溶剤のキュアが完全でなく、スピン塗布絶縁膜中
にはＯＨ基や不純物が含まれる。また、吸湿性を持つた
め、熱硬化後、次工程へ移る時大気に触れ、該スピン塗
布絶縁膜表面は特にキュアが不充分の状態となる。ＡＬ
２層配線を持つＩＣの製造を例に取ると、層間絶縁膜に
スピン塗布絶縁膜を形成後、ＡＬ金合金スパッタ蓄積し
パターニング後、表面パッシベーションＳ ｉ Ｏ２ま
たは５ｉｓＮ４膜を形成する。
［発明が解決しようとする課題］
しかしながら、ＡＬ金合金５ｉ＝Ｎ、膜はＯＨ基や不純
物のバリアとなるため、スピン塗布絶縁膜中の不純物は
後工程の加熱時にバルク中に拡散して、Ａｃｔｉｖｅな
Ｔｒ領領域異常を発生させる。また、スピン塗布膜とＡ
Ｌ金合金５ｉｓＮ＜膜の間にボイドを生じたり、ＡＬ金
合金Ｓｉ。
物のバリアとなるため、スピン塗布絶縁膜中の不純物は
後工程の加熱時にバルク中に拡散して、Ａｃｔｉｖｅな
Ｔｒ領領域異常を発生させる。また、スピン塗布膜とＡ
Ｌ金合金５ｉｓＮ＜膜の間にボイドを生じたり、ＡＬ金
合金Ｓｉ。
Ｎ４膜を飛ばしたりするという不具合が発生する。
本発明は、かかる従来の不具合を解決し、配線層間にス
ピン塗布絶縁膜が形成され、かつ、スピン塗布絶縁膜の
吸湿や、キュア不足によって発生するＩＣの信頼性上の
問題を回避することを目的とする。
ピン塗布絶縁膜が形成され、かつ、スピン塗布絶縁膜の
吸湿や、キュア不足によって発生するＩＣの信頼性上の
問題を回避することを目的とする。
〔課題を解決するための手段１
本発明は、スピン塗布絶縁膜上に、金屑薄膜または絶縁
薄膜を形成する時、減圧中でウェハーを加熱後、外気に
取り出すことなく、該金属または絶縁膜を形成すること
を特徴とする１本発明によれば、減圧中で加熱キュアす
るため、スピン塗布絶縁膜中の溶媒と不純物、特に表面
の溶媒は外に拡散しキュアがより完全になる。このため
、上層にＡＬ金合金５ｉｓＮｉ膜のようなバリアが形成
されても、後工程の熱処理でスピン塗布絶縁膜のキュア
が進まず、ＯＨ基や不純物のバルク中への拡散は抑制さ
れ、また、ＡＬ金合金５ｉｘＮ４膜の飛びが回避できる
。
薄膜を形成する時、減圧中でウェハーを加熱後、外気に
取り出すことなく、該金属または絶縁膜を形成すること
を特徴とする１本発明によれば、減圧中で加熱キュアす
るため、スピン塗布絶縁膜中の溶媒と不純物、特に表面
の溶媒は外に拡散しキュアがより完全になる。このため
、上層にＡＬ金合金５ｉｓＮｉ膜のようなバリアが形成
されても、後工程の熱処理でスピン塗布絶縁膜のキュア
が進まず、ＯＨ基や不純物のバルク中への拡散は抑制さ
れ、また、ＡＬ金合金５ｉｘＮ４膜の飛びが回避できる
。
［実 施 例］
以下、実施例にもとすいて本発明を説明する。
第１〜３図は、本発明による半導体装置の製造方法をＡ
Ｌ合金２層配線工程に適用した場合の工程断面図を示し
ている。第１図では、Ｓｉ基板１上には、多数のトラン
ジスターが形成され、第１層のＡＬ合金配線３と絶縁膜
２により分離されている。第１層のＡＬ配線３形成後、
層間絶縁膜を気相成長（ＣＶＤ）反応によるＳｉ０ｇ膜
で４形成後、スピン塗布絶縁ＩＩＩ （ポリイミド、Ｓ
ｉＯ□）５により平坦化されている。第２図では、第２
層のＡＬ金合金スパッタ形成している。この時ＡＬ合金
６スパツタ前には、同じ装置の異なるチャンバーの減圧
中で３００℃〜５００℃の温度で熱処理を行なっている
。このためスピン塗布絶縁膜５とＡＬ合金６の界面には
、後工程の熱処理でキュアが進んで発生するガスは無い
、また、下地５ｉ０２膜４を通ってバルク中へ拡散する
不純物も抑制される。第３図では、ＡＬ２層配線６をパ
ターニング後、５ｉｓＮ４膜７をＣＶＤ形成し表面を保
護している。この時、５ｉｓＮ４膜形成前に、同じ装置
の同一チャンバーの減圧中で３００〜４５０℃の温度で
熱処理を行なう、この熱処理により、ＡＬ６パターニン
グ後、大気放置時に吸湿した成分がキュアされる。この
ため５ｉｓＮ４膜７とスピン塗布絶縁膜界面にはボイド
が発生せず。
Ｌ合金２層配線工程に適用した場合の工程断面図を示し
ている。第１図では、Ｓｉ基板１上には、多数のトラン
ジスターが形成され、第１層のＡＬ合金配線３と絶縁膜
２により分離されている。第１層のＡＬ配線３形成後、
層間絶縁膜を気相成長（ＣＶＤ）反応によるＳｉ０ｇ膜
で４形成後、スピン塗布絶縁ＩＩＩ （ポリイミド、Ｓ
ｉＯ□）５により平坦化されている。第２図では、第２
層のＡＬ金合金スパッタ形成している。この時ＡＬ合金
６スパツタ前には、同じ装置の異なるチャンバーの減圧
中で３００℃〜５００℃の温度で熱処理を行なっている
。このためスピン塗布絶縁膜５とＡＬ合金６の界面には
、後工程の熱処理でキュアが進んで発生するガスは無い
、また、下地５ｉ０２膜４を通ってバルク中へ拡散する
不純物も抑制される。第３図では、ＡＬ２層配線６をパ
ターニング後、５ｉｓＮ４膜７をＣＶＤ形成し表面を保
護している。この時、５ｉｓＮ４膜形成前に、同じ装置
の同一チャンバーの減圧中で３００〜４５０℃の温度で
熱処理を行なう、この熱処理により、ＡＬ６パターニン
グ後、大気放置時に吸湿した成分がキュアされる。この
ため５ｉｓＮ４膜７とスピン塗布絶縁膜界面にはボイド
が発生せず。
バルク中への不純物拡散もない、この時、熱処理を、ス
ピン塗布絶縁膜の硬化（キュア）温度より高い温度で行
なうとキュアが進みＡＬ配線６が飛ぶことがある。従っ
て、この熱処理温度は硬化温度より低い方が好ましい。
ピン塗布絶縁膜の硬化（キュア）温度より高い温度で行
なうとキュアが進みＡＬ配線６が飛ぶことがある。従っ
て、この熱処理温度は硬化温度より低い方が好ましい。
［発明の効果１
以上説明したように、本発明によれば、スピン塗布絶縁
膜中のＯＨ基や不純物のバルク（Ａｃｔｉｖｅなトラン
ジスタ領域）への拡散が抑制される。かつ、スピン塗布
膜と上層の薄膜との界面にボイドが形成されることはな
い、従って、高集積化された多層配線構造を持つ高信頼
性ＩＣを可能にする、半導体装置の製造方法を提供する
。
膜中のＯＨ基や不純物のバルク（Ａｃｔｉｖｅなトラン
ジスタ領域）への拡散が抑制される。かつ、スピン塗布
膜と上層の薄膜との界面にボイドが形成されることはな
い、従って、高集積化された多層配線構造を持つ高信頼
性ＩＣを可能にする、半導体装置の製造方法を提供する
。
第１図〜第３図は、それぞれ本発明による半導体装置の
製造方法の工程断面図。 Ｓｉ基板 Ｓ ｉ Ｏ＊ ＡＬ金合 金ｉＯ□ スピン塗布絶縁膜 ＡＬ金合 金ｉ３Ｎ４
製造方法の工程断面図。 Ｓｉ基板 Ｓ ｉ Ｏ＊ ＡＬ金合 金ｉＯ□ スピン塗布絶縁膜 ＡＬ金合 金ｉ３Ｎ４
Claims (3)
- （１）多層の金属（例えばＡＬ合金）配線を持つＩＣの
配線層間膜形成において、少なくとも一層、ワニス状態
でスピンナー塗布し、熱硬化させることによって得られ
る無機または有機の絶縁膜を用いる半導体装置において
、該スピン塗布絶縁膜上に金属薄膜または絶縁薄膜を形
成する時、減圧中で加熱後に、外気に触れることなく、
該薄膜を形成することを特徴とする半導体装置の製造方
法。 - （２）スピン塗布絶縁膜を熱硬化により形成後、ウェハ
ー全面で露出した該スピン塗布絶縁膜上に、金属薄膜ま
たは絶縁薄膜を形成する時、減圧中で該熱硬化温度以上
の高温で加熱後、外気に触れることなく、該薄膜を形成
することを特徴とする請求項１記載の半導体装置の製造
方法。 - （３）スピン塗布絶縁膜を熱硬化により形成後、ウェハ
ー面一部領域のみが露出し、残りの領域が他の薄膜で覆
われている該スピン塗布絶縁謹上に、金属薄膜または絶
縁薄膜を形成する時、減圧中で該熱硬化温度以下の低温
で加熱後、外気に触れることなく、該薄膜を形成するこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26948789A JPH03131028A (ja) | 1989-10-17 | 1989-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26948789A JPH03131028A (ja) | 1989-10-17 | 1989-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03131028A true JPH03131028A (ja) | 1991-06-04 |
Family
ID=17473126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26948789A Pending JPH03131028A (ja) | 1989-10-17 | 1989-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03131028A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121160A (en) * | 1997-02-06 | 2000-09-19 | Nec Corporation | Manufacturing method for semiconductor device |
| KR100763675B1 (ko) * | 2006-05-24 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 평탄화 방법 |
| CN107086174A (zh) * | 2017-04-17 | 2017-08-22 | 上海华虹宏力半导体制造有限公司 | 改善顶层金属层的黏附强度的方法 |
-
1989
- 1989-10-17 JP JP26948789A patent/JPH03131028A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121160A (en) * | 1997-02-06 | 2000-09-19 | Nec Corporation | Manufacturing method for semiconductor device |
| US6384483B1 (en) | 1997-02-06 | 2002-05-07 | Nec Corporation | Manufacturing method for semiconductor device |
| KR100763675B1 (ko) * | 2006-05-24 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 평탄화 방법 |
| CN107086174A (zh) * | 2017-04-17 | 2017-08-22 | 上海华虹宏力半导体制造有限公司 | 改善顶层金属层的黏附强度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522005B1 (en) | Integrated circuit device comprising low dielectric constant material for reduced cross talk | |
| JPH03222426A (ja) | 多層配線形成法 | |
| JPH03131028A (ja) | 半導体装置の製造方法 | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JPH06291202A (ja) | 半導体装置の製造方法 | |
| JPH01150342A (ja) | 多層配線構造体及びその製造方法 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPS6255703B2 (ja) | ||
| JP3085162B2 (ja) | デバイスの絶縁被覆方法 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JPH0618239B2 (ja) | 半導体装置 | |
| JPS6377139A (ja) | 絶縁膜の形成方法 | |
| JPH01154536A (ja) | 半導体装置の製造方法 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPH03120745A (ja) | 半導体装置の製造方法 | |
| JPH01185951A (ja) | 半導体装置 | |
| US20030143847A1 (en) | Method of forming low dielectric constant insulating layer and method of manufacturing semiconductor device | |
| JPS63128730A (ja) | 多層配線方法 | |
| JPS6125219B2 (ja) | ||
| JPH03153038A (ja) | 半導体装置の製造方法 | |
| JPH07111968B2 (ja) | 半導体装置の製造方法 | |
| JPH06302590A (ja) | 半導体装置及びその製造方法 | |
| JPH0494127A (ja) | 半導体装置の製造方法 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPH0443641A (ja) | 半導体素子の製造方法 |