JPH03153038A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03153038A
JPH03153038A JP29261789A JP29261789A JPH03153038A JP H03153038 A JPH03153038 A JP H03153038A JP 29261789 A JP29261789 A JP 29261789A JP 29261789 A JP29261789 A JP 29261789A JP H03153038 A JPH03153038 A JP H03153038A
Authority
JP
Japan
Prior art keywords
layer
film
interconnection
wiring
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29261789A
Other languages
English (en)
Inventor
Masahiro Yamada
正弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29261789A priority Critical patent/JPH03153038A/ja
Publication of JPH03153038A publication Critical patent/JPH03153038A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置とくに、AL多層配線構造の半導
体装置の耐湿性を強化した構造に関する[従来の技術] 第2図の従来からのAL多層配線構造、ここではALZ
層構造の半導体装置をもって説明する。
半導体装置では、MOS型、BlPOLA型とも下地の
デバイスとそのデバイスで任意の回路を構成するための
配線層からなる。ここでは、その配線層について述べる
。AL2層配線構造に於いては、第1層AL配線22に
より実デバイスと接続するが、その場合実デバイスとの
間に、第1絶縁膜21を設け、接続部(通常コンタクト
ホールと呼んでいるが)以外の場所では・絶縁性を保つ
ようにしている。ところが、一般にはこの第1絶縁股に
はPSG膜とよばれているリンを含むシリケートガラス
を使っている。これは、リンを添加することに汚染物を
リンがゲッタリングし、実デバイスの影響を防ぐためと
、リンを含むことでシリケートガラスを柔らか(シ、ク
ラックしに(くすること、さらに、実デバイスのもつ段
差を平担化するなどの目的で使われている。そして、第
2層AL配線24との間にも、同じ(第2絶縁膜23を
形成しており、必要なところに、V工Aホールとよばれ
る接続部を設けて、第2AL配線24と第1AL配線2
4を接続している。第2絶縁膜25も第1絶縁膜21と
同じ<pso膜を使うことが多いが、最近では、プラズ
マ窒化膜やポリイミド瞑などを使っているケースもある
。と(にこの膜には第1絶縁膜21のようにゲタタリン
グを期待する必要がないためと考える。さらに、第2J
ΔAL配線上には、パッシベーション膜25とよばれる
保護膜を設けている。この瞑も以前はPSG膜が中心で
あったが、最近では、低温で形成でき、水分を通しにく
いプラズマ窒化膜を使うことが主流となってきている。
[発明が解決しようとする課題] さて、このような構造で時々問題となるのが、プラスチ
ックパッケージやチップオンボード実装のようにハーメ
チック7−ル実装でないケースの耐湿性とくに、第1層
及び第2層AL配線の腐食の発生である。これは、上記
のような実装では使われる環境たとえば高温高湿な環境
で使われると、半導体装置表面に水分が浸入してくる。
いくら耐湿性のよいパッシベーション膜25でもある程
度の水分はその下層方向に入るため浸入を完全には防げ
れない。さらに浸入した水分は笛2絶縁膜23を通り、
第1絶縁膜21に達する。ここで第1絶縁膜はPSG膜
を使っているため浸入した水分とPSGlilに入って
いるリンとが反応してリン酸水沼液となる。このリン酸
はALを腐蝕するため、第1AL配線22さらには、第
2絶縁膜23を通り、第2AL配線24を腐蝕させてし
まい、最悪のケースその腐蝕が原因で、半導体装置が不
良となることがあった。
そこで、本発明は、この水分浸入により発生するAL腐
蝕を防ぐことを目的として、耐湿性、耐蝕性の強いAL
配線構造を提供するものである。
[課題を解決するための手段] 本発明では、耐蝕性の強いAL配線を形成する方法とし
てアルミナ膜を利用する。
[実施例コ 本発明の実施例を第1図に示す。尚本説明で髪ま第1A
L配線22の周辺工程について述べその前工程について
は、従来通りの工程でとり行った。絶縁膜1上に、第1
層AL配線層2を、スパッタリング法で蒸着し、さらに
、フォトエツチング工程を行ない所定のパターンを形成
する。(第1図(α))、本例では、第1層AL配線層
2の材料として、311%、OuO,1%を含む、A 
t −S i −Ou合金を用いた。次に、シラノール
(Si(OH)4 )を5〜5%含む、エタノールで希
釈されたスピンオングラス(SOG)溶Mを、スピンナ
ーで塗布し、平担部で約1000 ’Aの厚みとなるよ
う゛SOG膜3を形成し、100℃〜200℃の窒素雰
囲気のベーク炉で充分転線させ、エタノール、水分を飛
ばす。(第1図Cb)′) さらに、350℃〜450
℃の温度で空気中もしくは、窒素あるいは水素を含む窒
素雰囲気、又は酸素中で、10分〜50分熱処理を行な
い、SOG@5をアニールする。この時、雰囲気中に含
まれる酸素、あるいはSOG膜に残留する水分と第1A
L配線2が反応し、第1層AL配線層20表面に、11
oXのアルミナ膜4が形成される。(第1図(C)) 以降の工程は、従来通りの方法をもって行えばよいが、
第2層AL配線とのV工Aホールでのコンタク°トを、
オーミックにとるためには、ここで形成されたアルミナ
膜4を、V工人ホール上では除去する必要がある。その
ため、第2層ALをスパッタリングする前に、スパッタ
リングエッチによりアルミナ膜4を充分とりのぞくよう
にする。
[発明の効果コ 本発明では′、従来の方法に対し3つの効果がある。1
つは、第1AL配線22アルミナ膜を形成することによ
り耐蝕性に秀れたAL配線層となったこと。2つ目は、
工程中に、アルミナ膜を形成することにより、後工程で
のヒロック発生を抑制できるようになったこと、これに
よりヒロックによる第1層AL配線と第2層AL配線の
ショートが皆無となった。最後の効果はSO3膜による
平担化が行なわれることである。
以上の3つの効果がこのrujlな方法により容易に得
ることができた。
【図面の簡単な説明】
第1図(α)、(b)、(C)が本発明の製造方法を示
す図である。5が5OGlfi、4がアルミナ願である
。 第2図が従来例のAt2層配線構造を示す図である。 以 上

Claims (1)

    【特許請求の範囲】
  1.  2層以上のAl系金属配線を有する半導体装置に於い
    て、最上層を除く全ての配線層を形成したのち、シラノ
    ール・エタノールからなるスピンオングラスを形成し、
    450℃以下の熱処理を行ない該配線層の一部をアルミ
    ナ化することを特徴とする半導体装置の製造方法。
JP29261789A 1989-11-10 1989-11-10 半導体装置の製造方法 Pending JPH03153038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29261789A JPH03153038A (ja) 1989-11-10 1989-11-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29261789A JPH03153038A (ja) 1989-11-10 1989-11-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03153038A true JPH03153038A (ja) 1991-07-01

Family

ID=17784120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29261789A Pending JPH03153038A (ja) 1989-11-10 1989-11-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03153038A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182957A (ja) * 2009-02-06 2010-08-19 Seiko Instruments Inc 半導体装置の製造方法、半導体装置、および半導体製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182957A (ja) * 2009-02-06 2010-08-19 Seiko Instruments Inc 半導体装置の製造方法、半導体装置、および半導体製造装置

Similar Documents

Publication Publication Date Title
JPH03153038A (ja) 半導体装置の製造方法
JPH06291202A (ja) 半導体装置の製造方法
US5583077A (en) Integrated dual layer passivation process to suppress stress-induced metal voids
JPS584948A (ja) 半導体装置
JPS60109248A (ja) 半導体集積回路装置の製造方法
US10978414B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JPS58137233A (ja) 半導体装置
JPH03153036A (ja) 半導体装置
JPS62154643A (ja) 半導体装置の製造方法
JPH03131028A (ja) 半導体装置の製造方法
JPH01183836A (ja) 半導体装置の製造方法
JPH03153037A (ja) 半導体装置の製造方法
JPH0618239B2 (ja) 半導体装置
JPS5951747B2 (ja) 微小配線構造体
JPH01308052A (ja) 半導体装置
JPH03149820A (ja) 半導体装置の製造方法
JPS615550A (ja) 半導体装置およびその製造方法
JPS5882534A (ja) 半導体装置
JPS63120445A (ja) 半導体装置の製造方法
JPH05152444A (ja) 半導体装置の製造方法
JPS63226946A (ja) 半導体装置
JPH01128449A (ja) 平担化された層間絶縁膜の形成方法
JPS62183126A (ja) 半導体装置の製造方法
JPS6125219B2 (ja)
JPS58216442A (ja) アルミニウム配線の形成方法