JPH01308052A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01308052A
JPH01308052A JP13908888A JP13908888A JPH01308052A JP H01308052 A JPH01308052 A JP H01308052A JP 13908888 A JP13908888 A JP 13908888A JP 13908888 A JP13908888 A JP 13908888A JP H01308052 A JPH01308052 A JP H01308052A
Authority
JP
Japan
Prior art keywords
film
insulating layer
interlayer insulating
insulating film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13908888A
Other languages
English (en)
Other versions
JPH077802B2 (ja
Inventor
Keiji Kobayashi
啓二 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15237207&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH01308052(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13908888A priority Critical patent/JPH077802B2/ja
Publication of JPH01308052A publication Critical patent/JPH01308052A/ja
Publication of JPH077802B2 publication Critical patent/JPH077802B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置に係り、特に多層配線構造を有す
゛る半導体装置の層間絶縁膜に関する。 (従来の技術) 近年、半導体集積回路装置において島集積化および高性
能化への要求はまずまり^まってきており、特に論理L
SIでは配線が不規則なため配線の専有面積が増大し、
多層配線構造をとることが必須となっている。 多層配線構造においては、加工性の面では層間絶縁膜は
薄ければ薄いほどよく、また上層に形成される配線パタ
ーンのパターン精度の向上のためにも平坦であるのが望
ましい。 イこで、層間絶縁膜を互いに異なる2層以、l二の絶縁
膜の積層構造とする方法が提案されている。 この4M造では、ψ層構造の場合に比べて、平坦性も向
上し、絶縁性もある程度は向上する。 しかしながら、従来の絶縁膜では、膜厚が薄くなると以
前としてリーク電流がR生じ易く、信頼性低下の原因と
なるという問題があった。 (−発明が解決しようとする課題) そこで、平坦性がよく、絶縁性の高い層間絶縁膜を得る
ためにさまざまな研究が重ねられている。 本発明は、前記実情に鑑みてなされたもので、平坦性が
よくかつリークが少ない層間絶縁膜を提供することを目
的とする。 〔発明の構成〕 (課題を解決するための手段) そこで本発明では、各配線層間に介在する層間絶縁膜が
、酸化膜からなる第1の絶縁層と、モル分極率が1.0
以下である第2の絶IIt層を含むようにしている。 また本発明では、各配線層間に介在する肋間絶縁膜が酸
化膜からなる第1の絶縁層と、水酸琺(Oト1基)濃度
が800 DoIIL:1.’Fである第2の絶縁層と
を含むようにしている。 (作用) 上記構成によれば、モル分極率が1.0以下である第2
の絶amを含むことにより、チャージを運ぶ分権性イオ
ンを低減する口とができるため、電流−電圧特性のシフ
トを抑え、リーク電流をLSlにおける許容レベル以下
に抑えることができる。 また、木ブを明者は、水M基(OH基)2I!度が8o
 o ppm以下では比抵抗が1015ΩC1lである
のに対し、800ppII/j:境に大
【1】に(10
130CIIJX 下に)低下してしまうということを
発見した。そこで、層間絶縁膜の少なくとも一層に水M
基(OH基)!厄が800 ppm以下である絶R層を
含むことにより、十分な絶縁機能を得ることができる。 さらに、このようなモル分極率が1.0以下である絶縁
層および水酸基(OH基)!!度が8000D11以下
である絶縁層は、いずれも常磁性欠陥が大幅に低減され
ている。 (実施例) 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。 実施例1 この半導体装置は、図に示でように、所望の素子領域(
図示せず)の形成されたシリコン基板1上にアルミニウ
ム層からなる第1の配線パターン2と同じくアルミニウ
ム層からなる第2の配線パターン3とが、膜厚1.2μ
mのBF2ドープされたホウリン酸ガラス4aと、プラ
ズマCVD法によって形成された膜厚1.0μmの酸化
シリコン膜3!024bとの21i!14ill造体か
らなる眉間絶縁膜4を介して順次MA層された多層配線
を具備してなるものである。 そしてこのホウリン酸ガラス膜4aは分極率0.008
5とした。 この多層配線において、基板温度が150℃のとき、第
1の配線パターン2と第2の配線パターン3との間に5
Vの電圧を印加した場合、層間リーク電流は10”A以
下であった。 また、層間絶縁膜4は平坦性もよく、層間絶縁膜4中の
応力も200kg/cm2以下であった。 実施例2 また第2の実施例の多層配線6よ、実施例1の多層配線
において、層間絶縁膜4のみを以下のように変形したも
ので、他は同様である。すなわち、この層間絶縁膜はプ
ラズマCV D法によって形成された膜厚1.0μmの
窒化シリコンj漠5i3N44aと、プラズマCVD法
によって形成された膜厚1.011mの酸化シリコンI
EI)8i024bとの2層m造体で構成されている。 この酸化シリコン膜の形成に用いられるターゲット用の
酸化シリコンとしては、原料を精製した後、真空溶融し
脱水処理を行うことにより、水酸基を除去したものを用
いた。 なおこれら両膜の膜中の水MW(OH基)m度は11)
p11以下であった。 また、この多層配線において、基板温度が100℃のと
き、第1の配線パターン2と第2の配線パターン3との
間に5■の電圧を印加した場合、眉間リーク電流は1O
−16A以下であった。 実施例3 更にまた、第3の実施例の多層配線は、実施例1の多層
配線において、層間絶縁膜4のみを以下のように変形し
たもので、他は同様である。すなわち、このW!J間絶
間膜縁膜パッタ法によって形成された膜厚1.2μmの
酸化亜鉛−酸化シリコン(ZnO−3iO)系ガラス膜
4aと、プ7 ス−N’CVD法によって形成された膜
N1.0μrTIの窒化シリコン膜5i3N44bとの
2層構造体で構成されている。 この酸化亜鉛−酸化シリコン(ZnO−3iO)系ガラ
スg!4aのモル分極率は0.0085であり、膜中の
常磁性欠陥はなかった。 この多層配線において、基板温度が150℃のとき、第
1の配線パターン2と第2の配線パターン3との間に5
Vの電圧を印加した場合、層間リーク電流は10”A以
下であった。また、膜中にクラックの発生もみられなか
った。 実施例4 更に、第4の実施例の多層配線は、実施例1の多層配線
において、層間絶縁膜4のみを以下のように変形したも
ので、他は同様である。1なわち、この層間絶縁膜は膜
厚1.0μmのリン酸シリカ系ガラス膜4aと、プラズ
マcvoaによって形成された膜厚1.0μrTIの酸
化シリコン膜5iO24bとの2層構造体で構成されて
いる。 この層間絶縁膜は、“ガを梢後、150℃20分のアニ
ールおにび酸化処理を行い、水酸基(OH基)濃度が1
 ppn以下となるようにした。また、このアニール処
理により、リン酸シリカ系ガラス膜4a中のリンが酸化
シリコン膜S i O24b中に拡散し、酸化膜中の欠
陥は皆無となった。 この多層配線においで、基板温度が150℃のとき、第
1の配線パターン2と第2の配線パターン3との間に5
Vの電圧を印加した場合、層間リーク電流は1O−15
A以下であった。また、膜中の応力も極めて低く、クラ
ックの発生もみられなかった。 〔発明の効果〕 以、[説明してさたように、本発明の半導体装置によれ
ば、多層配線における各配線層間に介在する層間絶縁膜
が、酸化膜からなる第1の絶縁層と、モル分極率が1.
0以下である第2の絶縁Nを含むようにしているため、
絶縁性が良好で、かつ平ill性も良好となり、高密度
化に際しても信頼性の高いものとなる。 また本発明では、各配線層間に介在する層間絶縁膜が酸
化膜からなる第1の絶#&層と、水U基(OH基)濃度
が8001)l)11以下である第2の絶縁層とを含む
ようにしているため、絶縁性が良好で、かつ平坦性も良
好となり、高密度化に際しても信頼性の高いものとなる
【図面の簡単な説明】
図は本発明実施例の半導体装置を示す図である。 1・・・シリコン基板、2・・・第1の配Pi層パター
ン、3・・・第2の配線パターン、4・・・層間絶縁膜
、4a・・・第1の絶縁膜、4b・・・第2の絶縁膜。

Claims (2)

    【特許請求の範囲】
  1. (1)多層構造の配線を有する半導体装置において、 各配線層間に介在する層間絶縁膜が酸化膜からなる第1
    の絶縁層と、モル分極率が1.0以下である第2の絶縁
    層を含むようにしたことを特徴とする半導体装置。
  2. (2)多層構造の配線を有する半導体装置において、 各配線層間に介在する層間絶縁膜が酸化膜からなる第1
    の絶縁層と、水酸基(OH基)濃度が800ppm以下
    である第2の絶縁層を含むようにしたことを特徴とする
    半導体装置。
JP13908888A 1988-06-06 1988-06-06 半導体装置 Expired - Lifetime JPH077802B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13908888A JPH077802B2 (ja) 1988-06-06 1988-06-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13908888A JPH077802B2 (ja) 1988-06-06 1988-06-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH01308052A true JPH01308052A (ja) 1989-12-12
JPH077802B2 JPH077802B2 (ja) 1995-01-30

Family

ID=15237207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13908888A Expired - Lifetime JPH077802B2 (ja) 1988-06-06 1988-06-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH077802B2 (ja)

Also Published As

Publication number Publication date
JPH077802B2 (ja) 1995-01-30

Similar Documents

Publication Publication Date Title
KR880001029A (ko) 집적회로 다층 상호접속장치 및 방법
JPS61214555A (ja) 半導体装置
JPS5972745A (ja) 半導体装置
JPH06302704A (ja) 半導体装置
JPH01308052A (ja) 半導体装置
JPS62268144A (ja) 多層配線構造体
JPS61279132A (ja) 半導体装置
JPS621246A (ja) 半導体装置およびその製造方法
JPS62154643A (ja) 半導体装置の製造方法
JPH0528501B2 (ja)
KR100417687B1 (ko) 반도체 소자의 금속전 절연막 형성 방법
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JPH03153038A (ja) 半導体装置の製造方法
KR100487476B1 (ko) 반도체장치의제조방법및그에따라제조되는반도체장치
JPH01110749A (ja) 半導体装置の製造方法
JPS62165328A (ja) 酸化後の金属合金化方法
JPH01152649A (ja) 半導体装置
JPS58137233A (ja) 半導体装置
JPS63226946A (ja) 半導体装置
KR20040060477A (ko) 반도체 커패시터의 제조 방법
JPH05152444A (ja) 半導体装置の製造方法
JPH01140632A (ja) 半導体装置の製造方法
JPS63160365A (ja) 半導体装置用絶縁基板
KR20020076475A (ko) 금속 패턴과 층간 절연막 사이에 형성된 확산 방지막을포함하는 반도체 소자 및 그의 제조방법
JPH07122554A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 14