JPH077802B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH077802B2
JPH077802B2 JP13908888A JP13908888A JPH077802B2 JP H077802 B2 JPH077802 B2 JP H077802B2 JP 13908888 A JP13908888 A JP 13908888A JP 13908888 A JP13908888 A JP 13908888A JP H077802 B2 JPH077802 B2 JP H077802B2
Authority
JP
Japan
Prior art keywords
film
wiring
interlayer insulating
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13908888A
Other languages
English (en)
Other versions
JPH01308052A (ja
Inventor
啓二 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15237207&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH077802(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13908888A priority Critical patent/JPH077802B2/ja
Publication of JPH01308052A publication Critical patent/JPH01308052A/ja
Publication of JPH077802B2 publication Critical patent/JPH077802B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置に係り、特に多層配線構造を有す
る半導体装置の層間絶縁膜に関する。
(従来の技術) 近年、半導体集積回路装置において高集積化および高性
能化への要求はますます高まってきており、特に論理LS
Iでは配線が不規則なため配線の専有面積が増大し、各
層配線構造をとることが必須となっている。
多層配線構造においては、加工性の面では層間絶縁膜は
薄ければ薄いほどよく、また上層に形成される配線パタ
ーンのパターン精度の向上のためにも平坦であるのが望
ましい。
そこで、層間絶縁膜を互いに異なる2層以上の絶縁膜の
積層構造とする方法が提案されている。
この構造では、単層構造の場合に比べて、平坦性も向上
し、絶縁性もある程度は向上する。
しかしながら、従来の絶縁膜では、膜厚が薄くなると以
前としてリーク電流が発生し易く、信頼性低下の原因と
なるという問題があった。
(発明が解決しようとする課題) そこで、平坦性がよく、絶縁性の高い層間絶縁膜を得る
ためにさまざまな研究が重ねられている。
本発明は、前記実情に鑑みてなされたもので、平坦性が
よくかつリークが少ない層間絶縁膜を提供することを目
的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明では、各配線層間に介在する層間絶縁膜
が、酸化膜からなる第1の絶縁層と、モル分極率が1.0
以下である第2の絶縁層を含むようにしている。
また本発明では、各配線層間に介在する層間絶縁膜が酸
化膜からなる第1の絶縁層と、水酸基(OH基)濃度が80
0ppm以下である第2の絶縁層とを含むようにしている。
(作用) 上記構成によれば、モル分極率が1.0以下である第2の
絶縁層を含むことにより、チャージを運ぶ分極性イオン
を低減することができるため、電流−電圧特性のシフト
を抑え、リーク電流をLSIにおける許容レベル以下に抑
えることができる。
また、本発明者は、水酸基(OH基)濃度が800ppm以下で
は比抵抗が1015Ωcmであるのに対し、800ppmを境に大巾
に(1013Ωcm以下に)低下してしまうということを発見
した。そこで、層間絶縁膜の少なくとも一層に水酸基
(OH基)濃度が800ppm以下である絶縁層を含むことによ
り、十分な絶縁機能を得ることができる。
さらに、このようなモル分極率が1.0以下である絶縁層
および水酸基(OH基)濃度が800ppm以下である絶縁層
は、いずれも常磁性欠陥が大幅に低減されている。
(実施例) 実施例1 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
この半導体装置は、図に示すように、所望の素子領域
(図示せず)の形成されたシリコン基板1上にアルミニ
ウム層からなる第1の配線パターン2と同じくアルミニ
ウム層からなる第2の配線パターン3とが、膜厚1.2μ
mのBF2ドープされたホウリン酸ガラス4aと、プラズマC
VD法によって形成された膜厚1.0μmの酸化シリコン膜S
iO24bとの2層構造体からなる層間絶縁膜4を介して順
次積層された多層配線を具備してなるものである。
そしてこのホウリン酸ガラス膜4aは分極率0.0085とし
た。
この多層配線において、基板温度が150℃のとき、第1
の配線パターン2と第2の配線パターン3との間に5Vの
電圧を印加した場合、層間リーク電流は10-15A以下であ
った。
また、層間絶縁膜4は平坦性もよく、層間絶縁膜4中の
応力も200kg/cm2以下であった。
実施例2 また第2の実施例の多層配線は、実施例1の多層配線に
おいて、層間絶縁膜4のみを以下のように変形したもの
で、他は同様である。すなわち、この層間絶縁膜はプラ
ズマCVD法によって形成された膜厚1.0μmの窒化シリコ
ン膜Si3N44aと、プラズマCVD法によって形成された膜厚
1.0μmの酸化シリコン膜SiO24bとの2層構造体で構成
されている。
この酸化シリコン膜の形成に用いられるターゲット用の
酸化シリコンとしては、原料を精製した後、真空溶融し
脱水処理を行うことにより、水酸基を除去したものを用
いた。
なおこれら両膜の膜中の水酸基(OH基)濃度は1ppm以下
であった。
また、この多層配線において、基板温度が100℃のと
き、第1の配線パターン2と第2の配線パターン3との
間に5Vの電圧を印加した場合、層間リーク電流は10-16A
以下であった。
実施例3 更にまた、第3の実施例の多層配線は、実施例1の多層
配線において、層間絶縁膜4のみを以下のように変形し
たもので、他は同様である。すなわち、この層間絶縁膜
はスパッタ法によって形成された膜厚1.2μmの酸化亜
鉛−酸化シリコン(ZnO−SiO)系ガラス膜4aと、プラズ
マCVD法によって形成された膜厚1.0μmの窒化シリコン
膜Si3N44bとの2層構造体で構成されている。
この酸化亜鉛−酸化シリコン(ZnO−SiO)系ガラス膜4a
のモル分極率は0.0085であり、膜中の常磁性欠陥はなか
った。
この多層配線において、基板温度が150℃のとき、第1
の配線パターン2と第2の配線パターン3との間に5Vの
電圧を印加した場合、層間リーク電流は10-15A以下であ
った。また、膜中にクラックの発生もみられなかった。
実施例4 更に、第4の実施例の多層配線は、実施例1の多層配線
において、層間絶縁膜4のみを以下のように変形したも
ので、他は同様である。すなわち、この層間絶縁膜は膜
厚1.0μmのリン酸シリカ系ガラス膜4aと、プラズマCVD
法によって形成された膜厚1.0μmの酸化シリコン膜SiO
24bとの2層構造体で構成されている。
この層間絶縁膜は、堆積後、150℃20分のアニールおよ
び酸化処理を行い、水酸基(OH基)濃度が1ppm以下とな
るようにした。また、このアニール処理により、リン酸
シリカ系ガラス膜4a中のリンが酸化シリコン膜SiO24b中
に拡散し、酸化膜中の欠陥は皆無となった。
この多層配線において、基板温度が150℃のとき、第1
の配線パターン2と第2の配線パターン3との間に5Vの
電圧を印加した場合、層間リーク電流は10-15A以下であ
った。また、膜中の応力も極めて低く、クラックの発生
もみられなかった。
〔発明の効果〕
以上説明してきたように、本発明の半導体装置によれ
ば、多層配線における各配線層間に介在する層間絶縁膜
が、酸化膜からなる第1の絶縁層と、モル分極率が1.0
以下である第2の絶縁層を含むようにしているため、絶
縁性が良好で、かつ平坦性も良好となり、高密度化に際
しても信頼性の高いものとなる。
また、本発明では、各配線層間に介在する層間絶縁膜が
酸化膜からなる第1の絶縁層と、水酸基(OH基)濃度が
800ppm以下である第2の絶縁層とを含むようにしている
ため、絶縁性が良好で、かつ平坦性も良好となり、高密
度化に際しても信頼性の高いものとなる。
【図面の簡単な説明】
図は本発明実施例の半導体装置を示す図である。 1……シリコン基板、2……第1の配線層パターン、3
……第2の配線層パターン、4……層間絶縁膜、4a……
第1の絶縁膜、4b……第2の絶縁膜。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】多層構造の配線を有する半導体装置におい
    て、 各配線層間に介在する層間絶縁膜が酸化膜からなる第1
    の絶縁層と、モル分極率が1.0以下である第2の絶縁層
    を含むようにしたことを特徴とする半導体装置。
  2. 【請求項2】多層構造の配線を有する半導体装置におい
    て、 各配線層間に介在する層間絶縁膜が酸化膜からなる第1
    の絶縁層と、水酸基(OH基)濃度が800ppm以下である第
    2の絶縁層を含むようにしたことを特徴とする半導体装
    置。
JP13908888A 1988-06-06 1988-06-06 半導体装置 Expired - Lifetime JPH077802B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13908888A JPH077802B2 (ja) 1988-06-06 1988-06-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13908888A JPH077802B2 (ja) 1988-06-06 1988-06-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH01308052A JPH01308052A (ja) 1989-12-12
JPH077802B2 true JPH077802B2 (ja) 1995-01-30

Family

ID=15237207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13908888A Expired - Lifetime JPH077802B2 (ja) 1988-06-06 1988-06-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH077802B2 (ja)

Also Published As

Publication number Publication date
JPH01308052A (ja) 1989-12-12

Similar Documents

Publication Publication Date Title
JPH01235254A (ja) 半導体装置及びその製造方法
KR880001029A (ko) 집적회로 다층 상호접속장치 및 방법
JPH06302704A (ja) 半導体装置
JPH077802B2 (ja) 半導体装置
JPS62268144A (ja) 多層配線構造体
JPS61279132A (ja) 半導体装置
JPS62154643A (ja) 半導体装置の製造方法
JPH0117254B2 (ja)
JPH0528501B2 (ja)
JPH0611079B2 (ja) 半導体装置
JPS62165328A (ja) 酸化後の金属合金化方法
JP2942063B2 (ja) 半導体装置の製造方法
JPS59217341A (ja) 半導体集積回路装置の製造方法
KR100417687B1 (ko) 반도체 소자의 금속전 절연막 형성 방법
JPS60113444A (ja) 多層配線構造
JPS60257172A (ja) 半導体装置
JPS57111046A (en) Multilayer wiring layer
JPS63179549A (ja) 配線部材の製造方法
KR930010731B1 (ko) 다층 금속배선방법 및 그 구조
JPS59211236A (ja) 半導体装置
JPH01140632A (ja) 半導体装置の製造方法
KR19980033828A (ko) 반도체 장치의 금속층간 절연막 형성방법
JPH04112533A (ja) 半導体装置用多重配線層およびその製造方法
JPS61287151A (ja) 半導体装置
JPS62249452A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20090130

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20090130