JPS6376443A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6376443A
JPS6376443A JP22109486A JP22109486A JPS6376443A JP S6376443 A JPS6376443 A JP S6376443A JP 22109486 A JP22109486 A JP 22109486A JP 22109486 A JP22109486 A JP 22109486A JP S6376443 A JPS6376443 A JP S6376443A
Authority
JP
Japan
Prior art keywords
film
chemical vapor
metal wiring
insulating film
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22109486A
Other languages
English (en)
Inventor
Kimimaro Yoshikawa
公麿 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22109486A priority Critical patent/JPS6376443A/ja
Publication of JPS6376443A publication Critical patent/JPS6376443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に多層配線構造に関する
〔従来の技術〕
従来、この種の多層配線は金属配縁としてアルミニウム
層間絶縁膜としてプラズマ化学的気相成長窒化膜、略し
てプラズマ窒化膜が用いられていた。
〔発明が解決しようとする問題点〕
上述した従来の多層配線では、プラズマ窒化膜形成後に
アロイと称して450℃付近で熱処理すると窒化膜ふく
れやアルミニウム消失と呼ばれる異常現象が発生すると
いう欠点がある。この現象のメカニズムについて諸説め
9、例えばJ、T。
YueらやT 、Turnerら(Proc、I EE
E 1985IRP8)やN 、Owadaら(Pro
c、of 5econdInternational 
 IEEE  VLSI Mutilivelinte
rconnection Conf)はいずれも応力に
その原因を求めている。
しかるに1本発明者は上記窒化膜ふくれやアルミニウム
消失と呼ばれる異常挽板の原因は応力と′いうよりも、
水素の存在が支配的であることを見出した。
すなわちプラズマ窒化膜形成時に発生する水素のアルミ
ニウム中−への吸蔵現象と、その後゛の熱処理による水
素放出現象に伴うアルミ原子のマイクレージlンと水素
圧力による窒化膜のふくれが原因であることをつきとめ
た。
〔問題点を解決するだめの手段〕
本発明は上記のメカニズム解析に基づき、アルミニウム
消失と窒化膜ふくれを防止するために、次の構造を有し
ている。
すなわち、プラズマ窒化膜形成時に発生する水素からア
ルミニウムを遮蔽するために、プラズマ窒化膜形成前に
アルミニウム配線上に水素を通しにくい膜を形成し、プ
ラズマ窒化膜とアルミニウムの間に前記膜をはさんだも
のである。水素を通しにくい膜としては水素を吸収して
しまう膜と水素を波数させない緻密な膜があシ、前者に
はNiO・8i02膜、金属水素化物FeTiH,,遷
移金属酸化物V* Os 、 T iOx 6るいはP
d 、Pt 、Ni 、Ti 、 re等の高融点金属
またはそのシリサイド膜が挙げられ、後者にはスパッタ
窒化膜あるいはECRシリコン窒化膜が挙げられる。
〔実施例〕 次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の断面図である。複数のpn
接合が形成され、MOSまたはバイポーラ素子がすでに
形成されているシリコン基板1上の厚さ約1.0μmの
シリコン峻化膜2があシ(第1図Ta) ) 、その上
にアルミニウム3を厚さ約1.0μmDCマグネトロン
スパッタ法により形成し、次にチタン4をDCマグネト
ロンスパッタ法によシ厚さ約50OA形成する(第1図
(b))。通常のフォトリングラフィを用いて、チタン
4を含むアルミニウム3をパターン形成し、フォトレジ
ストをマスクにCCl4ガスを用いて異方性ドライエツ
チングによシ配線パターンを形成する(第1図(C))
。次にウェハーをプラズマ策化膜成長炉に入れ化学的気
相成長によ[SiH4とNH3のガスをプラズマ中で反
応させてシリコン窒化1siN6を約1μmの厚さに形
成する。プラズマ窒化膜成長炉の温度は通常300℃〜
400℃でアシ、ウエノ・−スを入炉するとき、空気中
の酸累のまき込みによりチタン族4の表面はば化されば
化チタンTi025が薄く形成される(第1図(d))
この後、下地シリコンとアルミニウムがオーミックコン
タクトがとれるように400〜500℃でアロイ処理を
N2中30分行なう。もし必要なら、プラズマ窒化膜6
を形成する前に450℃N、+0゜30分程度の熱処理
を行なってチタンTiの表面を酸化してもよい。またさ
らに必要なら、チタン膜4t−DCマグネトロンスパッ
タ法で形成するとき、通常アルゴンArガスでスパッタ
リングによってチタンターゲットをとばしているが、こ
の時酸素をlX10−’Torrリークさせてチタン[
化物TiO2を形成してもよい。
第2図は本発明の第2の実施例の断面図である。
複数のpn接合が形成され、MOSまたはバイポーラ素
子がすでに形成されているシリコン基板1の上の厚さ約
1.0μmのシリコ/酸化膜2があシ(第2図tal 
) 、その上にアルミニウム膜を厚さ約1.0μmDC
マグネトロンスパッタ法によ)形成し、フォトリングラ
フィを用いてフォトレジストをパターニングし、フォト
レジストをマスクにCCl4ガスを用いて異方性ドライ
エツチングによシ配線パターン3を形成する(第2図(
b))。次に高周波(R,F)スパッタ法によシチタン
酸化5d(TiO2のターゲットをアルゴンArガスの
スパッタリングによυ、基板上チタン醒化膜44を約1
00OA形成する。この時必要なら5 X 10−’ 
Torr〜1 x 10−sTorr tD酸素02を
リークさせてもよい(第2図(C))。次にウェハーを
プラズマ窒化膜成長炉に入れ300〜400℃で化学的
気相成長によ]5iHnとNH,のガスをプラズマ中で
反応させてシリコン窒化膜SiN 5を約1.0μmの
厚さに形成する。
〔発明の効果〕 以上説明したように、本発明は、半導体集積回路におい
て必須であるアルミ配線上にチタン及びチタン酸化物に
代表される水素の吸蔵金属の薄膜を形成することにより
、プラズマ窒化膜のみならず、化学的気相成長時に発生
する7X’J原子をアルミ上の水素吸蔵金属薄膜に吸収
させアルミ中に水素原子が侵入するのを防ぐことによシ
、次の高温熱処理時にアルミ膜中からの水素放出に伴う
アルミ消失と放出水素圧力によるプラズマ窒化膜ふくれ
等の不良を無くすことができる効果がある。さらに、ア
ルミ膜はDCマクネトロンスパッタリング時に用いたA
rガス中に含まれる水素によって、膜中に水素をすでに
取りこんでおシ、この水素が原因となるプラズマ窒化膜
ふくれも、その上のチタン及びチタン酸化物膜に吸収さ
せることによって防ぐことができるという効果がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例の縦断面図、第2図は第
2の実施例の縦断面図をそれぞれ示し、1はシリコン基
板、2はシリコン酸化膜、3はアルミニウム膜、4はチ
タン膜、5はチタン酸化物膜、6はプラズマ窒化膜、4
4はチタン酸化膜をそれぞれ示す。 代理人 弁理士  内 原   晋、−°i礼、ノこτ
゛ ′C・晶−2ノ ー、ノ 招 / 図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上部に配設された金属配線と化学的気相成長
    絶縁膜からなる多層配線構造において、前記化学的気相
    成長絶縁膜形成時に金属配線に吸蔵される水素を吸収す
    る第2の膜を、前記金属配線と前記化学的気相成長絶縁
    膜の間にはさんだことを特徴とする半導体装置。
JP22109486A 1986-09-19 1986-09-19 半導体装置 Pending JPS6376443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22109486A JPS6376443A (ja) 1986-09-19 1986-09-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22109486A JPS6376443A (ja) 1986-09-19 1986-09-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS6376443A true JPS6376443A (ja) 1988-04-06

Family

ID=16761393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22109486A Pending JPS6376443A (ja) 1986-09-19 1986-09-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS6376443A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020320A1 (en) * 1995-11-30 1997-06-05 Sgs-Thomson Microelectronics S.R.L. Monolithically integrated device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147286A (en) * 1975-06-13 1976-12-17 Nec Corp Manufacturing process of semiconductor
JPS57162447A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147286A (en) * 1975-06-13 1976-12-17 Nec Corp Manufacturing process of semiconductor
JPS57162447A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997020320A1 (en) * 1995-11-30 1997-06-05 Sgs-Thomson Microelectronics S.R.L. Monolithically integrated device

Similar Documents

Publication Publication Date Title
US5670421A (en) Process for forming multilayer wiring
JPS63301548A (ja) 半導体装置の製造方法
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JPS63275114A (ja) 基板上に低応力耐火金属層を形成する方法
JPH04259242A (ja) 半導体装置の製造方法
US6136691A (en) In situ plasma clean for tungsten etching back
JPH0869980A (ja) 半導体装置及びその製造方法
JP3421483B2 (ja) 半導体装置の製造方法
JPS6376443A (ja) 半導体装置
JPH08274100A (ja) 配線形成法
JPH11145279A (ja) 窒化シリコン保護膜のピンホール除去方法
JP3130207B2 (ja) 半導体装置の製造方法
JPH01100946A (ja) 半導体装置の製造方法
JPS6213032A (ja) 半導体装置の製造方法
JPH025521A (ja) 半導体装置の製造方法
JP2926755B2 (ja) 半導体装置の製造方法及びcvd装置
JPH0799178A (ja) 半導体装置の製造方法
JPS62221120A (ja) 半導体装置の製造方法
JPH05129226A (ja) 半導体装置の製造方法
JPH07201779A (ja) 電極配線およびその形成方法
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPH05129227A (ja) 半導体装置の製造方法
JPH03104220A (ja) 半導体装置の製造方法
JPH01107558A (ja) 金属薄膜配線の製造方法
JPH01204449A (ja) Vlsi用銅配線方法