JP3246667B2 - 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物 - Google Patents
可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物Info
- Publication number
- JP3246667B2 JP3246667B2 JP17331791A JP17331791A JP3246667B2 JP 3246667 B2 JP3246667 B2 JP 3246667B2 JP 17331791 A JP17331791 A JP 17331791A JP 17331791 A JP17331791 A JP 17331791A JP 3246667 B2 JP3246667 B2 JP 3246667B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- metal layer
- density interconnect
- high density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000853 adhesive Substances 0.000 title claims description 72
- 230000001070 adhesive effect Effects 0.000 title claims description 72
- 238000000034 method Methods 0.000 title claims description 65
- 239000002184 metal Substances 0.000 claims description 96
- 229910052751 metal Inorganic materials 0.000 claims description 96
- 239000000203 mixture Substances 0.000 claims description 51
- 229920001169 thermoplastic Polymers 0.000 claims description 44
- 229920001187 thermosetting polymer Polymers 0.000 claims description 44
- 239000004416 thermosoftening plastic Substances 0.000 claims description 42
- 229920001721 polyimide Polymers 0.000 claims description 39
- 239000003822 epoxy resin Substances 0.000 claims description 38
- 229920000647 polyepoxide Polymers 0.000 claims description 38
- 229920001577 copolymer Polymers 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 238000010030 laminating Methods 0.000 claims description 31
- 239000004642 Polyimide Substances 0.000 claims description 24
- 238000003475 lamination Methods 0.000 claims description 24
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 23
- 230000002411 adverse Effects 0.000 claims description 13
- 229920000642 polymer Polymers 0.000 claims description 12
- 239000009719 polyimide resin Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000004697 Polyetherimide Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 9
- 229920001601 polyetherimide Polymers 0.000 claims description 9
- 230000009477 glass transition Effects 0.000 claims description 8
- 238000001035 drying Methods 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000004634 thermosetting polymer Substances 0.000 claims 9
- 231100000989 no adverse effect Toxicity 0.000 claims 2
- 229920001897 terpolymer Polymers 0.000 claims 1
- 239000010410 layer Substances 0.000 description 318
- 239000000758 substrate Substances 0.000 description 47
- 239000000463 material Substances 0.000 description 34
- 239000002904 solvent Substances 0.000 description 13
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 229920004747 ULTEM® 1000 Polymers 0.000 description 11
- 239000012790 adhesive layer Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 238000004528 spin coating Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 238000001723 curing Methods 0.000 description 8
- 230000008439 repair process Effects 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000012815 thermoplastic material Substances 0.000 description 6
- 229920004738 ULTEM® Polymers 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 238000005553 drilling Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 2
- 125000002723 alicyclic group Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- SBZXBUIDTXKZTM-UHFFFAOYSA-N diglyme Chemical compound COCCOCCOC SBZXBUIDTXKZTM-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000004580 weight loss Effects 0.000 description 2
- 239000008096 xylene Substances 0.000 description 2
- -1 (phenyl) iodonium hexafluoroantimonate Chemical compound 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 241001441571 Hiodontidae Species 0.000 description 1
- 101000651211 Homo sapiens Transcription factor PU.1 Proteins 0.000 description 1
- OWYWGLHRNBIFJP-UHFFFAOYSA-N Ipazine Chemical compound CCN(CC)C1=NC(Cl)=NC(NC(C)C)=N1 OWYWGLHRNBIFJP-UHFFFAOYSA-N 0.000 description 1
- 101000836070 Rattus norvegicus Serine protease inhibitor A3L Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 102100027654 Transcription factor PU.1 Human genes 0.000 description 1
- 240000008042 Zea mays Species 0.000 description 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229940120693 copper naphthenate Drugs 0.000 description 1
- SEVNKWFHTNVOLD-UHFFFAOYSA-L copper;3-(4-ethylcyclohexyl)propanoate;3-(3-ethylcyclopentyl)propanoate Chemical compound [Cu+2].CCC1CCC(CCC([O-])=O)C1.CCC1CCC(CCC([O-])=O)CC1 SEVNKWFHTNVOLD-UHFFFAOYSA-L 0.000 description 1
- 235000005822 corn Nutrition 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920001109 fluorescent polymer Polymers 0.000 description 1
- 230000005251 gamma ray Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000010421 standard material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/2402—Laminated, e.g. MCM-L type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/245—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
登録された「順次に低下するTgを有する熱可塑性接着
剤を用いた多段積層高密度相互接続方法および構造物」
と称するエイチ・エス・コール(H. S. Cole)等の米国
特許第5,157,589号、1994年8月16日に
登録された「スペーサ構造物およびギャップを含む高密
度相互接続構造物」と称するエイチ・エス・コール(H.
S. Cole)等の米国特許第5,338,975号、並び
に1996年7月9日に登録された「耐熱性ポリエーテ
ルイミド組成物およびそれの製造方法」と称するジェイ
・エイチ・ルピンスキー(J. H. Lupinski)等の米国特
許第5,534,602号と関連するものである。
の高密度相互接続構造物の分野に関するものであって、
更に詳しく言えば、2つ以上の導体層を使用したかかる
構造物に関する。
(General Electric Company)によって開発された高密度
相互接続(HDI)構造物は、コンパクトな電子装置の
組立てのために多くの利益をもたらす。たとえば、2イ
ンチの長さ、2インチの幅および0.050インチの厚
さを有する単一の基板上において、30〜50個のチッ
プを組込んだマイクロコンピュータのごとき電子装置を
完全に組立てかつ相互接続することができるのである。
更に重要なことには、欠陥のある部品の補修または交換
を行うため、装置内に組込まれた良好な部品に顕著な悪
影響を及ぼすことなしにかかる高密度相互接続構造物を
分解して再び組立てることが可能である。このことは、
それぞれに2000ドルの原価を有する50個ものチッ
プを1枚の基板上に組込んで成る装置の場合において特
に重要である。このような補修可能性は、故障した部品
を交換するために装置を再加工することが不可能であっ
たり、あるいはかかる再加工が良好な部品に顕著な悪影
響を及ぼしたりするような従来の接続系に比べると実質
的な進歩を成すものである。
て簡単に述べれば、100ミルの厚さ並びに装置全体に
とって適当な寸法および強度を有する(たとえばアルミ
ナ製の)セラミック基板が用意される。それの寸法は通
例2インチ平方であるが、それより大きい場合も小さい
場合もある。個々のチップの位置が設定された後、適当
な深さを有する個別のキャビティまたは1個の大きいキ
ャビティがそれぞれのチップの位置に形成される。その
ためには、先ず最初に、一様な厚さおよび所望の寸法を
有する未加工の基板が用意される。次いで、通常の超音
波またはレーザ切削技術の使用により、個々のチップお
よびその他の電子部品を配置すべき位置にキャビティが
形成される。チップ同士を互いに近接した状態で配置す
ることが所望される多くの系においては、ただ1個の大
きなキャビティを形成すれば事足りる。半導体チップが
実質的に一様な厚さを有する場合には、かかる大きなキ
ャビティは一様な深さを有するのが通例である。特に厚
い電子部品または特に薄い電子部品を配置することが所
望される場合には、それらの電子部品の上面が残りの電
子部品の上面および周囲の基板表面と実質的に同一平面
内に位置するようにするため、キャビティの深さを加減
すればよい。次に、キャビティの底面に熱可塑性接着剤
層が配置される。かかる熱可塑性接着剤としては、ゼネ
ラル・エレクトリック・カンパニイ(General Electric
Company)からウルテム(ULTEM)6000の商品名で
入手し得るポリエーテルイミド樹脂を使用することが好
ましい。次いで、キャビティ内の所望位置にそれぞれの
電子部品を配置し、ウルテム6000の軟化点(約23
5℃)よりも高い約300℃の温度にまで構造物全体を
加熱し、そして冷却すれば、個々の電子部品は基板に対
して熱可塑的に接着される。他方、イー・アイ・デュポ
ン・ド・ネムール(E. I. Du Pont de Nemours)社から
入手し得るキャプトン(KAPTON:イー・アイ・デ
ュポン・ド・ネムール社の登録商標)フィルムのごとき
厚さ約0.0005〜0.003インチ(約12.5〜
75ミクロン)のポリイミドフィルムが用意され、そし
て結合力を向上させるために反応イオンエッチング(R
IE)による前処理が施される。次いで、基板および
(チップを含めた)電子部品がウルテム1000または
その他の熱可塑性樹脂で被覆され、そして基板および電
子部品上にキャプトンフィルムが積層される。その際に
は、ウルテム1000がキャプトンフィルムを所定の位
置に保持するための熱可塑性接着剤として役立つ。その
後、電子部品上に配置された接触パッドに整列した位置
においてキャプトン層およびウルテム1000層中に
(好ましくはレーザ穴あけにより)スルーホールが形成
される。続いてキャプトン層上、に設置された金属層が
スルーホールの内部にまで伸び、そしてそれの下方に位
置する接触パッドに対して電気的接触を行う。この金属
層は、それを設置する工程中においてパターン化される
場合もあれば、あるいは連続層として設置された後にホ
トレジストおよびエッチングの使用によりパターン化さ
れる場合もある。工程の終了時において正確に整列した
導体パターンが得られるようにするためには、レーザを
用いてホトレジストの露光を行うことが好ましい。ある
いはまた、マスクを通して露光を行うこともできる。
全に達成するために必要な場合には、追加の誘電体層お
よび金属層が設置される。個々の電子部品およびそれら
の接触パッドの位置の狂いを補償するためには、適応性
のあるレーザ写真食刻装置を使用すればよい。かかるレ
ーザ写真食刻装置は、後記に列挙される米国特許および
米国特許出願明細書の一部に記載されている。
利点を有している。かかる利点の1つは、上記のごとき
電子装置に対し、現在利用し得る最も軽量かつ最も体積
の小さいパッケージを提供することである。かかる高密
度相互接続構造物が有するもう1つの(恐らくは一層重
要な)利点は、かかる高密度相互接続構造物の使用すれ
ば、装置を設計しかつ製造するために必要な時間が短縮
されることである。従来の方法においては、各々の半導
体チップを予めパッケージ内に封入すること、封入され
たチップ同士を相互接続するための多層回路板を設計す
ること、などが必要とされていた。多層回路板は高価で
あると共に、それらの製造のために長いリードタイムを
必要とする。それに対し、HDI構造物を製造するため
に予め特別に準備しなければならないのは、個々の半導
体チップを装着するための基板のみである。かかる基板
は、標準的な素材に所要の加工を施すことによって得ら
れる。詳しく述べれば、半導体チップの相互接続面およ
び基板の表面が同一平面内にあるようにして個々の半導
体チップを配置するための適当なキャビティを基板に形
成すればよいのである。HDI構造物の製造方法に従え
ば、通常の切削技術またはレーザ切削技術の使用によ
り、予め焼成されたセラミック基板に所要のキャビティ
が形成される。このような切削作業はかなり迅速に行う
ことのできる簡単な仕事であるから、基板に関する所望
の形状が決定されれば、半導体チップを装着するための
基板は短い期間で準備することができるのである。たと
えば、量産に先立って設計を確認するための原型装置を
製造するために役立つ少量の基板を得るためには、僅か
1日(通例は4時間)の期間があれば十分である。
の他の電子部品を単一の基板上において相互接続するた
めの相互接続パターンを設計するためには、1〜5週間
の期間を要するのが通例である。かかる高密度相互接続
構造物の設計が完了すれば、基板上において装置の組立
てを開始することができる。先ず最初にチップが基板上
に装着され、次いでチップおよび基板上に積層構造物が
一度に1層ずつ形成される。通例、製造プロセス全体は
1日で完了することができるが、特に作業を急いだ場合
には4時間で完了することもできる。このように、かか
る高密度相互接続構造物は電子装置に対して実質的に軽
量かつコンパクトなパッケージを提供するばかりでな
く、他のパッケージ技術を使用した場合に比べて遥かに
短い期間で原型装置を製造しかつ試験することを可能に
するのである。
製造方法、およびそれを製造するための道具は、「マル
チチップ集積回路パッケージ構造物および方法」と称す
るシー・ダブリュー・アイヘルベルガー(C.W. Eichelbe
rger) 等の米国特許第4783695号、「高密度相互
接続を行うために役立つ適応性のある写真食刻装置」と
称するシー・ダブリュー・アイヘルベルガー等の米国特
許第4835704号、「多重電子回路チップパッケー
ジ用の高分子誘電体中にスルーホールを形成する方法」
と称するシー・ダブリュー・アイヘルベルガー等の米国
特許第4714516号、「新規なレジストのエキシマ
レーザによるパターン化」と称するアール・ジェイ・ウ
ォジュナロウスキー(R.J. Wojnarowski)等の米国特許第
4780177号、1989年9月27日に提出された
「基板に接着された部品を取除くための方法および装
置」と称するアール・ジェイ・ウォジュナロウスキー等
の米国特許出願第249927号、1989年2月14
日に提出された「重合体材料中にスルーホールを形成す
るためのレーザビーム走査方法」と称するシー・ダブリ
ュー・アイヘルベルガー等の米国特許出願第31014
9号、1989年2月21日に提出された「高密度相互
接続用の熱可塑性ダイ接着材料および溶剤によるダイ接
着処理法」と称するアール・ジェイ・ウォジュナロウス
キー等の米国特許出願第312798号、1988年1
2月12日に提出された「高密度相互接続回路の簡略化
された補修方法」と称するシー・ダブリュー・アイヘル
ベルガー等の米国特許出願第283095号、1989
年2月3日に提出された「製造方法および集積回路試験
構造物」と称するエイチ・エス・コール(H.S. Cole) 等
の米国特許出願第305314号、1988年9月27
日に提出された「高い体積効率を有する高密度相互接続
方法」と称するシー・ダブリュー・アイヘルベルガー等
の米国特許出願第250010号、1989年3月28
日に提出された「高密度相互接続アセンブリにおいて使
用するためのダイ接着方法」と称するアール・ジェイ・
ウォジュナロウスキー等の米国特許出願第329478
号、1988年10月4日に提出された「レーザによる
相互接続方法」と称するエイチ・エス・コール等の米国
特許出願第253020号、1988年8月5日に提出
された「剥離可能な上層を用いた電子回路および集積回
路チップの試験方法並びに試験構造物」と称するシー・
ダブリュー・アイヘルベルガー等の米国特許出願第23
0654号、1988年8月8日に提出された「集積回
路装置用金属パターンの直接形成」と称するワイ・エス
・リウ(Y.S. Liu)等の米国特許出願第233965号、
1988年8月23日に提出された「活性剤の紫外線レ
ーザ切除による金属層の光パターン化方法」と称するワ
イ・エス・リウ等の米国特許出願第237638号、1
988年8月25日に提出された「集積回路装置用高融
点金属線の直接書込み」と称するワイ・エス・リウ等の
米国特許出願第237685号、1988年8月30日
に提出された「重合体フィルム上層を用いて集積回路チ
ップを封入するための方法および装置」と称するシー・
ダブリュー・アイヘルベルガー等の米国特許出願第24
0367号、1989年4月24日に提出された「電子
パッケージ用途のためのシロキサンポリイミド加工方
法」と称するエイチ・エス・コール等の米国特許出願第
342153号、1988年12月27日に提出された
「導電性および非導電性基板上への選択的電着法」と称
するワイ・エス・リウ等の米国特許出願第289944
号、1989年2月17日に提出された「熱可塑性材料
に熱硬化性フィルムを接合して接着可能な積層物を形成
する方法」と称するアール・ジェイ・ウォジュナロウス
キーの米国特許出願第312536号、1989年6月
8日に提出された「迅速な注文設計および特異な試験能
力を達成するための集積回路パッケージ構造物」と称す
るシー・ダブリュー・アイヘルベルガー等の米国特許出
願第363646号、1990年1月2日に提出された
「領域選択性の金属被覆方法」と称するエイチ・エス・
コール等の米国特許出願第07/459844号、19
89年12月26日に提出された「局部方位選択性のル
ーチング装置」と称するティー・アール・ハラー(T.R.
Haller) 等の米国特許出願第07/457023号、1
989年12月26日に提出された「レーザ切除可能な
高分子誘電体およびそれの形成方法」と称するエイチ・
エス・コール等の米国特許出願第456421号、19
89年12月21日に提出された「密閉型高密度相互接
続電子装置」と称するダブリュー・ピー・コーンランプ
(W.P. Kornrumpf)等の米国特許出願第454546号、
1989年12月26日に提出された「増強蛍光重合体
およびそれを用いた相互接続構造物」と称するエイチ・
エス・コール等の米国特許出願第07/457127
号、1989年12月21日に提出された「エポキシ樹
脂/ポリイミド共重合体ブレンド誘電体およびそれを組
込んだ積層回路」と称するシー・ダブリュー・アイヘル
ベルガー等の米国特許出願第454545号、1990
年4月5日に提出された「マイクロ波モジュール用のビ
ルディングブロック法」と称するダブリュー・ピー・コ
ーンランプ等の米国特許出願第07/504760号、
1990年4月5日に提出された「HDIマイクロ波回
路アセンブリ」と称するダブリュー・ピー・コーンラン
プ等の米国特許出願第07/504821号、1990
年4月5日に提出された「高密度の電気結線を有する超
音波アレイ」と称するエル・エス・スミス(L.S. Smith)
等の米国特許出願第07/504750号、1990年
4月5日に提出された「マイクロ波部品試験方法および
装置」と称するダブリュー・ピー・コーンランプ等の米
国特許出願第07/504803号、1990年4月5
日に提出された「コンパクトな高密度相互接続マイクロ
波装置」と称するダブリュー・ピー・コーンランプの米
国特許出願第07/504753号、1990年4月5
日に提出された「柔軟な高密度相互接続構造物および柔
軟に相互接続された装置」と称するシー・ダブリュー・
アイヘルベルガー等の米国特許出願第07/50476
9号、1990年4月5日に提出された「コンパクトな
焦平面アレイ並びにそれの試験および補修方法」と称す
るダブリュー・ピー・コーンランプ等の米国特許出願第
07/504751号、1990年4月5日に提出され
た「上部に取付けられた部品を有する高密度相互接続構
造物」と称するアール・ジェイ・ウォジュナロウスキー
等の米国特許出願第07/504749号、1990年
4月5日に提出された「内室を含む高密度相互接続構造
物」と称するアール・ジェイ・ウォジュナロウスキー等
の米国特許出願第07/504770号、並びに199
0年4月5日に提出された「調整された動作特性を有す
るマイクロ波部品および調整方法」と称するダブリュー
・ピー・コーンランプ等の米国特許出願第07/504
748号の明細書中に開示されている。
の間の絶縁のため、あるいは外部導体との接触に原因す
る短絡の防止のために追加の誘電体層が必要とされる場
合には、それらは所望の熱可塑性誘電体材料の溶剤溶液
をスピン塗布または吹付塗布することによって形成され
る。次いで、構造物を加熱して溶剤を追出せば、溶剤を
含まない誘電体層が得られる。あるいはまた、「エポキ
シ樹脂/ポリイミド共重合体ブレンド誘電体およびそれ
を組込んだ積層回路」と称する米国特許出願第4545
45号に従い、シロキサンポリイミド/エポキシ樹脂共
重合体ブレンドをスピン塗布し、乾燥し、次いで硬化さ
せることによってかかる誘電体層を形成することもでき
る。その後、必要に応じてスルーホールが形成され、次
いでその上にパターン化金属層が設置される。かかる金
属層はスルーホールの内部にまで伸び、そして下方の金
属の間にオーム接触を成す。必要ならば、追加の誘電体
層および金属層が同様にして設置される。残念ながら、
このような上部誘電体層として使用するのに適した誘電
体材料の数は、それらが示さなければならない材料特性
の点から見れば限られている。すなわち、かかる誘電体
材料はスピン塗布または吹付塗布用の溶液として利用可
能でなければならないことに加え、下方の誘電体層およ
び金属層並びに以後に設置されることのある上方の金属
層または誘電体層の材料に対して良好な結合力を示さな
ければならない。また、それは本質的にレーザ切除可能
なものであるか、あるいは「レーザ切除可能な高分子誘
電体およびそれの形成方法」と称する米国特許出願第4
56421号に従ってレーザ切除可能性を付与し得るも
のであることも必要である。
多数の加熱/冷却サイクルの後にも初期の融点またはガ
ラス転移温度を実質的に保持するような重合体材料を意
味する。すなわち、加熱、融解および再凝固過程中に材
料の実質的な架橋が起こらないわけである。かかる重合
体材料は耐熱のより高い材料(重合体を含む)を基板に
接着するための接着剤層として適するばかりでなく、融
点のより低い接着剤層を用いて基板に接着すべき層自体
として使用することもできる。重合体材料のガラス転移
温度とは、該重合体材料の粘度が大幅に低下し、それに
より該重合体材料が流動しかつ他の材料に接着し得るよ
うになる温度を指す。かかるガラス転移温度よりも低い
温度にまで冷却されると、熱可塑性重合体材料は再凝固
し、そしてそれが接触している物体に対して密着した状
態に保たれる。ここで言う「熱硬化性材料」とは、それ
の初期加熱時またはそれの製造プロセス中において架橋
が起こる結果、全く融解しなくなるか、あるいは初期加
熱または製造以前の融点よりも遥かに高い温度でなけれ
ば融解しなくなるような重合体材料を意味する。
より上位の誘電体層としてスピン塗布または吹付塗布さ
れた誘電体層を使用することは有効であるが、それは幾
つかの欠点を有すると共に、製造プロセスの複雑化をも
たらす。特に、かかる誘電体層は加熱によって溶剤を追
出すことを必要とする。それに伴う加熱時間および加熱
温度条件は、ある種の電子部品に対して悪影響を及ぼす
ことがある。また、場合によっては、隣接する誘電体層
間の結合力が低下することもある。更にまた、場合によ
っては、誘電体層中または隣接する誘電体層間の界面に
過度の応力が生じ、それが高密度相互接続構造物の品質
および信頼性に悪影響を及ぼすこともある。更にまた、
追加の誘電体層を設置する際には、溶剤が既に形成され
た未反応の熱可塑性誘電体層の表面を再溶解する傾向が
ある。これは結合力を向上させるために役立つとは言
え、過度の界面応力および誘電体層の割れまたはひび割
れを生じ、そのために高密度相互接続構造物の使用を不
可能にすることもある。
料を接着剤として使用するための技術も知られている。
一例を挙げれば、熱硬化性材料の前駆物質をスピン塗布
し、次いでそれをその場で反応させることによって熱硬
化誘電体層が形成される。かかる層を反応させた後に
は、それは次の層を形成するために使用される溶剤にも
はや溶解しないから、以後の層を形成する際に下方の層
が損傷を受けることはない。かかる材料はシェルダール
・コーポレーション(Sheldahl Corporation)から入手す
ることができる。
造において使用されるような種類の積層板に関するもの
である。その実例としては、デュポン(Dupont)社からパ
イロラックス(Pyrolux) の商品名で入手し得る銅/誘電
体積層板が挙げられる。この系においては、約135℃
の硬化温度で熱硬化するアクリル系接着剤が使用されて
いる。しかし残念ながら、アクリル系接着剤は本発明の
対象となるような多くの高密度相互接続構造物において
使用するのに十分な程度の熱安定性を有するとは考えら
れず、またひとたび反応させれば全く溶解しなくなるの
で普通である。特に、かかる高密度相互接続構造物を含
む装置は200℃付近あるいはそれ以上の温度において
動作し得ることが望ましいものと考えられている。アク
リル系接着剤は、150℃を越える温度において使用す
ることはできないものと考えられている。エポキシ樹脂
もまた熱的に不安定であり、そのためにかかる温度にお
いて使用することはできない。特に、大部分のエポキシ
樹脂は150℃で淡褐色に変わり、そして180℃で黒
色に変わる。
た印刷回路板は補修のために分解できないのであって、
欠陥のある印刷回路板のほとんどは廃棄しなければなら
ない。いかなる種類の印刷回路板であれ、それらは高価
な部品を装着する前に十分な試験を受ける。それ故、高
価なチップが欠陥のある印刷回路板に装着されることは
ない。このような補修可能性の欠如は欠点であるが、印
刷回路板用途においては、この欠点は試験時における比
較的高い歩留りと熱硬化構造物が回路板に付与する高度
の耐久性との組合せによって十二分に埋合わせることが
できる。
用することは有益であるが、本発明の対象となるような
種類の高密度相互接続構造物においてはかかる熱硬化構
造物を使用することはできない。なぜなら、高密度相互
接続構造物が製造される前に高価なチップが所定の位置
に装着されるからである。その結果、熱硬化後の高密度
相互接続構造物に欠陥が発見されれば、該構造物自体を
廃棄しなければならないばかりでなく、全てのチップも
廃棄しなければならないのである。それ故、上記のごと
き高密度相互接続構造物の代りに熱硬化構造物を採用す
ることは、多層高密度相互接続構造物の製造に関連する
諸問題の解決策として役立つとは考えられない。
じられているごとく、熱可塑性接着剤を用いて複数の熱
硬化性誘電体層を積層することによって各々の誘電体層
が熱硬化性の上層と熱可塑性の下層とを含むような多層
構造物を製造することは、これまで実施されていなかっ
た。その理由は、後続の層を積層する際に初期に設置さ
れた層が移動、変形またはその他の変化を受け易く、そ
のために層間に設けられたスルーホール接続が破断する
傾向を示すことにある。それ故、追加の誘電体層を設置
するための新たな方法が望まれているのである。
接続構造物をパッケージ内に封入する際に見出されたも
う1つの問題は、パッケージの底板と高密度相互接続構
造物の基板との間に十分な結合力を得るため高密度相互
接続構造物に力を加える操作を含むパッケージ封入工程
中に層間短絡が発生することである。本発明者等は、高
密度相互接続構造物中における第2段およびそれより上
位の誘電体層として使用されるスピン塗布誘電体層が軟
質または柔軟な状態にあり、そのために誘電体層が移動
する結果として短絡が生じるという結論を得た。これは
かかる回路が所望通りの丈夫さを有しないことを意味す
るばかりでなく、誘電体層の厚さが少なくとも一部の導
電路または特定の導体パターンの近傍において安定しな
いことをも意味している。このことは、かかる構造物の
マイクロ波用途に関して新たな関心を呼び起こす。なぜ
なら、マイクロ波用途の場合、所定のインピーダンスを
持った伝送線路を形成することによって所望のマイクロ
波性能を達成するため、一定の既知厚さを有する誘電体
層を設置することが要求されるからである。それ故、上
記の問題を排除もしくは低減させるような改良された高
密度相互接続方法および構造物が要望されているのであ
る。
する熱可塑性接着剤を用いた多段積層高密度相互接続方
法および構造物」と称する米国特許第5,157,58
9号明細書中に記載された多段積層方法によって少なく
とも部分的に解決されるはずである。詳しく述べれば、
この方法は各々の金属層上に熱硬化性材料層または高温
熱可塑性材料層を設置するものである。かかる耐熱層は
短絡の問題を解決するはずである。しかしながら、かか
る構造物はそれの熱可塑性部分の移動および/または厚
さの変化の問題を解決することができない。更にまた、
次第に低下するT2を有する接着剤が多層構造物中に使
用される結果、熱可塑的な移動の問題は一層悪化するこ
ともあり得る。
構造物の補修可能性を維持しながらそれらの耐久性を向
上させるようになお一層の改良を実現することが要望さ
れているのである。
る温度下での加熱が回避されるような方法によって高密
度相互接続構造物中に上部の誘電体層を積層することに
ある。
を用いて接着された層を含む補修可能な高密度相互接続
構造物を提供することにある。
おけるスルーホール接続の破壊の問題が回避されるよう
なプレーナ型の多段積層高密度相互接続構造物を提供す
ることにある。
びガンマ線に対する抵抗性の低い材料を含まないプレー
ナ型の多段積層高密度相互接続構造物を提供することに
ある。
ジへの封入またはその他の理由によって構造物の上面に
力が加えられた場合にも短絡の発生または誘電体層の厚
さの変化を実質的に示さないようなプレーナ型の多段積
層高密度相互接続構造物を提供することにある。
互接続構造物、それらの製造材料、およびそれらの製造
方法における融通性および多様性を一層拡大することに
ある。
を受けた複数の基礎高密度相互接続構造物を包括高密度
相互接続構造物により相互接続して一層複雑な系を形成
することにある。
ャプトン層を用いて高密度相互接続構造物のパッシベー
ションを達成することにある。
ことによって明らかとなる上記およびその他の目的は、
本発明に従えば、特異な接着剤を使用しながら複数の積
層工程を実施して高密度相互接続構造物中に誘電体層を
設置することによって達成される。かかる接着剤は、次
の積層工程の実施前に十分に硬化する結果、全ての上層
積層工程が同じ積層温度下で実施される場合にも既に形
成された構造に後続の積層工程が影響を及ぼすことはな
いのである。
に基本高密度相互接続構造物が製造される。そのために
は、第1のガラス転移温度Tg1を有する第1の熱可塑性
接着剤を用いて電子部品上に第1の誘電体層を積層し、
接続を行うべき接触パッドに整列した位置において第1
の誘電体層中にスルーホールを形成し、次いで第1の誘
電体層上にパターン化された第1の金属層を設置すれば
よい。なお、かかる基本高密度相互接続構造物を製造す
るためにはその他の方法を使用することもできる。本発
明に従えば、上記のごとき基本高密度相互接続構造物を
構成する第1の金属層および第1の誘電体層の露出部分
上に熱可塑性の剥離層がスピン塗布される。かかる剥離
層は少なくとも部分的にスルーホールを充填する結果、
第1の誘電体層中に設けられたスルーホールの下部には
熱的に剥離し得る剥離層が形成されることになる。その
後、剥離層上に可変架橋性接着剤をスピン塗布して第1
の金属層の導体パターン間を埋めることにより、実質的
に平坦な表面が形成される。次いで、かかる架橋性接着
剤が溶剤を含まない状態にまで乾燥され、そして得られ
た架橋性接着剤層を接着剤として使用しながら第2の誘
電体層が構造物上に積層される。この積層工程は接着剤
の硬化が完了するような条件下で実施される。なお、第
1の金属層と電子部品上の接触パッドとの間におけるス
ルーホール接続が破壊またはその他の悪影響を受けるの
を防止するため、第2の積層工程はTg1よりも低い積層
温度の下で実施することが好ましい。剥離層を設置する
目的は、架橋性接着剤が下方の接触パッドから破片を剥
ぎ取ることなしに高密度相互接続構造物本体を高温下で
下方の構造物から剥離し得るようにするためである。第
2の積層工程の完了後、電気的接続を行うことが所望さ
れる導体に整列した位置において第2の誘電体層中にス
ルーホールが形成される。かかる導体は第1の金属層の
特定部分であってもよいし、あるいは電子部品の接触パ
ッドであってもよい。次いで、第2の誘電体層上に第2
の金属層が設置され、そして適宜なパターン化が施され
る。より多くの導電層が必要であれば、(剥離層を設置
することなく)同じ接着剤を用いて追加の誘電体層を構
造物上に積層し、そしてその上に適当な導電層を設置す
ればよい。このようにすれば、装置の最高動作温度を低
下させることなしに所望数の導電層を設置することがで
きるのである。
詳細かつ明確に記載されている。とは言え、本発明の構
成や実施方法並びに追加の目的や利点は、添付の図面を
参照しながら以下の説明を読むことによって最も良く理
解されよう。
ール接続を含む従来の高密度相互接続構造物100の小
部分が横断面図として示されている。この高密度相互接
続構造物は、積層された第1の誘電体層122およびス
ピン塗布された第2の誘電体層132を含んでいる。こ
の構造物はまた、上面に配置された接触パッド118を
有するチップ116をも含んでいる。上方に配置された
高密度相互接続構造物の積層部分を構成する第1の層1
20は、第1の誘電体層122とパターン化された金属
層128とから成っている。第1の誘電体層122は、
互いに独立した下層124および上層126を含んでい
る。下層124はゼネラル・エレクトリック・カンパニ
ーから入手し得るポリエーテルイミド樹脂であるウルテ
ム1000のごとき熱可塑性接着剤から成り、また上層
126はイー・アイ・デュポン・ド・ネムール社から入
手し得る熱硬化ポリイミドフィルムであるキャプトンフ
ィルムから成っている。金属層128はスルーホール1
27の内部にまで伸び、そして接触パッド118との間
にオーム接触を成している。スルーホール127の側壁
は、レーザ穴あけによって形成された結果として、上方
に行くほど外側に向かって開いている。第1の層120
上には高密度相互接続構造物の積層部分を構成する第2
の層130が配置されているが、それは第2の誘電体層
132とパターン化された金属層138とから成ってい
る。第2の誘電体層132は、マイクロSi(MicroSi)
社から入手し得るSPIシロキサンポリイミドのごとき
熱可塑性材料をスピン塗布して成る層である。
層物のうち、各々の誘電体層が熱可塑性の下層と熱硬化
性の上層とから成りかつ後続の誘電体層を積層する過程
においてスルーホール接続が破壊されたような多層積層
物の横断面を調べた。
されている。横断面図として示された高密度相互接続構
造物200は、積層された第1の誘電体層222および
第2の誘電体層232を含んでいる。この構造物はま
た、上面に配置された接触パッド218を有するチップ
216をも含んでいる。上方に配置された高密度相互接
続構造物の積層部分を構成する第1の層220は、第1
の誘電体層222とパターン化された金属層228とか
ら成っている。第1の誘電体層222は、互いに独立し
た下層224および上層226を含んでいる。下層22
4はゼネラル・エレクトリック・カンパニーから入手し
得るポリエーテルイミド樹脂であるウルテム1000の
ごとき熱可塑性接着剤から成り、また上層226はイー
・アイ・デュポン・ド・ネムール社から入手し得る熱硬
化ポリイミドフィルムであるキャプトンフィルムから成
っている。金属層228はスルーホール227の内部に
まで伸び、そしてそれの一部が接触パッド218との間
にオーム接触を成している。スルーホール227の側壁
の上部は、レーザ穴あけによって形成された結果とし
て、上方に行くほど外側に向かって開いている。第1の
層220の上には高密度相互接続構造物の積層部分を構
成する第2の層230が配置されているが、それは第2
の誘電体層232とパターン化された金属層238とか
ら成っている。第2の誘電体層232は、互いに独立し
た下層234および上層236を含んでいる。下層23
4はゼネラル・エレクトリック・カンパニーから入手し
得るポリエーテルイミド樹脂であるウルテム1000の
ごとき熱可塑性接着剤から成り、また上層236はイー
・アイ・デュポン・ド・ネムール社から入手し得る熱硬
化ポリイミドフィルムであるキャプトンフィルムから成
っている。
ールは、スルーホールが第1の誘電体層222を構成す
る熱硬化性の上層226の直下の空間内において拡張し
ているという点で、本発明者等が調べた破断状態のスル
ーホールの典型例を成すものである。スルーホール内の
金属層は上層226の下端の位置において破断し、それ
によって金属層228中にギャップ229が生じるのが
通例である。積層後にこのようなスルーホール形状が生
じる理由は、第2の誘電体層232の下層234を成す
熱可塑性接着剤がスルーホール内に入り込んで横方向の
圧力を及ぼすことにある。すなわち、第2の誘電体層2
32の下層234を成す熱可塑性接着剤が第1の誘電体
層222の熱硬化した上層226の下方にまで流れ込ん
だ場合、それが上層226の直下において前方の金属層
を圧迫し、かつその金属層が前方にある第1の誘電体層
222の下層224を圧迫することにより、金属層の破
断が起こるのである。本発明者等は、第1の誘電体層の
熱可塑性接着剤が十分な流動性を示すような温度におい
て第2の積層工程が実施される結果としてこのような問
題が生じるという結論に達した。すなわち、第2の積層
工程に際してスルーホールの側壁に加わる圧力の下で、
第1の誘電体層の熱可塑性接着剤がスルーホールの位置
から後退し得ることに問題があるのである。熱硬化性の
接着剤を用いた従来の印刷回路板技術においては、この
問題は第2の誘電体層の積層に先立って第1の誘電体層
の接着剤を熱硬化させることによって回避されている。
かかる解決策は、前述のごとく、本発明に係わる種類の
高密度相互接続構造物においては受入れることができな
い。それ故に本発明者等は、第1の誘電体層の熱可塑性
接着剤が流動しないような低い温度および積層圧力の下
で以後の積層工程を実施すれば上記の問題が解決される
という結論に達したのである。
接続構造物10が横断面図として示されている。この高
密度相互接続構造物10は、集積回路チップのごとき電
子部品16を配置するため上面に設けられたキャビティ
14を有する基板12を含んでいる。多くの高密度相互
接続構造物においては、かかる電子部品16は熱可塑性
接着剤15によって基板12に接着されている。なお、
電子部品16は(上部の)接触面上に接触パッド18を
有している。基板12はまた、それの上面に配置された
導電路13を有することもある。上方に配置された高密
度相互接続構造物の積層部分を構成する第1の層20
は、第1の誘電体層22とパターン化された第1の金属
層28とから成っている。第1の誘電体層22は、互い
に独立した下層24および上層26を含んでいる。上層
26は熱硬化性材料またはTg の高い熱可塑性材料から
成っていればよい。下層24は第1のガラス転移温度T
g1を有する熱可塑性接着剤から成っている。チップまた
は電子部品が熱可塑性チップ接着剤15によって基板1
2に接着されている場合、このチップ接着剤はTg1より
も高いガラス転移温度(Tg0)を有することが好まし
い。
ロセス中においてそれをチップ上に積層する際に安定性
が維持されるようにするため、Tg1よりも高い一定の温
度範囲にわたって安定であることが必要である。特に、
上層26はTg1より少なくとも100℃だけ高い温度範
囲にわたって安定であることが好ましい。ここで言う
「安定」とは、積層工程中において望ましくない移動、
伸縮またはその他の変化を生じない程度の粘度を有する
ことを意味する。
ネムール社から販売されている熱硬化ポリイミドフィル
ムであるキャプトンフィルムのごとき熱硬化性フィルム
であることが好ましい。なお、十分な安定性を示すもの
であれば、熱可塑性樹脂を含めたその他の材料を使用す
ることもできる。下層24はゼネラル・エレクトリック
・カンパニーから入手し得るポリエーテルイミド樹脂で
あるウルテム1000(Tg1=約217℃)から成るこ
とが好ましく、またチップ接着剤15はゼネラル・エレ
クトリック・カンパニイから入手し得るポリエーテルイ
ミド樹脂であるウルテム6000(Tg2=約235℃)
から成ることが好ましい。
の誘電体層22中に設けられたスルーホール23の内部
にまで伸び、そして基板12上の接触パッド18および
導電路13に接触している。
る第2の層30は、第2の誘電体層32とパターン化さ
れた第2の金属層38とから成っている。第2の誘電体
層32は、熱可塑性の剥離層34Rと互いに独立した下
層34および上層36を含んでいる。剥離層34RはS
PIシロキサンポリイミドから成ることが好ましい。こ
の剥離層が高密度相互接続構造物中に含まれる理由は、
電子部品の1者または該構造物それ自体に欠陥のあるこ
とが判明した場合に該構造物の補修を可能にすることに
ある。すなわち、補修のために高密度相互接続構造物を
分解しなければならない場合には、Tg1よりも高い温度
に加熱することにより、該構造物の積層部分を基板およ
び電子部品から剥離することができる。しかるに、下層
34が流動性を示す温度にまで加熱されない場合には、
剥離層34Rが存在しない状態で高密度相互接続構造物
の積層部分を剥離すると、下層34の接着剤がスルーホ
ールの底部において金属層に付与する強い結合力のた
め、接触パッドおよび下方の半導体材料の破片が剥ぎ取
られることになる。
材料から成るものであるが、前記に引用された「エポキ
シ樹脂/ポリイミド共重合体ブレンド誘電体およびそれ
を組込んだ積層回路」と称する米国特許出願第4545
45号明細書中に開示されているようなポリイミドと架
橋性エポキシ樹脂との共重合体ブレンドから成ることが
好ましい。かかる共重合体ブレンドを構成するポリイミ
ドは、マイクロSi社から入手し得るシロキサンポリイ
ミドSPI−129またはSPI−135のごとき完全
に反応したシロキサンポリイミドであることが好まし
い。かかる共重合体ブレンドを構成する架橋性エポキシ
樹脂は、チバ・ガイギー(Ciba-Geigy)社製のCY179
(電子用)またはユニオン・カーバイド(Union Carbid
e) 社製のERL4221(電子用)のごとき脂環式エ
ポキシ樹脂であることが好ましい。なお、その他のエポ
キシ樹脂を使用することもできる。
と考えられる理由は、かかる材料が高度の放射線抵抗性
を示す結果、高密度相互接続構造物によって相互接続さ
れるシリコン半導体チップが耐えられないようなX線お
よびガンマ線環境中においてもかかる材料は損傷を受け
ないことにある。その上、こうして得られた構造物は極
めて安定である。すなわち、かかる材料を4000〜5
000時間にわたって200℃の温度に暴露したが、そ
れらの特性に顕著な変化は認められなかったのである。
たは熱可塑性材料から成り得るが、熱硬化性材料(キャ
プトンフィルム)から成ることが好ましい。パターン化
された第2の金属層38は第2の誘電体層32中に設け
られたスルーホール33の内部にまで伸び、そして第1
の金属層28に接触している。所望ならば、特定のスル
ーホール33が第1の誘電体層22をも貫通し、それに
よって特定の接触パッドに対する直接の接続を行うこと
もできる。とは言え、このような構成は好ましいもので
はない。その理由の1つは、深さの異なるスルーホール
を設ける必要があるために加工の複雑度が増すことにあ
る。もう1つの理由は、225〜250℃の範囲内の温
度において固体であるような材料で満たされたスルーホ
ールによって電子部品の接触パッドに対する直接接続が
行われる結果として補修可能性が悪影響を受けることに
ある。
る第3の層40は、第3の誘電体層42とパターン化さ
れた第3の金属層48とから成っている。第3の誘電体
層42は、互いに独立した下層44および上層46を含
んでいる。第3の誘電体層42の下層44はシロキサン
ポリイミド/エポキシ樹脂架橋性共重合体ブレンドから
成ることが好ましい。この場合にも、第3の誘電体層4
2の上層46は熱硬化性材料または熱可塑性材料から成
り得るが、熱硬化性材料から成ることが好ましい。な
お、下層44の下方に剥離層を設置する必要はない。
24、34および44を構成するシロキサンポリイミド
/エポキシ樹脂架橋性共重合体ブレンド接着剤は、高密
度相互接続構造物の積層部分またはそれによって相互接
続すべき電子部品に対して悪影響を及ぼさない程度の低
い温度においてそれらが硬化し得るように選定される。
その理由は、先行特許および先行特許出願の明細書中に
記載されているごとく、相互接続すべき電子部品に対し
て悪影響を及ぼすことなしに高密度相互接続構造物の製
造および(必要ならば)分解を行い得るようにすること
にある。すなわち本発明においては、下方の金属層およ
び誘電体層の両者に良く付着し、上方に積層されるフィ
ルムに対して良好な結合力を有し、積層を行うために役
立つ安定なB段階を示し、かつ高密度相互接続構造物の
残部に対して悪影響を及ぼさない程度の低い温度におい
て硬化するようなシロキサンポリイミド/エポキシ樹脂
架橋性共重合体ブレンド接着剤を使用することが必要な
のである。このような接着剤は本質的にレーザ切除可能
なものであることが好ましいが、さもなければ「レーザ
切除可能な高分子誘電体およびそれの形成方法」と称す
る米国特許出願第456421号に従ってレーザ切除可
能性を付与することが必要である。
用するためには各種の接着剤が利用可能である。とは言
え、前記に引用された「エポキシ樹脂/ポリイミド共重
合体ブレンド誘電体およびそれを組込んだ積層回路」と
称する米国特許出願第454545号明細書中に開示さ
れているようなシロキサンポリイミド/エポキシ樹脂架
橋性共重合体ブレンドを使用することが好ましい。スピ
ン塗布された誘電体層としてこのブレンドを使用するこ
とは、該特許出願明細書中に開示されている。本発明に
従えば、予め形成されたフィルムを積層するための平坦
化/接着剤層として使用することにより、かかるブレン
ドの融通性および応用性が拡張される。上記の特許出願
明細書中に記載されているごとく、シロキサンポリイミ
ドとエポキシ樹脂との比率を変えればブレンドの硬化後
特性が変化する。エポキシ樹脂を主成分とするブレンド
に対して351nmの波長におけるレーザ穴あけを施すた
めには、前記に引用された「レーザ切除可能な高分子誘
電体およびそれの形成方法」と称する米国特許出願第4
56421号明細書中に記載されているような切除可能
化染料の添加によってそれを変性することが必要であ
る。本発明者等は、高密度相互接続構造物中に剥離層3
4Rを設置したすれば、このような架橋性接着剤による
積層工程の使用が該構造物の補修可能性に悪影響を及ぼ
さないことを見出した。なお、シロキサンポリイミド/
エポキシ樹脂架橋性共重合体ブレンドが十分に低いTg
を有する場合には、かかる剥離層は必要でない。すなわ
ち、シロキサンポリイミド/エポキシ樹脂架橋性共重合
体ブレンドが十分な流動性を示すような温度にまで高密
度相互接続構造物を加熱することができ、従って補修目
的のために高密度相互接続構造物の積層部分を除去する
際に破片の剥ぎ取りが問題とならないような場合には、
剥離層は不要なのである。
接続構造物10を製造するための好適な製造プロセス4
00が示されている。
プを装着する工程401から開始される。基板が完成し
た高密度相互接続構造物の一部を成す場合には、かかる
装着は永久的なものとして実施される。しかるに、柔軟
な高密度相互接続構造物を得るため製造プロセスの完了
後に基板が除去される場合には、かかる装着は一時的な
ものとして実施される。かかる装着は、熱可塑性接着剤
としてウルテム6000を使用しながら250〜300
℃の範囲内の積層温度において実施することが好まし
い。
層22の上層26が適当な熱可塑性接着剤層24で被覆
される。なお、熱可塑性接着剤層24としては、ゼネラ
ル・エレクトリック・カンパニイから入手し得るポリエ
ーテルイミド樹脂であるウルテム1000を使用するこ
とが好ましい。
された第1の誘電体層22が第1の積層温度T1 の下で
チップおよび基板上に積層される。なお、ウルテム10
00については、第1の積層温度T1 は250〜300
℃の範囲内にあるのが通例である。
層22中にスルーホール23が形成される。
層22上にパターン化された第1の金属層28が設置さ
れる。かかる目的のためには、一様な金属層を設置して
からそれのパターン化を行ってもよいし、あるいは前記
に引用された特許に基づく方法またはその他各種のパタ
ーン化堆積技術もしくは一様堆積/パターン化技術に従
ってパターン化された金属層を直接に設置してもよい。
この工程により、図3に示されたような高密度相互接続
構造物を構成する第1の層20が完成したことになる。
プロセスは、前記に引用された先行特許に基づくもので
ある。この段階に到達するまでの製造プロセスは本発明
にとって重要ではないのであって、本発明の範囲から逸
脱することなく広範囲にわたって変更することができ
る。
い、第2の誘電体層32の下層34の下方に位置する熱
可塑性の剥離層34Rが上記のごとき構造物上(すなわ
ち、パターン化された第1の金属層28および第1の誘
電体層22の露出部分の上)にスピン塗布される。次い
で、この剥離層34Rが適当な方法で乾燥される。
リイミド/エポキシ樹脂架橋性共重合体ブレンドが接着
剤として剥離層34R上に塗布される。
キシ樹脂との共重合体ブレンドが調製され、そして必要
に応じエポキシ樹脂用の適当な硬化剤がそれに添加され
る。次いで、かかる共重合体ブレンドを剥離層34R上
にスピン塗布または吹付塗布することによって下層34
が形成される。好適な接着剤溶液は、200gのチバ・
ガイギー社製脂環式エポキシ樹脂CY−179と472
gのマイクロSi社製シロキサンポリイミドSPI−1
35との均質ブレンド、2.0gのゼネラル・エレクト
リック・カンパニイ製オクチルオキシフェニル(フェニ
ル)ヨードニウムヘキサフルオロアンチモネート触媒、
および0.05gのムーニー・ケミカル(Mooney Chemic
al) 社製12%ナフテン酸銅から成るものである。な
お、472gのSPI−135は175gの固形分(3
7%)と297gのジグリム/キシレン溶剤とから成っ
ており、また該溶剤は80%のジグリムと20%のキシ
レンとから成っている。また、「エポキシ樹脂/ポリイ
ミド共重合体ブレンド誘電体およびそれを組込んだ積層
回路」と称する米国特許出願第454545号明細書中
に記載のごとくにして共重合体ブレンドの無溶剤塗布を
行うこともできる。
程408においては、ホットプレートまたはその他の手
段を用いて構造物を約135℃の温度T2 にまで加熱し
て溶剤を追出すことにより、共重合体ブレンド層が乾燥
される。その際には、接着剤溶液を塗布する前に構造物
を秤量し、次いで接着剤溶液を塗布した後に再び構造物
を秤量することにより、接着剤溶液の付着量(すなわ
ち、シロキサンポリイミド、エポキシ樹脂および溶剤の
合計量)を求めることが好ましい。2×2インチの基板
上に接着剤溶液を配置してから2600rpm の速度で回
転させれば、約70mgの接着剤溶液が構造物上に一様に
塗布された状態で残留する。次に、30分毎に構造物を
秤量することによって減量が測定される。乾燥工程は4
7%の減量が生じた後に停止される。
基板上にスピン塗布してから上記のごとき手順に従って
乾燥した場合の経時的な減量を示すグラフである。最
初、接着剤溶液層から溶剤が蒸発することが認められよ
う。その後も蒸発が継続するが、これはエポキシ樹脂が
硬化するのと同時に蒸発するからである。ホットプレー
ト上においてかかる過程を完了させれば、共重合体ブレ
ンドの最終組成は約63重量%のシロキサンポリイミド
と約37重量%のエポキシ樹脂とから成ることになる。
なお、全ての溶剤を蒸発させると共に、大部分のエポキ
シ樹脂を残留させて約50重量%のシロキサンポリイミ
ドと約50重量%のエポキシ樹脂とから成る最終組成を
持った共重合体ブレンドを得るためには、約10%のエ
ポキシ樹脂が蒸発した時点で乾燥工程を停止することが
好ましい。次いで、構造物がホットプレートから取除か
れ、そして室温にまで放冷される。この段階(室温)に
おいては、共重合体ブレンド層はもはや粘着性を示さ
ず、従って容易に取扱うことができる。なお、かかる共
重合体ブレンド層は一般に約12μm の厚さを有してい
る。この乾燥工程においては、共重合体ブレンドの過度
の硬化を避けることが重要である。なぜなら、共重合体
ブレンドを過度に硬化させると、積層される上層36と
下層34との間の結合力が低下するからである。その
上、積層工程に際して共重合体ブレンドが十分に流動し
ない結果、上層(キャプトン層)36と下層(共重合体
ブレンド層)34との間に存在するくぼみやその他の隙
間が完全に埋められず、従って両者間に空隙が生じるこ
とにもなる。
ンド層への積層に先立ち、上層(キャプトン層)の下面
が反応性イオンエッチング(RIE)によって前処理さ
れる。これは、上層36と下層(共重合体ブレンド層)
34との間に強い結合力を生み出すために役立つ。
下で構造物を積層装置内に配置し、そして上層36の上
側および下側を真空に引くことによってガス抜きが行わ
れる。100mTorr の基本真空度を得るのに十分な排気
時間(通例は約20分)の経過後、上層36の上面に約
30〜45psi の窒素圧を加えることにより、上層36
が下層34に押付けられると共に、共重合体ブレンドの
流動によって隙間が埋められる。次いで、圧力を維持し
ながら温度を180℃の積層温度T3 にまで上昇させ、
そして30分間にわたり構造物を180℃に保つことに
より、共重合体ブレンドの硬化が完了する。その後、構
造物が100℃未満の温度にまで冷却され、圧力が解除
され、そして積層装置から構造物が取出される。かかる
積層工程に際しては、上層36の存在によってエポキシ
樹脂の蒸発が防止される。なお、共重合体ブレンド層と
上層との界面におけるエポキシ樹脂の凝離は認められな
かった。すなわち、共重合体ブレンドは硬化の完了後に
も均質な状態に維持されるのである。
される通り、硬化時間は硬化温度を上昇させることによ
って短縮することができ、また硬化温度は硬化時間を延
長することによって低下させることができる。
ウルテム1000のTg (217℃)よりも十分に低い
ものである。その結果、ウルテム1000から成る熱可
塑性接着剤層24はこの積層工程を通じて硬質の状態に
保たれる。それ故、下層24のTg よりも高い温度にお
いて後続の積層工程を実施する際にスルーホール接続の
破断を示した従来の構造物とは異なり、積層圧力の作用
下でウルテム1000の下層24がスルーホールの位置
から押し戻される結果としてスルーホール接続が破断す
ることは防止されるのである。
造物の全表面にわたって実質的に一様な厚さの下層34
が形成される。下層34は約12μm の厚さを有するの
が通例であるが、それは金属層がそれよりも薄い場合に
適用される。金属層がそれよりも厚い場合には、共重合
体ブレンドをより遅い速度でスピン塗布することによっ
てより厚い下層34を形成することが好ましい。上層
(キャプトン層)36は約25μm の厚さを有すること
が好ましい。上層36は予め形成されたものであるか
ら、それの厚さは厳密に調節されている。その結果、第
2の誘電体層32は37μm にほぼ等しい厚さを有する
のであって、それの厚さの変動は下層34の厚さの変動
に由来するものである。とは言え、この厚さはキャプト
ン層に対して2回のRIE工程を施す際に約5μm だけ
減少する。第1のRIE工程は結合力を向上させるため
の前処理であって、これはキャプトン層の厚さを約1μ
m だけ減少させる。第2のRIE工程は穴あけ後にスル
ーホールから灰またはその他の残渣を除去するために実
施されるクリーンアップ処理であって、これはキャプト
ン層の厚さを約4μm だけ減少させる。とは言え、スピ
ン塗布のみによって誘電体層を設置する場合に比べれ
ば、本発明の方法は遥かに一様かつ遥かに再現可能な厚
さを与えるのである。このことは、高密度相互接続構造
物中に伝送線路が形成されるようなマイクロ波装置の製
造にとって特に望ましいものである。なぜなら、所望の
インピーダンスを持ったかかる伝送線路を設計しかつ形
成するためには、誘電体層の一様性および再現可能性が
重要だからである。
層32中にスルーホール33が形成される。
第1の金属層の場合と同じ技術または異なる技術を使用
することにより、第2の誘電体層32上にパターン化さ
れた第2の金属層38が設置される。これにより、図3
に示された高密度相互接続構造物を構成する第2の層3
0の形成が完了したことになる。
造物を構成する第3の層40が所望される場合には、引
続いて工程413が実施される。この工程413におい
ては、本発明に基づくシロキサンポリイミド/エポキシ
樹脂架橋性共重合体ブレンドから成る下層44が上記の
ごとき構造物上(すなわち、第2の金属層38および第
2の誘電体層32の露出部分の上)に設置される。この
場合には、熱可塑性の剥離層を設置することは不要であ
るが、所望ならばそれを設置することもできる。
す共重合体ブレンドが温度T2 (約135℃)において
乾燥される。
層42の上層46に前処理を施した後、それが積層温度
T3 (約180℃)において共重合体ブレンドから成る
下層44上に積層される。
層42中にスルーホール43が形成される。
層42上にパターン化された第3の金属層48が設置さ
れ、それによって図3に示された高密度相互接続構造物
の製造が完了する。なお、かかる高密度相互接続構造物
において追加の層が要求もしくは所望される場合には、
同様にして追加の層を設置し得ることが理解されよう。
は、複雑な系を構成する個々の基礎高密度相互接続構造
物を互いに独立に製造してそれらの予備試験を行い得る
ことである。かかる予備試験の後、図6に300として
示されるようなより大きい系を構成する個々の基礎高密
度相互接続構造物318が適切な相対位置に配置され
る。次いで、これらの基礎高密度相互接続構造物318
が包括高密度相互接続構造物310によって相互接続さ
れる。かかる包括高密度相互接続構造物310は、互い
に隣接した基礎高密度相互接続構造物318間の空隙を
橋絡する追加の誘電体層322を含んでいる。この誘電
体層322上に設置された金属層328が、スルーホー
ル323を通して基礎高密度相互接続構造物318同士
を相互接続している。なお、包括高密度相互接続構造物
310の製造に際しては、個々の基礎高密度相互接続構
造物318を担体または基板(図示せず)内に配置する
ことが好ましい。かかる担体または基板は、(基礎高密
度相互接続構造物318ばかりでなく包括高密度相互接
続構造物310に対する支持体として最終の系中に残存
させてもよい。あるいはまた、図示のごとく、かかる担
体または基板を構造物から取除いてもよい。かかる包括
高密度相互接続構造物310は十分な柔軟性を有するか
ら、基礎高密度相互接続構造物318間に位置する部分
において包括高密度相互接続構造物を折り曲げることに
より、基礎高密度相互接続構造物318同士を重ね合わ
せることもできる。基礎高密度相互接続構造物に誘電体
層322を積層することによってかかる包括高密度相互
接続構造物を製造し得ることは、「柔軟な高密度相互接
続構造物および柔軟に相互接続された装置」と称する米
国特許出願第07/504769号の図面に示された構
造物(すなわち、個々の高密度相互接続構造物の基板同
士を高密度相互接続構造物により相互接続することによ
って個々の基板のチップ同士を相互接続して成る構造
物)に比べ、高密度相互接続構造物の融通性を一層拡大
することになる。
可能性の点から見れば、電子部品の1者または高密度相
互接続構造物の一部に欠陥のあることが判明した場合に
おける該構造物の補修を容易にするため、各々の接着剤
層は該構造物の寿命期間を通じて柔軟性を維持すること
が必要である。かかる柔軟性は、前記に引用された「高
密度相互接続回路の簡略化された補修方法」と称する米
国特許第4878991号明細書中に記載されているご
とく熱可塑性接着剤層24のTg1よりも高い温度に加熱
することによって高密度相互接続構造物全体をチップお
よび基板から剥離することを容易にする。かかる加熱温
度はまた、接触パッドから破片が剥ぎ取られるのを防止
するため、剥離層34RのTg より高いことも必要であ
る。
板12を含んでいるが、「高い体積効率を有する高密度
相互接続方法」と称する米国特許出願第250010号
並びに「柔軟な高密度相互接続構造物および柔軟に相互
接続された装置」と称する米国特許出願第07/504
769号に従い、高密度相互接続構造物の製造後に基板
12を除去してもよいことを理解すべきである。この場
合には、電子部品16は高密度相互接続構造物に直接に
接着された状態にあるのであって、それ以外には支持を
受けていないことになる。
く、次の誘電体層の下層を構成するシロキサンポリイミ
ド/エポキシ樹脂架橋性共重合体ブレンド接着剤で構造
物の表面を被覆することが好ましい。そうすれば、特に
厚い金属層が存在する場合において、誘電体層の平坦化
が容易になる。とは言え、所望ならば、次の誘電体層の
上層を構成するフィルムにシロキサンポリイミド/エポ
キシ樹脂架橋性共重合体ブレンド接着剤を塗布すること
もできる。その場合には、隣接する導体パターン間に空
隙が生じるのを回避するため、接着剤層はそれが被覆す
べき金属層よりも厚いことが必要である。
れにおいても、単なる絶縁目的のため、あるいは最終の
金属層を支持するため、スピン塗布によって最終の誘電
体層を設置し得ることは容易に理解されよう。このよう
にすれば、2つ以上のスピン塗布層を使用する場合に生
じる問題の多くが回避される。あるいはまた、内部にス
ルーホールが設けられておらずかつ上部に金属層が設置
されていないような最終の誘電体層を積層することもで
きる。上記のごとき材料はまた、印刷回路板の製造にも
使用することができる。
剤を使用することが好ましいが、所望ならば相異なる接
着剤を使用することもできる。
本発明を詳しく説明したが、本発明の精神および範囲か
ら逸脱することなしに様々な変更態様が可能であること
は当業者にとって自明であろう。それ故、前記特許請求
の範囲はかかる変更態様の全てを包括するものと理解す
べきである。
する従来の高密度相互接続構造物における典型的な第1
段のスルーホール接続を示す概略横断面図である。
ける破断状態のスルーホール接続を示す概略横断面図で
ある。
図である。
係わる諸工程を示すブロック図である。
程を示すグラフである。
接続構造物のそれぞれに積層された誘電体層を含む包括
高密度相互接続構造物によってそれらの基礎高密度相互
接続構造物を相互接続したところを示す概略斜視図であ
る。
Claims (20)
- 【請求項1】 (a) 第1の表面上に接触パッドをそれぞ
れ有する複数の半導体チップ、 (b) 前記半導体チップに接着された第1の誘電体層であ
って、前記第1の誘電体層は第1の下層および第1の上
層を含み、前記第1の下層は第1のガラス転移温度Tg1
を有する熱可塑性樹脂から成り、前記第1の上層はTg1
よりも高い一定の温度範囲にわたって安定であり、かつ
前記第1の誘電体層には少なくとも一部の前記接触パッ
ドに整列して配置されたスルーホールが設けられている
ような第1の誘電体層、 (c) 前記第1の誘電体層上に配置され、かつ前記第1の
誘電体層中に設けられた前記スルーホールの内部にまで
伸びて少なくとも一部の前記接触パッドに接触している
パターン化された第1の金属層、並びに (d) 前記第1の金属層および前記第1の誘電体層の露出
部分に接着された第2の誘電体層であって、前記第2の
誘電体層は第2の下層および第2の上層を含み、前記第
2の下層はTg1よりも低い温度において硬化させ得る熱
硬化性重合体から成り、かつ前記第2の上層は前記熱硬
化性重合体の最低硬化温度よりも高い一定の温度範囲に
わたって安定であるような第2の誘電体層の諸要素から
成る高密度相互接続構造物。 - 【請求項2】 前記第2の下層と前記第1の金属層およ
び前記第1の誘電体層との間に配置された熱可塑性の剥
離層が追加包含される請求項1記載の高密度相互接続構
造物。 - 【請求項3】 前記第2の誘電体層には一部の前記接触
パッドおよび/または前記第1の金属層の特定部分に整
列して配置されたスルーホールが設けられていると共
に、前記第2の誘電体層上に配置され、かつ前記第2の
誘電体層中に設けられた前記スルーホールの内部にまで
伸びて一部の前記接触パッドおよび/または前記第1の
金属層の特定部分に接触しているパターン化された第2
の金属層が追加包含される請求項1記載の高密度相互接
続構造物。 - 【請求項4】 前記第2の金属層および前記第2の誘電
体層の露出部分に接着された第3の誘電体層が追加包含
されていて、前記第3の誘電体層は第3の下層および第
3の上層を含み、前記第3の下層はTg1よりも低い温度
において硬化させ得る熱硬化性重合体から成り、かつ前
記第3の上層は前記熱硬化性重合体の最低硬化温度より
も高い一定の温度範囲にわたって安定である請求項3記
載の高密度相互接続構造物。 - 【請求項5】 前記第3の誘電体層には一部の前記接触
パッドおよび/または前記第1の金属層の特定部分およ
び/または前記第2の金属層の特定部分に整列して配置
されたスルーホールが設けられていると共に、前記第3
の誘電体層上に配置され、かつ前記第3の誘電体層中に
設けられた前記スルーホールの内部にまで伸びて一部の
前記接触パッドおよび/または前記第1の金属層の特定
部分および/または前記第2の金属層の特定部分に接触
しているパターン化された第3の金属層が追加包含され
る請求項4記載の高密度相互接続構造物。 - 【請求項6】 前記第2の誘電体層には少なくとも前記
第1の金属層の特定部分に整列して配置されたスルーホ
ールが設けられていると共に、前記第2の誘電体層上に
配置され、かつ前記第2の誘電体層中に設けられた前記
スルーホールの内部にまで伸びて少なくとも前記第1の
金属層の特定部分に接触しているパターン化された第2
の金属層が追加包含される請求項1記載の高密度相互接
続構造物。 - 【請求項7】 前記第1および第2の上層が熱硬化性重
合体から成る請求項1記載の高密度相互接続構造物。 - 【請求項8】 前記第1および第2の上層が熱硬化性ポ
リイミドから成る請求項7記載の高密度相互接続構造
物。 - 【請求項9】 前記第1の下層がポリエーテルイミドか
ら成り、かつ前記第2の下層がシロキサンポリイミド/
エポキシ樹脂共重合体ブレンドから成る請求項7記載の
高密度相互接続構造物。 - 【請求項10】 第2の高密度相互接続構造物と、前記
に記載された第1の高密度相互接続構造物および前記第
2の高密度相互接続構造物に接着された包括高密度相互
接続構造物とが追加包含されていて、前記括高密度相互
接続構造物は前記第1および第2の高密度相互接続構造
物上に積層された第1の包括誘電体層並びに前記第1の
包括誘電体層上に配置された第1の包括金属層を含み、
前記第1の包括誘電体層には前記第1および第2の高密
度相互接続構造物の特定の導体に整列して配置されたス
ルーホールが設けられており、かつ前記第1の包括金属
層は前記スルーホールの内部にまで伸びて前記第1およ
び第2の高密度相互接続構造物の特定の導体と電気的に
接触している請求項1記載の高密度相互接続構造物。 - 【請求項11】 前記第1および第2の上層の少なくと
も1者が熱可塑性を有する請求項1記載の高密度相互接
続構造物。 - 【請求項12】 前記第1および第2の上層が熱可塑性
を有する請求項1記載の高密度相互接続構造物。 - 【請求項13】 複数の電子チップ、前記電子チップに
接着された誘電体層、および前記誘電体層上または前記
誘電体層中に配置されかつ前記電子チップ同士を電気的
に相互接続している導体パターンを含むような高密度相
互接続構造物の製造方法において、 (a) 前記電子チップ、前記電子チップに接着されかつ内
部に複数のスルーホールを有する第1の誘電体層、およ
び前記第1の誘電体層上に配置されかつ前記スルーホー
ルの内部にまで伸びて接触パッドとの間にオーム接触を
成している部分を含むパターン化された第1の金属層か
ら成る基本構造物を用意し、 (b) 前記スルーホールを充填するようにして前記第1の
金属層上に剥離層を配置し、次いで (c) 前記基本構造物が安定であるような温度において硬
化させ得る架橋性重合体接着剤の使用により、前記架橋
性重合体接着剤の最低硬化温度よりも高い一定の温度範
囲にわたって安定な第2の誘電体層を前記剥離層上に積
層する諸工程を含んでいて、前記積層工程が前記第1の
誘電体層を固定状態に維持し得る程度に低い温度下で実
施される結果として前記積層工程は前記第1の金属層お
よび前記接触パッドに対するそれの接触部に悪影響を及
ぼさないことを特徴とする方法。 - 【請求項14】 (d) 前記接触パッドおよび/または前
記第1の金属層の特定部分に整列した位置において前記
第2の誘電体層および前記架橋性重合体接着剤中に第2
段のスルーホールを形成し、次いで (e) 前記第2段のスルーホールの内部にまで伸びて前記
接触パッドおよび/または前記第1の金属層の特定部分
との間にオーム接触を成している部分を含むパターン化
されただいの金属層を前記第2の誘電体層上に設置する
両工程が追加包含される請求項13記載の方法。 - 【請求項15】 (f) Tg1よりも低い温度において硬化
させ得る熱硬化性重合体剤の使用により、前記熱硬化性
重合体の最低硬化温度よりも高い一定の温度範囲にわた
って安定な第3の誘電体層を前記第2の金属層および前
記第2の誘電体層の露出部分上に積層する工程が追加包
含されていて、前記積層工程が前記第1および第2の誘
電体層を固定状態に維持し得る程度に低い温度下で実施
される結果として前記積層工程は前記第2の金属層並び
に前記接触パッドおよび/または前記第1の金属層に対
するそれの接触部に悪影響を及ぼさず、また前記積層工
程は前記第1の金属層および前記接触パッドに対するそ
れの接触部にも悪影響を及ぼさない請求項14記載の方
法。 - 【請求項16】 複数の電子チップ、前記電子チップに
接着された誘電体層、および前記誘電体層上または前記
誘電体層中に配置されかつ前記電子チップ同士を電気的
に相互接続している導体パターンを含むような高密度相
互接続構造物の製造方法において、 (a) 第1のガラス転移温度Tg1を有する熱可塑性接着剤
を用いて第1の誘電体層を前記チップに積層し、 (b) 前記チップの接触パッドの少なくとも一部に整列し
た位置において前記第1の誘電体層および前記熱可塑性
接着剤中にスルーホールを形成し、 (c) 前記スルーホールの内部にまで伸びて接触パッドと
の間にオーム接触を成している部分を含むパターン化さ
れた第1の金属層を前記第1の誘電体層上に設置し、 (d) 前記スルーホールを充填するようにして前記第1の
金属層上に剥離層を配置し、次いで (e) このようにして得られた構造物が安定であるような
温度において硬化させ得る架橋性重合体接着剤の使用に
より、前記架橋性重合体接着剤の最低硬化温度よりも高
い一定の温度範囲にわたって安定な第2の誘電体層を前
記剥離層上に積層する諸工程を含んでいて、前記積層工
程が前記第1の誘電体層を固定状態に維持し得る程度に
低い温度下で実施される結果として前記積層工程は前記
第1の金属層および前記接触パッドに対するそれの接触
部に悪影響を及ぼさない方法。 - 【請求項17】 (f) 前記接触パッドおよび/または前
記第1の金属層の特定部分に整列した位置において前記
第2の誘電体層および前記架橋性重合体接着剤中に第2
段のスルーホールを形成し、次いで (g) 前記第2段のスルーホールの内部にまで伸びて前記
接触パッドおよび/または前記第1の金属層の特定部分
との間にオーム接触を成している部分を含むパターン化
されただいの金属層を前記第2の誘電体層上に設置する
両工程が追加包含される請求項16記載の方法。 - 【請求項18】 (h) Tg1よりも低い温度において硬化
させ得る熱硬化性重合体剤の使用により、前記熱硬化性
重合体の最低硬化温度よりも高い一定の温度範囲にわた
って安定な第3の誘電体層を前記第2の金属層および前
記第2の誘電体層の露出部分上に積層する工程が追加包
含されていて、前記積層工程が前記第1および第2の誘
電体層を固定状態に維持し得る程度に低い温度下で実施
される結果として前記積層工程は前記第2の金属層並び
に前記接触パッドおよび/または前記第1の金属層に対
するそれの接触部に悪影響を及ぼさず、また前記積層工
程は前記第1の金属層および前記接触パッドに対するそ
れの接触部にも悪影響を及ぼさない請求項17記載の方
法。 - 【請求項19】 前記積層工程が、前記剥離層上に前記
架橋性重合体接着剤の層を設置し、前記架橋性重合体接
着剤の層を乾燥し、次いで前記架橋性重合体接着剤を用
いて予め形成された誘電体フィルムを前記剥離層上に積
層することから成る請求項16記載の方法。 - 【請求項20】 (a) 第1の熱硬化誘電体フィルム、
(b) 前記第1の熱硬化誘電体フィルム上に配置された第
1の金属層、並びに (c) シロキサンポリイミド/エポキシ樹脂架橋性共重合
体ブレンドによって前 記第1の金属層および前記第1の熱硬化誘電体フィルム
に接着された第2の熱硬化誘電体フィルムの諸要素を含
む印刷回路板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/546,959 US5161093A (en) | 1990-07-02 | 1990-07-02 | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
US546,959 | 1990-07-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04233265A JPH04233265A (ja) | 1992-08-21 |
JP3246667B2 true JP3246667B2 (ja) | 2002-01-15 |
Family
ID=24182728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17331791A Expired - Lifetime JP3246667B2 (ja) | 1990-07-02 | 1991-06-19 | 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5161093A (ja) |
EP (1) | EP0465199B1 (ja) |
JP (1) | JP3246667B2 (ja) |
DE (1) | DE69128307T2 (ja) |
Families Citing this family (117)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5285571A (en) * | 1992-10-13 | 1994-02-15 | General Electric Company | Method for extending an electrical conductor over an edge of an HDI substrate |
US6274391B1 (en) * | 1992-10-26 | 2001-08-14 | Texas Instruments Incorporated | HDI land grid array packaged device having electrical and optical interconnects |
US5300812A (en) * | 1992-12-09 | 1994-04-05 | General Electric Company | Plasticized polyetherimide adhesive composition and usage |
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
US5306670A (en) * | 1993-02-09 | 1994-04-26 | Texas Instruments Incorporated | Multi-chip integrated circuit module and method for fabrication thereof |
US6400573B1 (en) * | 1993-02-09 | 2002-06-04 | Texas Instruments Incorporated | Multi-chip integrated circuit module |
US5397741A (en) * | 1993-03-29 | 1995-03-14 | International Business Machines Corporation | Process for metallized vias in polyimide |
US5401687A (en) * | 1993-04-15 | 1995-03-28 | Martin Marietta Corporation | Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures |
US5381445A (en) * | 1993-05-03 | 1995-01-10 | General Electric Company | Munitions cartridge transmitter |
US5432675A (en) * | 1993-11-15 | 1995-07-11 | Fujitsu Limited | Multi-chip module having thermal contacts |
US5434751A (en) * | 1994-04-11 | 1995-07-18 | Martin Marietta Corporation | Reworkable high density interconnect structure incorporating a release layer |
US5536579A (en) * | 1994-06-02 | 1996-07-16 | International Business Machines Corporation | Design of high density structures with laser etch stop |
US5472539A (en) * | 1994-06-06 | 1995-12-05 | General Electric Company | Methods for forming and positioning moldable permanent magnets on electromagnetically actuated microfabricated components |
US5548099A (en) * | 1994-09-13 | 1996-08-20 | Martin Marietta Corporation | Method for making an electronics module having air bridge protection without large area ablation |
US5524339A (en) * | 1994-09-19 | 1996-06-11 | Martin Marietta Corporation | Method for protecting gallium arsenide mmic air bridge structures |
US5561085A (en) * | 1994-12-19 | 1996-10-01 | Martin Marietta Corporation | Structure for protecting air bridges on semiconductor chips from damage |
US5844810A (en) * | 1995-05-30 | 1998-12-01 | General Electric Company | Scaled adaptive lithography |
US5657537A (en) * | 1995-05-30 | 1997-08-19 | General Electric Company | Method for fabricating a stack of two dimensional circuit modules |
US5552633A (en) * | 1995-06-06 | 1996-09-03 | Martin Marietta Corporation | Three-dimensional multimodule HDI arrays with heat spreading |
US5866952A (en) | 1995-11-30 | 1999-02-02 | Lockheed Martin Corporation | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate |
US5888837A (en) * | 1996-04-16 | 1999-03-30 | General Electric Company | Chip burn-in and test structure and method |
EP0915753B1 (en) * | 1996-05-06 | 2003-01-29 | Ameron International Corporation | Siloxane-modified adhesive/adherend systems |
US5874770A (en) | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
US5812384A (en) * | 1996-12-17 | 1998-09-22 | General Electric Company | Matrix filters for low-noise power distribution systems |
US5900674A (en) | 1996-12-23 | 1999-05-04 | General Electric Company | Interface structures for electronic devices |
US5938452A (en) * | 1996-12-23 | 1999-08-17 | General Electric Company | Flexible interface structures for electronic devices |
US5757623A (en) * | 1996-12-30 | 1998-05-26 | General Electric Company | Low-noise, high-Q stripline inductor |
US5904496A (en) * | 1997-01-24 | 1999-05-18 | Chipscale, Inc. | Wafer fabrication of inside-wrapped contacts for electronic devices |
JPH10223624A (ja) * | 1997-02-06 | 1998-08-21 | Nec Yamagata Ltd | 半導体装置の製造方法 |
KR100214562B1 (ko) * | 1997-03-24 | 1999-08-02 | 구본준 | 적층 반도체 칩 패키지 및 그 제조 방법 |
KR100253352B1 (ko) * | 1997-11-19 | 2000-04-15 | 김영환 | 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법 |
US6038133A (en) * | 1997-11-25 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for producing the same |
US5888884A (en) * | 1998-01-02 | 1999-03-30 | General Electric Company | Electronic device pad relocation, precision placement, and packaging in arrays |
US6037044A (en) * | 1998-01-08 | 2000-03-14 | International Business Machines Corporation | Direct deposit thin film single/multi chip module |
US6259148B1 (en) | 1998-08-13 | 2001-07-10 | International Business Machines Corporation | Modular high frequency integrated circuit structure |
US6188301B1 (en) | 1998-11-13 | 2001-02-13 | General Electric Company | Switching structure and method of fabrication |
US6876554B1 (en) | 1999-09-02 | 2005-04-05 | Ibiden Co., Ltd. | Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board |
EP2265101B1 (en) * | 1999-09-02 | 2012-08-29 | Ibiden Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
JP2001185653A (ja) * | 1999-10-12 | 2001-07-06 | Fujitsu Ltd | 半導体装置及び基板の製造方法 |
US6909054B2 (en) * | 2000-02-25 | 2005-06-21 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for producing multilayer printed wiring board |
US6841740B2 (en) * | 2000-06-14 | 2005-01-11 | Ngk Spark Plug Co., Ltd. | Printed-wiring substrate and method for fabricating the same |
WO2002027786A1 (fr) | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche |
JP4931283B2 (ja) * | 2000-09-25 | 2012-05-16 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP4785268B2 (ja) * | 2000-12-15 | 2011-10-05 | イビデン株式会社 | 半導体素子を内蔵した多層プリント配線板 |
JP4771608B2 (ja) * | 2000-12-15 | 2011-09-14 | イビデン株式会社 | プリント配線板 |
US6773962B2 (en) | 2001-03-15 | 2004-08-10 | General Electric Company | Microelectromechanical system device packaging method |
MXPA02005829A (es) * | 2001-06-13 | 2004-12-13 | Denso Corp | Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado. |
US6838750B2 (en) * | 2001-07-12 | 2005-01-04 | Custom One Design, Inc. | Interconnect circuitry, multichip module, and methods of manufacturing thereof |
US6696910B2 (en) * | 2001-07-12 | 2004-02-24 | Custom One Design, Inc. | Planar inductors and method of manufacturing thereof |
WO2003030254A2 (en) * | 2001-09-28 | 2003-04-10 | Hrl Laboratories, Llc | Process for assembling systems and structure thus obtained |
US6974604B2 (en) * | 2001-09-28 | 2005-12-13 | Hrl Laboratories, Llc | Method of self-latching for adhesion during self-assembly of electronic or optical components |
US7018575B2 (en) * | 2001-09-28 | 2006-03-28 | Hrl Laboratories, Llc | Method for assembly of complementary-shaped receptacle site and device microstructures |
US7351660B2 (en) * | 2001-09-28 | 2008-04-01 | Hrl Laboratories, Llc | Process for producing high performance interconnects |
US7253091B2 (en) * | 2001-09-28 | 2007-08-07 | Hrl Laboratories, Llc | Process for assembling three-dimensional systems on a chip and structure thus obtained |
TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
TW517361B (en) * | 2001-12-31 | 2003-01-11 | Megic Corp | Chip package structure and its manufacture process |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
JP2003243604A (ja) * | 2002-02-13 | 2003-08-29 | Sony Corp | 電子部品及び電子部品の製造方法 |
US20030178388A1 (en) * | 2002-03-22 | 2003-09-25 | Phillips Kenneth L. | Inverted micro-vias |
US6964881B2 (en) * | 2002-08-27 | 2005-11-15 | Micron Technology, Inc. | Multi-chip wafer level system packages and methods of forming same |
JP2004128063A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
US6998327B2 (en) * | 2002-11-19 | 2006-02-14 | International Business Machines Corporation | Thin film transfer join process and multilevel thin film module |
US6838776B2 (en) * | 2003-04-18 | 2005-01-04 | Freescale Semiconductor, Inc. | Circuit device with at least partial packaging and method for forming |
US6921975B2 (en) | 2003-04-18 | 2005-07-26 | Freescale Semiconductor, Inc. | Circuit device with at least partial packaging, exposed active surface and a voltage reference plane |
US7223635B1 (en) * | 2003-07-25 | 2007-05-29 | Hrl Laboratories, Llc | Oriented self-location of microstructures with alignment structures |
US6933443B2 (en) * | 2004-01-28 | 2005-08-23 | Infineon Technologies North America Corp. | Method for bonding ceramic to copper, without creating a bow in the copper |
US7452662B2 (en) * | 2004-04-23 | 2008-11-18 | Hema-Quebec | Method of expanding and differentiating cord blood cells by hyperthermic incubation |
US20050242425A1 (en) * | 2004-04-30 | 2005-11-03 | Leal George R | Semiconductor device with a protected active die region and method therefor |
US7475964B2 (en) * | 2004-08-06 | 2009-01-13 | Hewlett-Packard Development Company, L.P. | Electrical contact encapsulation |
US20070158811A1 (en) * | 2006-01-11 | 2007-07-12 | James Douglas Wehrly | Low profile managed memory component |
US20070215997A1 (en) * | 2006-03-17 | 2007-09-20 | Martin Standing | Chip-scale package |
US7875952B1 (en) | 2006-09-19 | 2011-01-25 | Hrl Laboratories, Llc | Method of transistor level heterogeneous integration and system |
US7838419B2 (en) * | 2006-12-20 | 2010-11-23 | Intel Corporation | Systems and methods to laminate passives onto substrate |
US9610758B2 (en) * | 2007-06-21 | 2017-04-04 | General Electric Company | Method of making demountable interconnect structure |
US20080313894A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Method for making an interconnect structure and low-temperature interconnect component recovery process |
US20080318055A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Recoverable electronic component |
US9953910B2 (en) * | 2007-06-21 | 2018-04-24 | General Electric Company | Demountable interconnect structure |
US20080318413A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Method for making an interconnect structure and interconnect component recovery process |
US20080318054A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Low-temperature recoverable electronic component |
US9318441B2 (en) | 2007-12-14 | 2016-04-19 | Stats Chippac, Ltd. | Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die |
US8343809B2 (en) | 2010-03-15 | 2013-01-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die |
US8183095B2 (en) | 2010-03-12 | 2012-05-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation |
US8456002B2 (en) | 2007-12-14 | 2013-06-04 | Stats Chippac Ltd. | Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief |
US7767496B2 (en) | 2007-12-14 | 2010-08-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer |
US8076587B2 (en) * | 2008-09-26 | 2011-12-13 | Siemens Energy, Inc. | Printed circuit board for harsh environments |
EP2184773A1 (en) * | 2008-11-05 | 2010-05-12 | General Electric Company | Recoverable electronic component |
EP2184774A1 (en) * | 2008-11-05 | 2010-05-12 | General Electric Company | Low-temperature recoverable electronic component |
US20100148357A1 (en) * | 2008-12-16 | 2010-06-17 | Freescale Semiconductor, Inc. | Method of packaging integrated circuit dies with thermal dissipation capability |
JP2010205941A (ja) * | 2009-03-03 | 2010-09-16 | Panasonic Corp | 半導体チップ及び半導体装置 |
US20110198762A1 (en) * | 2010-02-16 | 2011-08-18 | Deca Technologies Inc. | Panelized packaging with transferred dielectric |
US10373870B2 (en) | 2010-02-16 | 2019-08-06 | Deca Technologies Inc. | Semiconductor device and method of packaging |
US9754835B2 (en) | 2010-02-16 | 2017-09-05 | Deca Technologies Inc. | Semiconductor device and method comprising redistribution layers |
US20110215450A1 (en) * | 2010-03-05 | 2011-09-08 | Chi Heejo | Integrated circuit packaging system with encapsulation and method of manufacture thereof |
US9548240B2 (en) | 2010-03-15 | 2017-01-17 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package |
TWI530241B (zh) * | 2010-03-16 | 2016-04-11 | A multi - layer circuit board manufacturing method for embedded electronic components | |
US8927339B2 (en) | 2010-11-22 | 2015-01-06 | Bridge Semiconductor Corporation | Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry |
US8310040B2 (en) | 2010-12-08 | 2012-11-13 | General Electric Company | Semiconductor device package having high breakdown voltage and low parasitic inductance and method of manufacturing thereof |
US8569631B2 (en) * | 2011-05-05 | 2013-10-29 | Tangitek, Llc | Noise dampening energy efficient circuit board and method for constructing and using same |
US20130037929A1 (en) * | 2011-08-09 | 2013-02-14 | Kay S. Essig | Stackable wafer level packages and related methods |
JP5648658B2 (ja) * | 2012-08-02 | 2015-01-07 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
US9087847B2 (en) | 2012-08-14 | 2015-07-21 | Bridge Semiconductor Corporation | Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same |
TW201410106A (zh) * | 2012-08-24 | 2014-03-01 | Kinsus Interconnect Tech Corp | 線路載板的增層方法 |
JP6103054B2 (ja) * | 2013-06-18 | 2017-03-29 | 株式会社村田製作所 | 樹脂多層基板の製造方法 |
US9085826B2 (en) * | 2013-09-27 | 2015-07-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method of fabricating printed circuit board (PCB) substrate having a cavity |
US20150380369A1 (en) * | 2013-09-30 | 2015-12-31 | Nantong Fujitsu Microelectronics Co., Ltd | Wafer packaging structure and packaging method |
WO2016025563A1 (en) | 2014-08-14 | 2016-02-18 | Mitsubishi Polyester Film, Inc. | Laminate containing coated polyester film |
US9636893B2 (en) | 2014-08-15 | 2017-05-02 | Xamax Industries, Inc. | Composite thermoplastic laminate |
WO2017026208A1 (ja) * | 2015-08-10 | 2017-02-16 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
US10727178B2 (en) | 2017-11-14 | 2020-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via structure and methods thereof |
KR102521222B1 (ko) * | 2017-11-15 | 2023-04-12 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
WO2021117191A1 (ja) * | 2019-12-12 | 2021-06-17 | 太陽誘電株式会社 | 部品モジュールおよびその製造方法 |
CN116326219B (zh) * | 2020-10-02 | 2024-03-26 | 塞林克公司 | 与柔性互连电路形成连接 |
CN116325377B (zh) | 2020-10-02 | 2024-07-02 | 塞林克公司 | 用于连接柔性互连电路的方法和系统 |
US11562984B1 (en) | 2020-10-14 | 2023-01-24 | Hrl Laboratories, Llc | Integrated mechanical aids for high accuracy alignable-electrical contacts |
US12057429B1 (en) | 2021-06-23 | 2024-08-06 | Hrl Laboratories, Llc | Temporary bonding structures for die-to-die and wafer-to-wafer bonding |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3501832A (en) * | 1966-02-26 | 1970-03-24 | Sony Corp | Method of making electrical wiring and wiring connections for electrical components |
US4246595A (en) * | 1977-03-08 | 1981-01-20 | Matsushita Electric Industrial Co., Ltd. | Electronics circuit device and method of making the same |
JPS6281745A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | ウエハ−規模のlsi半導体装置とその製造方法 |
US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
US4884122A (en) * | 1988-08-05 | 1989-11-28 | General Electric Company | Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer |
EP0310010B1 (en) * | 1987-10-01 | 1994-01-12 | Mcgean-Rohco, Inc. | Multilayer printed circuit board formation |
US5108825A (en) * | 1989-12-21 | 1992-04-28 | General Electric Company | Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it |
US5073814A (en) * | 1990-07-02 | 1991-12-17 | General Electric Company | Multi-sublayer dielectric layers |
-
1990
- 1990-07-02 US US07/546,959 patent/US5161093A/en not_active Expired - Lifetime
-
1991
- 1991-06-19 JP JP17331791A patent/JP3246667B2/ja not_active Expired - Lifetime
- 1991-07-01 EP EP91305964A patent/EP0465199B1/en not_active Expired - Lifetime
- 1991-07-01 DE DE69128307T patent/DE69128307T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69128307D1 (de) | 1998-01-15 |
DE69128307T2 (de) | 1998-06-25 |
EP0465199A1 (en) | 1992-01-08 |
US5161093A (en) | 1992-11-03 |
EP0465199B1 (en) | 1997-12-03 |
JPH04233265A (ja) | 1992-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3246667B2 (ja) | 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物 | |
US5157589A (en) | Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's | |
US5232548A (en) | Discrete fabrication of multi-layer thin film, wiring structures | |
JP3802936B2 (ja) | 集積回路モジュール | |
KR100377088B1 (ko) | 회로부품 내장 모듈 및 그 제조방법 | |
US5073814A (en) | Multi-sublayer dielectric layers | |
US5434751A (en) | Reworkable high density interconnect structure incorporating a release layer | |
JP3375555B2 (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
US6855892B2 (en) | Insulation sheet, multi-layer wiring substrate and production processes thereof | |
US6818836B2 (en) | Printed circuit board and its manufacturing method | |
US7683268B2 (en) | Semiconductor module with high process accuracy, manufacturing method thereof, and semiconductor device therewith | |
US6239980B1 (en) | Multimodule interconnect structure and process | |
EP0130417B1 (en) | A method of fabricating an electrical interconnection structure for an integrated circuit module | |
JPH08236628A (ja) | 半導体チップ上のエアブリッジを損傷から保護するための構造 | |
EP0284624A1 (en) | METHOD FOR PRODUCING AN INTEGRATED CIRCUIT PACK STRUCTURE. | |
JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
US20010004134A1 (en) | Electronic device and method of producing same | |
JPH10242333A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100304396B1 (ko) | 반도체제조공정에서의평탄화를위한덴드라이트상호접속부재와그제조방법 | |
US7056129B2 (en) | Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices | |
JP4606685B2 (ja) | 回路部品内蔵モジュール | |
JP3312876B2 (ja) | 半導体パッケージ及びその製造方法 | |
US6256874B1 (en) | Conductor interconnect with dendrites through film and method for producing same | |
US6602739B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors and filling gaps | |
EP0434311B1 (en) | An epoxy/polyimide copolymer blend dielectric in multilayered circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |