CN100487888C - 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法 - Google Patents

半导体器件、半导体晶片、半导体组件及半导体器件的制造方法 Download PDF

Info

Publication number
CN100487888C
CN100487888C CNB991273842A CN99127384A CN100487888C CN 100487888 C CN100487888 C CN 100487888C CN B991273842 A CNB991273842 A CN B991273842A CN 99127384 A CN99127384 A CN 99127384A CN 100487888 C CN100487888 C CN 100487888C
Authority
CN
China
Prior art keywords
chip
circuit
stress release
semiconductor device
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991273842A
Other languages
English (en)
Other versions
CN1260590A (zh
Inventor
荻野雅彦
上野巧
江口州志
永井晃
佐藤俊也
石井利昭
小角博义
濑川正则
露野円丈
西村朝雄
安生一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1260590A publication Critical patent/CN1260590A/zh
Application granted granted Critical
Publication of CN100487888C publication Critical patent/CN100487888C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

提供半导体器件、半导体晶片以及半导体组件：其中半导体器件翘曲很小；在下落试验中几乎不产生芯片边缘的损伤和龟裂；半导体器件在安装可靠性和大规模生产性很优异。半导体器件(17)包括：半导体芯片(64)；提供在半导体芯片形成有电路和电极的平面上的多孔应力释放层(3)；提供在应力释放层上并连接到电极的电路层(2)；以及提供在所述电路层上的外部端子(10)；其中有机保护膜(7)形成在半导体芯片与应力释放层相反的平面上，应力释放层、半导体芯片(6)以及有机保护膜(7)的各侧面在相同的平面上露出。

Description

半导体器件、半导体晶片、半导体组件及半导体器件的制造方法
本发明涉及含有用于高密度安装组件、多芯片组件等的芯片尺寸封装的半导体器件及其制造方法，并涉及制造半导体器件使用的半导体晶片。
目前，为与制造小而高性能的电子器件相适应，其中使用的半导体器件需要高集成度、高密度以及处理速度更快。
为适应要求，半导体器件的实现(implementing)方法已由管脚插入型改变为增加实现密度的表面实现方法，为适应管脚数量的增加，已开发了例如从DIP(双列直插式封装)到QFP(方形扁平封装)、PGA(网格插针阵列)等的封装。
然而，由于实现基板的连接引线集中在封装的周边，引线自身很薄且容易变形，因此随着管脚数量的增加，QFP的实现变得很困难。PGA的不足在于不能实现高密度，由于电学上增加处理速度很困难，与实现基板连接的PGA的端子很纤细，并且相互之间非常集中，并且由于PGA为管脚插入型，因此不可能进行表面实现。
近来，为了解决以上问题并实现与增加处理速度相适应的半导体器件，已开发出了BGA(球栅阵列)。BGA包括半导体芯片和电路形成其上的基板之间的应力缓冲层，以及位于其上形成有电路的基板的实现基板面为外部端子的突点电极(US专利5,148,265)。具有BGA结构的封装容易在表面上实现，是由于不会发生如QFP等的引线变形，因为与实现基板相连的端子为球形焊料，由于端子分散在整个实现平面上，所以端子之间的间距可以很宽。此外，由于与PGA相比，突点电极，即外部端子的长度很短，因此电感部件很小，信号速度很快，可以根据要求增加处理速度。
另一方面，JP-A-8-172,159(1996)公开了一种LOC(芯片上引线)封装，包括密封材料/芯片/保护膜/密封材料的剖面组合的复合物，是由于芯片提供有保护膜。保护膜增加了芯片与密封材料的粘附力，并同时保护芯片免受拾取针的损伤。
JP-A-7-135189(1995)公开的发明涉及制造LOC结构的半导体器件使用的晶片粘结板。晶片粘附板用做保护膜，直到在半导体的制造工艺中芯片安装在封装中。
近来，随着便携信息终端的广泛使用，需要尺寸小且安装密度高的半导体器件。因此现已开发了封装尺寸几乎与芯片相同的CSP(芯片规模封装)。各种类型的CSP公开在“Nikkei Micro Device”38-64页，Nikkei BP Co.出版(1998年二月)。这些CSP通过以下步骤制造：将已切割为各片的半导体芯片粘贴到电路层形成在其上的聚酰亚胺基板或陶瓷基板上；通过例如线键合、单点键合、压紧键合、突点键合等方法将电路层与半导体芯片电连接；用树脂密封连接部分；以及形成如焊料突点等的外部端子。JP-A-9-232256(1997)和JP-A-10-27827(1998)公开了CSP的大规模生产方法。根据这些方法，半导体器件通过以下步骤制造：在半导体晶片上形成突点；借助突点电连接电路基板；用树脂密封连接部分；在电路基板上形成外部电极；以及将晶片切为各片。“Nikkei Micro Device”164-167页，Nikkei BP Co.出版(1998年四月)公开了CSP的另一大规模生产方法。根据公开的方法，半导体器件通过以下步骤制造：通过焊接在半导体晶片上形成突点；用树脂密封除突点以外的部分；在突点部分处形成外部电极；以及将晶片切为各片。
以上的CSP通过以下方式组装：将切为各片的半导体芯片粘贴到聚酰亚胺基板或陶瓷基板上，电路层通过引线键合连接到芯片，由于电路层的键合区域位于芯片的外部，CSP自然变得大于芯片尺寸。当通过突点键合连接CSP时，由于键合之后芯片和基板之间的间隔由树脂密封，由此基板比芯片大以防止灌注时树脂流出。因此由于所述问题这些CSP的尺寸大于芯片的尺寸。
使用切为各芯片的CSP存在以下问题：在半导体器件的制造中，CSP需要花费很长的时间，是由于切割芯片之后，每个芯片必须准确地位于基板上、粘贴其上、电连接并密封。
使用如聚酰亚胺等树脂基板作为电路层的CSP存在以下问题：当封装提供到安装基板上时，由于芯片用粘合剂粘结，在回流时封装中吸收的水膨胀，产生如形成气泡和剥离等故障。
通过在半导体晶片上形成突点；将半导体晶片与基板连接；用树脂密封基板和半导体晶片之间的间隔；形成外部电极；以及将半导体晶片切为各片的步骤制造的CSP存在由于固化收缩半导体晶片和半导体器件翘曲的问题，是因为树脂层仅形成在晶片的一面。
此外，除了线键合型CSP，许多CSP在其上形成有电路的芯片平面的背面有露出的平面。因此，存在芯片的边缘产生如龟裂等的故障，以及在封装的运输期间落下和安装期间如拾取等操作损伤背面的问题。
鉴于以上情况，本发明的一个目的是提供半导体器件和半导体晶片及其制造方法；其中封装的尺寸与芯片尺寸相同，几乎不会产生如翘曲和损伤等外观故障。
本发明另一目的是提供半导体器件和半导体晶片及其制造方法；其中封装的尺寸与芯片尺寸相同，安装可靠性和大规模生产性优异，几乎不会产生如翘曲和损伤等外观故障。
本发明的要点是通过以下特征的半导体器件达到以上目的，所述半导体器件包括半导体芯片，提供在半导体芯片其上形成有电路和电极的平面上的应力释放层，电路层形成在应力释放层上并连接到电极，以及提供在电路层上的外部端子；还包括提供在与半导体芯片的应力释放层相反面上的有机保护膜。
本发明的另一特点在于以下半导体器件中，所述半导体器件包括半导体芯片，提供在半导体芯片其上形成有电路和电极的平面上的多孔应力释放层，形成在应力释放层上并连接到电极，以及提供在电路层上的外部端子的电路层；还包括提供在与半导体芯片的应力释放层相反面上的有机保护膜，应力释放层、半导体芯片、以及有机保护膜的各侧面暴露在相同的平面上。
本发明的再一特点在于以下半导体器件中，所述半导体器件包括半导体芯片，提供在半导体芯片其上形成有电路和电极的平面上的多孔应力释放层，电路层形成在应力释放层上并连接到电极，提供在半导体芯片上的电极和电路层之间用于电连接的各向异性导体，外部端子以栅格阵列形提供在电路层上的指定位置；以及提供在与电路和电极安装其上的平面相反面上的有机保护膜；其中应力释放层、半导体芯片以及有机保护膜的各侧面暴露在相同的平面上。
本发明的又一特点在于以下半导体晶片中，所述半导体晶片包括多个芯片区域，每个芯片区域包括电路和电极；应力释放层提供在其上形成有芯片区域中的电路和电极的平面上；电路层形成在应力释放层上并连接到电极；以及提供在电路层上的外部端子；还包括提供在与芯片区域中的应力释放层相反面上的有机保护膜。
本发明的还一特点在于半导体器件的制造方法，包括以下步骤：在半导体晶片的各芯片区域的形成有电路和电极的平面上形成应力释放层；在各芯片区域的形成有电极的平面的相反平面上形成有机保护膜；在芯片区域上的应力释放层中形成通孔；在通孔中形成导体；在应力释放层上形成电路；在电路层上形成外部端子；以及在相同平面上切割芯片区域、具有电路的基板、以及有机保护摸，由此得到操作切割得到的半导体器件的最小单元。
在本发明公开的半导体晶片上，有规则地排列多个芯片区域；芯片区域为操作半导体器件的最小单元电路，包括如逻辑、存储器、栅阵列等的半导体电路以及用于与半导体晶片外的输入/输出电信号的电极。半导体器件的电极以图11所示的方式排列。
根据本发明，提供有电路层的基板由多孔应力释放层和其上形成有电路的电路层组成。多孔体由包括内部有许多小孔的连续气泡的结构、或具有透气性的三维网络结构组成的体组成。多孔体通过以下的一种方法形成：跟踪腐蚀法，其中构件用中子照射并用化学剂腐蚀；拉制法，其中加热或用可塑剂塑化晶体聚合物，随后拉制晶体聚合物；分解层分离法，其中根据温度使用具有不同溶解度的溶剂；萃取法，其中聚合物均匀地混合无机盐、硅石等，形成膜之后，仅萃取无机盐和硅石；层转移法，其中聚合物、优良溶剂和不良溶剂昆合在一起，形成膜之后，仅蒸发优良的溶剂；等等。此外，还包括无纺纤维，其中无纺纤维板是使用以纤维态聚合在溶剂中的聚合物通过造纸机形成的。透气性质是指如蒸汽、空气等的气体借助多孔体中存在的微孔穿过多孔体的现象。
根据本发明，优选保护膜的线性膨胀系数接近将应力释放层与半导体芯片粘结在一起的粘结层的线性膨胀系数。通过使有机保护膜的线性膨胀系数与应力释放层和粘结层的线性膨胀系数的差异变小可以防止由于热应力造成的半导体芯片和半导体晶片的翘曲。保护膜的厚度比如PIQ等形成在平面上的钝化膜的厚度厚，比芯片的厚度薄。研磨晶片背面之后，可以通过将保护膜的薄板粘贴到半导体晶片的背面、或与通过旋转涂敷法由保护膜材料制成的清漆涂敷平面形成保护膜。保护膜紧紧地粘贴到晶片上。保护膜需要着成黑色以屏蔽光。
根据本发明，多孔释放层可以由以下材料制成：聚碳酸酯、聚酯、芳香聚酯、聚四氟乙烯、聚乙烯、聚丙烯、聚偏氟乙烯、醋酸纤维素、聚砜、聚丙烯腈、聚酰胺、芳香族聚酰胺聚酰亚胺、芳香族聚酰亚胺、以及它们的化合物。部分释放层可以由光敏材料形成。释放层比保护膜孔更多。
电路层可以由金、铜、铝和其它导体形成，外表面镀金。这些电路层可以为绝缘基板，其上有这些导体中的一个形成的电路。绝缘基板需要由耐热性和机械特性优异的工程塑料制成，例如聚酰亚胺等。
电路层如下制造：通过汽相淀积或电镀等直接在释放层上形成导体层，随后通过腐蚀导体层形成电路。此外，可以通过将由导体形成的电路于其上的绝缘基板粘贴到应力释放层上形成电路层。粘合剂由环氧树脂、马来酰亚胺、苯酚、氰酸酯、聚酰胺、聚酰亚胺、聚酰胺-酰亚胺、聚酯、聚烯烃、聚氨酯、等任何树脂以及这些树脂与如硅橡胶、丁腈橡胶等的橡胶成分的混合物。此外，可以使用通过加热、干燥、加压、光照射等施加粘贴力的任何作用剂可以作为附着剂。除了以上化合物以外，附着剂可以为通过将以上任何化合物浸渍在如多孔体、玻璃布等的芯材料内形成的板。其上形成有电路的基板用以上的粘合剂粘贴到半导体晶片。
电路层通过以下步骤形成：在半导体晶片的电极侧面上形成多孔释放层；以及通过粘贴、电镀、汽相淀积等方法在释放层上形成导体层。有时，通过用设计的工艺通过构图腐蚀导体层形成电路层。
通过如He-Ne激光、Ar激光、YAG激光、二氧化碳气体激光等的激光在电路层和半导体晶片之间形成通孔。此外，在一些情况中，与半导体晶片的电极和电路层相对应的部分释放层由光敏材料形成，通过曝光、显影和腐蚀光敏材料形成通孔。
电连接半导体晶片和电路层的导体部分由导电树脂形成，导电树脂通过将如碳、石墨粉、金、银、铜、镍、用银镀的铜、用银镀的玻璃等的导电细粉混合到如环氧族树脂、硅酮族树脂、聚酰亚胺族树脂等的树脂族粘合剂中制成。在通孔中用如铜等的金属通过电镀法形成电镀膜获得电导通。此外，通过用如金、铜等的金属通过在真空中加热淀积或溅射淀积在通孔的内壁上形成淀积膜制造导电部分。除了以上方法之外，在一些情况中，通过在半导体晶片和电路层的端子之间厚度的方向内设置各向异性导电的材料将晶片与电路层电连接。各向异性导电的材料如下制造：通过在如聚酰亚胺等的绝缘膜中形成20-30μm间距的通孔，并用如铜等的导电材料填充通孔。材料只有在电极位于厚度方向中的相同位置时才导电，在XY方向中不导电。
要形成在形成有电路层的基板上的外部电极为通过加热熔化电连接半导体器件的导体。实际上，含有锡、锌和铅、银、铜或金的焊料合金、或形成球形并涂敷有金的这些金属可以通过加热和熔化或接触和振动不熔化连接半导体器件。除了这些材料之外，钼、镍、铜、铂、钛等中的任何一个或这些元素的至少两个组成的合金、或这些元素的至少两个形成的双膜结构，可以用做端子。
用于半导体组件的安装基板由导电层和绝缘层组成。绝缘层由如环氧树脂、马来酰亚胺、苯酚、氰酸酯、聚酰胺、聚酰亚胺、聚酰胺-酰亚胺、聚四氟乙烯等的树脂、这些树脂的共聚合物、或如硅橡胶、丁腈橡胶等的橡胶组分构成。特别优选添加具有感光性的以上树脂中的一个，可以通过如曝光和显影等的工艺构图制成。此外，除了以上树脂自身以外，可以通过将以上任何化合物浸渍在如多孔体、玻璃布等的芯材料内形成绝缘层。
导电层由如金、铜、铝等的金属组成。考虑到电特性，安装基板希望为其上提供有接地层和电源层的基板。
根据本发明，可以提供封装尺寸与芯片尺寸相同的CSP。使用多孔应力释放层。当切割半导体晶片时，同时切割多孔体。它的端面不可避免地暴露在封装的侧面。因此，安装中回流时吸收的潮气穿过多孔体释放到外部。因此，可以防止水的蒸汽压造成的如剥离等的故障，还可以提供具有高可靠性的CSP。由于在晶片级别装配之后晶片被切成各单元片，可以提供具有较好的可大规模生产性的CSP。此外，可以提供一种CSP，其中通过形成在半导体晶片背面上的保护膜使热应力产生的翘曲很小，几乎不产生如运输等装运封装期间半导体芯片如龟裂和损伤等的外表故障。
图1为一组剖面图，示出了本发明的一个实施例中半导体器件的制造步骤，
图2为通过图1所示的制造步骤得到的基于本发明的半导体晶片的透视图，
图3为一组示意剖面图，示出了本发明的另一个实施例中半导体器件的制造步骤，
图4示出了在本发明的再一实施例中半导体器件的一个例子，(a)为示意性剖面图，(b)为透视图，
图5示出了在本发明的又一实施例中半导体器件的一个例子，(a)为示意性剖面图，(b)为透视图，
图6为一组透视图，示出了本发明的还一个实施例中半导体器件的部分制造步骤，
图7示出了基于本发明的半导体组件的一个例子，(a)为示意性剖面图，(b)为透视图，
图8为对比例的半导体器件的一个例子的示意性剖面图，
图9为对比例的半导体器件的一个例子的示意性剖面图，
图10为对比例的半导体器件的一个例子的示意性剖面图，
图11示意性地示出了在本发明中使用的半导体芯片上的电极布局。
这里，参考附图详细地介绍本发明的实施例。
(实施例1)
图1示出了本发明的一个实施例中半导体器件的制造步骤，以及通过制造步骤得到的半导体器件。
根据制造步骤(a)～(i)，制备本发明的半导体晶片和半导体器件。
(a)对于绝缘基板1，使用50μm厚的聚酰亚胺膜(UBrex S：由Ube KosanCo.制造)，其上施加有环氧树脂族粘合剂。通过将绝缘基板1冲孔形成器件孔。通过在150℃下加热并用滚轧机加压将18μm厚的电解铜箔粘贴到聚酰亚胺膜。将光敏抗蚀剂(P-RS300S：由Tokyo Ohka Co.制造)施加到电解铜箔上，在90℃烘焙30分钟，通过曝光和显影图形制备腐蚀掩模。
然后，用40℃的氯化铁水溶液(氯化铁浓度为40°，波度：具体的重力；约1.38)，通过剥离抗蚀剂制备铜电路。通过用电解金电镀电路部分制备电路2。如上所述，制备对应于半导体晶片上各芯片区域的电路2。
(b)增加含有30％不易挥发成分的粘合剂清漆(双酚A型环氧树脂(EP1010：由Yuka Shell Co.制造)溶解到溶剂中，即添加甲乙酮、邻甲酚酚醛树脂清漆型苯酚硬化剂(H-1：由Meiwa Kasei Co.制造)，混合催化剂(三苯基膦：由Wako JyunyakuCo.制造)施加到多孔体3的一个表面上；多孔体3由具有150μm三维网络结构的聚酰亚胺无纺布组成；以及干燥清漆。借助粘合剂通过在120℃加热和加压5秒钟，通过将制造步骤(a)制备的电路层2粘贴到多孔体3，制备包括电路层的基板。
(c)其上形成有电路层的基板、粘合剂4、半导体晶片6以及晶片保护膜7，如图1所示排列。调节其上形成有电路层的基板1与晶片上的电极5的位置以相互匹配。对于半导体晶片6，使用4英寸525μm厚的半导体晶片。
粘合剂4和晶片保护膜7如下制造：将含有35％不易挥发成分的粘合剂清漆(联苯型环氧树脂(XY-4000：由Yuka Shell Co.制造)溶解到溶剂中，即添加甲乙酮、邻甲酚酚醛树脂清漆型苯酚硬化剂(H-1：由Meiwa Kasei Co.制造)，混合具有12nm的初始粒子尺寸的微粒填充剂(R974：由Nippon Aerosol Co.制造)和催化剂(三苯基膦：由Wako Jyunyaku Co.制造))浸渍到30μm的聚酰亚胺无纺布内；并干燥清漆。
(d)背研磨半导体晶片6的背面露出硅之后，通过在120℃下加热和加压5秒钟，以上构件粘附到晶片的背面。此外，通过在170℃加热60分钟固化构件。
(e)通过YAG激光(由ESI Co.制造，波长：355nm，峰值功率：4kW，能量：200μj，脉冲宽度：50ns)形成直径为50μm的通孔8。
(f)通过印刷方法将导电膏(GP913：由Asahi Kasei Co.制造)注入到通孔8内形成导体部分9，并在170℃下加热和固化40分钟。
(g)如下形成外部电极10：在其上形成有电路层的基板1的焊料球连接部分施加助熔剂，将直径为0.6mm的共晶焊料球(Pb 63：Sn 37)放置其上，并通过红外回流在240℃下加热5秒钟加热焊料球。最后，用墨喷印刷机在晶片保护膜7上作标记。
根据以上的制造步骤，制备其上形成有图2所示的多个芯片区域的半导体晶片6。膜厚度测量显微光波干涉仪(dectac：由ULVAC Co.制造)评估半导体晶片6的翘曲量。
(h)为了切割半导体晶片6，切割带(UE-111AJ：由Nitto Denko Co.制造)粘贴到晶片保护膜7的背面。然后，200μm厚的切割锯固定到切块机(DAD520：由Disco Co.制造)，在相同的平面同时切割其上形成有电路层的基板1、粘合剂4、半导体晶片6以及晶片保护膜7，通过切割半导体晶片6得到半导体器件17将是可操作的最小单元，即芯片64。切割之后，从晶片保护膜上剥离切割带。
(i)如上所述制备本发明的半导体器件17。半导体器件17安装在安装基板上，进行从-55℃到-125℃范围内的温度循环试验。可以使用铜复合玻璃布基环氧层叠的的FR-4(MC-E-67：由Hitachi Kasei Co.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在以下表1中。
表1
 
晶片的翘曲量(μm)        封装的翘曲量(μm)        1000次循环<sup>*1</sup>之后故障产生率(故障数/试验数)   
E-1 ≤5μm ≤1μm 0/100
E-2 ≤5μm ≤1μm 0/100
E-3 ≤5μm ≤1μm 0/100
E-4 ≤5μm ≤1μm 0/100
E-5 ≤5μm ≤1μm 0/100
E-6 ≤5μm ≤1μm 0/100
E-7 ≤5μm ≤1μm 0/100
E-8 ≤5μm ≤1μm 0/100
E-9 ≤5μm ≤1μm 0/100
E-10 ≤5μm ≤1μm 0/100
E-11 ≤5μm ≤1μm 0/100
C-1 - 5μm 85/100
C-2 - ≤1μm 20/100<sup>*3</sup>
C-3 20μm 5μm 20/100
*1：在-5℃至-125℃的范围内1000次循环之后断裂故障的数量。
*2：放在85℃、85％的相对湿度的环境中166小时之后，红外回流试验期间如剥离、气泡等的故障数量。
*3：芯片/电路基板之间的断裂故障。
*4：当从1米高处落到5cm厚的玻璃基板时，芯片中产生断裂或龟裂确定为故障。
表1(续)
 
回流试验<sup>*2</sup>中的故障产生率(故障数量/试验数量)            下降试验<sup>*4</sup>中的故障产生率(故障数量/试验数量)                  面积的比值(封装面积/芯片面积)         
E-1 0/100 0/20 1
E-2 0/100 0/20 1
E-3 0/100 0/20 1
E-4 0/100 0/20 1
E-5 0/100 0/20 1
E-6 0/100 0/20 1
E-7 0/100 0/20 1
E-8 0/100 0/20 1
E-9 0/100 0/20 1
E-10 0/100 0/20 1
E-11 0/100 0/20 1
C-1 90/100 0/20 1.44
C-2 0/100*3 8/20 1.2
C-3 50/100 12/20 1
*1：在-55℃到-125℃的范围内1000次循环之后断裂故障的数量。
*2：放在85℃、85％的相对湿度的环境中166小时之后，红外回流试验期间如录离、气泡等的故障数量。
*3：芯片/电路基板之间的断裂故障。
*4：当从1米高处落到5cm厚的玻璃基板时，芯片中产生断裂或龟裂确定为故障。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。在本实施例中制备的半导体器件17翘曲很小。导体部分可以由低弹性系数的材料制成，用导电树脂将芯片64连接到电路层2，除了应力释放层的作用之外，半导体器件在耐热循环方面特别优异。由于存在多孔应力释放层，安装中没有产生回流故障。在下降试验中没有产生如芯片损伤等的故障。封装尺寸可以制得与芯片的尺寸相同。根据本实施例的工艺，仅通过切割就可以制成封装，它的大规模生产性很优异。
(实施例2)
图3示出了本发明的另一实施例中半导体器件的制造步骤，以及通过制造步骤得到的半导体器件。
根据制造步骤(a)～(i)，制备本发明的半导体晶片6和半导体器件17。
(a)通过拉制法制备的由具有150μm的三维网络结构的聚四氟乙烯制成的多孔体3、粘合剂4、半导体晶片8以及晶片保护膜7如图3所示排列。使用直径为4英寸525μm厚的半导体晶片8。粘合剂4和晶片保护膜7如下制造：将含有35％不易挥发成分的粘合剂清漆(联苯型环氧树脂(XY-4000：由Yuka Shell Co.制造)溶解到溶剂中，即添加甲乙酮、邻甲酚酚醛树脂清漆型苯酚硬化剂(H-1：由MeiwaKasei Co.制造)，混合具有12nm初始粒子尺寸的微粒填充剂(R974：由Nippon Aerosol Co.制造)和催化剂(三苯基膦：由Wako Jyunyaku Co.制造)浸渍到具有30μm的三维结构的聚四氟乙烯板内；并干燥清漆。背研磨半导体晶片6的背面，以除去SiO2并露出硅，通过在120℃加热和加压5秒钟粘结以上构件。此外，通过在170℃加热60分钟固化构件。
(b)通过YAG激光(由ESI Co.制造，波长：355nm，峰值功率：4kW，能量：200μj，脉冲宽度：50ns)形成直径为50μm的通孔8。
(c)如下形成电镀板12：通过将晶片保护膜背部支撑的半导体晶片浸入70℃的电镀溶液中进行化学镀铜，其中在多孔体中形成通孔。电镀之前，将半导体晶片浸入到感光剂(HS101B：由Hitachi Kasei Co.制造)的酸性溶液内，处理催化化学镀铜的催化剂。使用的电镀溶液有以下组分：硫酸铜七水化物；0.04摩尔/升，乙二胺四乙酸二水合物；0.1摩尔/升，水合乙醛酸；0.03摩尔/升，氢氧化钠；0.1摩尔/升，2，2’吡啶基；0.0002摩尔/升，以及聚氧乙二醇；0.03摩尔/升。
(d)通过将光敏抗蚀剂(P-RS300S：由Tokyo Ohka Co.制造)施加到镀铜膜上，在90℃烘焙30分钟，曝光和显影图形制备腐蚀掩模。然后，用40℃的氯化铁水溶液(氯化铁浓度为40°，波度：具体的重力；约1.38)腐蚀铜，通过剥离抗蚀剂制备铜电路。通过用电解金电镀电路部分制备电路2。
(e)使用光敏焊料抗蚀剂(PSR4000：由Taiyo Ink Co.制造)在电路2上制备其上形成有用于外部端子的岛的焊料抗蚀剂膜13。通过旋涂法将焊料抗蚀剂施加到晶片的电路面上，并在80℃干燥20分钟，曝光并显影形成岛。此外，在150℃下固化60分钟。
(f)如下形成外部电极10：在岛部分施加助熔剂，将直径为0.6mm的共晶焊料球(Pb 63：Sn 37)放置其上，并通过红外回流在240℃下加热5秒钟加热焊料球。最后，用墨喷印刷机在形成在半导体晶片背面的晶片保护膜7上作标记。
根据以上的制造步骤，制备其上形成有图2所示的多个芯片区域62的半导体晶片6。用膜厚度测量显微光波干涉仪(dectac：由ULVAC Co.制造)评估半导体晶片6的翘曲量。
(g)为了切割半导体晶片6，切割带120粘贴到晶片保护膜7上。200μm厚的切割锯11固定到切块机(DAD520：由Disco Co.制造)，在相同的平面上同时切割其上形成有电路层的基板1、粘合剂4、半导体晶片6以及晶片保护膜7，由此通过切割半导体晶片6得到的半导体器件17将是可操作的最小单元，即芯片64。切割之后，从晶片保护膜上剥离切割带。
(h)如上所述制备本发明的半导体器件17。半导体器件17安装在安装基板上，进行从-55℃到-125℃范围内的温度循环试验。可以使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由HitachiKasei Co.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上之后，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。由于应力释放层由低弹性系数的多孔聚四氟乙烯制成，并且半导体器件的耐热循环特别优异，因此在本实施例17中制备的半导体器件翘曲很小。由于为低湿气吸收体，所以安装操作时半导体器件中不会产生回流故障。由于可以通过在通孔部分形成同时电镀电路层使芯片与电路层电连接，所以本发明的半导体器件的大规模生产性非常优异。
在下降试验中没有产生如芯片损伤等的故障。封装尺寸可以与芯片尺寸相同。根据本实施例的工艺，仅通过切割本实施例的半导体晶片就可以制成封装，它在大规模生产方面很优异。根据本实施例的工艺，不需要调节电路层和芯片上焊盘的位置，因此可以简化制造工艺。
(实施例3)
图4(a)和图4(b)分别示出了在本发明的另一实施例中半导体器件的剖面图和透视图。通过以下制造步骤得到半导体器件。
用和实施例2相同的工艺形成通孔之后，通过真空淀积法在通孔的内壁和多孔体的表面上形成铜膜。和前一实施例相同进行随后的工艺制造半导体晶片6和半导体器件17。
半导体器件17安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。由于应力释放层由多孔的低弹性系数的聚四氟乙烯制成，在本实施例中制备的半导体器件17翘曲很小，并且半导体器件在耐热循环方面很优越。由于半导体器件为低潮气吸收体，因此在安装操作中不会产生回流故障。由于导体部分由汽相淀积形成，所以可以形成高纯度的导体层，电阻减小。因此半导体可以相应地增加电信号的速度。在下落试验中不会产生如芯片损伤等的故障。此外，封装的尺寸可以制得与芯片的尺寸相同，仅通过切割本实施例的半导体晶片就可以制成封装。因此，工艺在大规模生产方面很优越。
(实施例4)
图5(a)和图5(b)分别示出了在本发明的另一实施例中半导体器件的剖面图和透视图。通过以下制造步骤得到半导体器件17。
使用通过层转移法制备的具有三维网络结构120μm厚的多孔聚酰亚胺作为多孔体3。使用30μm厚的热塑性聚酰亚胺(TP-D：由Kaneka Co.制造)作为粘合剂和晶片保护膜，通过与实施例1相同的方法制备半导体晶片和半导体器件。然而，在260℃加热和加压1秒钟以粘贴各层。
半导体器件17安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。在本实施例中制备的半导体器件17翘曲很小。除了应力释放层的作用之外，导电部分为用导电树脂将芯片连接到电路层的低弹性系数材料，因此半导体器件在耐热循环方面很优越。由于多孔应力释放层，所以在安装操作中半导体器件不会产生回流故障。在下落试验中不会产生如芯片损伤等的故障。此外，封装的尺寸可以制得与芯片的尺寸相同，仅通过切割本实施例的半导体晶片就可以制成封装。因此，工艺在大规模生产方面很优越。
(实施例5)
通过以下制造步骤制备与图4所示相同类型的半导体器件17。
使用通过层转移法制备的具有三维网络结构120μm厚的多孔聚酰亚胺作为多孔体3。使用30μm厚的热塑性聚酰亚胺(TP-D：由Kaneka Co.制造)作为粘合剂和晶片保护膜，通过与实施例2相同的方法制备半导体晶片6和半导体器件17。
半导体器件17安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。在本实施例中制备的半导体器件17翘曲很小，有优异的耐热循环性，安装操作时不会产生回流故障。由于通过在通孔部分形成导体同时电镀电路层芯片电连接电路层，因此本发明在大规模生产方面很优异。
在下落试验中不会产生如芯片损伤等的故障。此外，封装的尺寸可以制得与芯片的尺寸相同。根据本实施例的工艺，仅通过切割本实施例的半导体晶片就可以制成封装。因此，工艺在大规模生产方面很优越。
(实施例6)
通过以下制造步骤制备与图4所示相同类型的半导体器件17。
使用通过层转移法制备的具有三维网络结构120μm厚的多孔聚酰亚胺作为多孔体3。使用30μm厚的热塑性聚酰亚胺(TP-D：由Kaneka Co.制造)作为粘合剂和晶片保护膜，通过与实施例3相同的方法制备半导体晶片6和半导体器件17。
半导体器件17安装在安装基板上，在-55℃至-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。在本实施例中制备的半导体器件17翘曲很小，有优异的耐热循环性，在安装操作时不会产生回流故障。由于导体部分由汽相淀积形成，所以可以形成高纯度的导体层，并且电阻减小。因此半导体可以相应地增加电信号的速度。在下落试验中不会产生如芯片损伤等的故障。此外，封装的尺寸可以制得与芯片的尺寸相同，仅通过切割本实施例的半导体晶片就可以制成封装。因此，工艺在大规模生产方面很优越。
(实施例7)
通过以下制造步骤制备与图5所示相同类型的半导体器件17。
使用100μm厚的alamide无纺布(thermount：Du Pont Co.制造)作为多孔体3；以及由30μm厚橡胶改型的环氧树脂制成的板作为粘合剂和晶片保护膜，通过与实施例1相同的方法制备半导体晶片和半导体器件。通过将清漆(联苯型环氧树脂(XY-4000：由Yuka Shell Co.制造)溶解到溶剂中，即添加甲乙酮、邻甲酚酚醛树脂清漆型苯酚硬化剂(H-1：由Meiwa Kasei Co.制造)，混合具有12nm初始粒子尺寸的微粒填充剂(R974：由Nippon Aero sol Co.制造)、腈聚丁橡胶(XER-91：由Nihon Gosei Rubber Co.制造)以及催化剂(三苯基膦：由WakoJyunyaku Co.制造))施加到底膜上并干燥清漆制备粘结板。
半导体器件17安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。在本实施例中制备的半导体器件17翘曲很小。除了应力释放层的作用之外，导电部分为用导电树脂将芯片连接到电路层的低弹性系数材料，因此半导体器件在耐热循环方面很优越。由于多孔应力释放层，所以在安装操作中半导体器件不会产生回流故障。在下落试验中不会产生如芯片损伤等的故障。此外，封装的尺寸可以制得与芯片的尺寸相同，仅通过切割本实施例的半导体晶片就可以制成封装。因此，工艺在大规模生产方面很优越。
(实施例8)
通过以下制造步骤制备与图4所示相同类型的半导体器件17。
使用100μm厚的alamide无纺布(thermount：Du Pont Co.制造)；以及由30μm厚橡胶改型的环氧树脂制成的板作为粘合剂和晶片保护膜，通过与实施例2相同的方法制备半导体晶片和半导体器件。通过将清漆(联苯型环氧树脂(XY-4000：由Yuka Shell Co.制造)溶解到溶剂中，即添加甲乙酮、邻甲酚酚醛树脂清漆型苯酚硬化剂(H-1：由Meiwa Kasei Co.制造)，混合具有12nm初始粒子尺寸的微粒填充剂(R974：由Nippon Aero sol Co.制造)、腈聚丁橡胶(XER-91：由Nihon GoseiRubber Co.制造)以及催化剂(三苯基膦：由Wako Jyunyaku Co.制造))施加到底膜上并干燥清漆制备粘结板。
半导体器件17安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。在本实施例中制备的半导体器件17翘曲很小，有优异的耐热循环性，在安装操作中不会产生回流故障。在下落试验中不会产生如芯片损伤等的故障。此外，封装的尺寸可以制得与芯片的尺寸相同，仅通过切割本实施例的半导体晶片就可以制成封装。因此，工艺在大规模生产方面很优越。
(实施例9)
通过以下制造步骤制备与图4所示相同类型的半导体器件17。
使用100μm厚的alamide无纺布(thermount：Du Pont Co.制造)；以及由30μm厚橡胶改型的环氧树脂制成的板作为粘合剂和晶片保护膜，通过与实施例3相同的方法制备半导体晶片和半导体器件。通过将清漆(联苯型环氧树脂(XY-4000：由Yuka Shell Co.制造)溶解到溶剂中，即添加甲乙酮、邻甲酚酚醛树脂清漆型苯酚硬化剂(H-1：由Meiwa Kasei Co.制造)，混合具有12nm初始粒子尺寸的微粒填充剂(R974：由Nippon Aero sol Co.制造)、腈聚丁橡胶(XER-91：由Nihon GoseiRubber Co.制造)以及催化剂(三苯基膦：由Wako Jyunyaku Co.制造))施加到底膜上并干燥清漆制备粘结板。
半导体器件17安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。在本实施例中制备的半导体器件17翘曲很小，有优异的耐热循环性。在安装操作中不会产生回流故障。由于导体部分由汽相淀积形成，所以可以形成高纯度的导体层，电阻减小。因此半导体可以相应地增加电信号的速度。在下落试验中不会产生如芯片损伤等的故障。此外，封装的尺寸可以制得与芯片的尺寸相同，仅通过切割本实施例的半导体晶片就可以制成封装。因此，工艺在大规模生产方面很优越。
(实施例10)
通过以下制造步骤制备与图4所示相同类型的半导体器件17。
在120℃加热和加压5秒钟将由多孔聚四氟乙烯制成的多孔体部分15粘贴到半导体晶片6不存在电极的部分。同时，与实施例1中保护膜相同的晶片保护膜7粘贴到晶片的背面。随后，使用光敏树脂(BL-9500：由Hitachi Kasei Co.制造)将光敏材料部分14丝网印刷到晶片上的电极5，并在80℃下干燥10分钟制备半导体晶片。
通过曝光和显影光敏部分形成通之后，在180℃下进行2小时的固化。随后，通过和实施例2相同的工艺制备半导体晶片6和半导体器件17。
半导体器件17安装在安装基板上，在-55℃至-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。由于应力释放层由多孔的低弹性系数的聚四氟乙烯制成，半导体器件的耐热循环性很优越，由于低潮气吸收率，所以在安装操作中不会产生回流故障。在下落试验中不会产生如芯片损伤等的故障。此外，封装的尺寸可以制得与芯片的尺寸相同，仅通过切割本实施例的半导体晶片就可以制成封装。因此，工艺在大规模生产方面很优越。
(实施例11)
通过以下制造步骤制备与图4所示相同类型的半导体器件17。
通过以下步骤制备半导体晶片：将由其上形成有粘贴到半导体晶片的热塑性聚酰亚胺粘贴层、具有150μm厚的三维网络结构的多孔聚酰亚胺制成的多孔体部分设置在晶片上不存在电极的那部分半导体晶片6上；使用各向异性导电膜(ASMAT：由Nitto Denko Co.制造)将各向异性导电部分16设置在晶片上的电极上；以及加热和加压。同时，由热塑性聚酰亚胺制成的晶片保护膜7粘贴到晶片的背面。随后，通过和实施例2相同的工艺制备半导体晶片6和半导体器件17。
半导体器件17安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)作为安装基板。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生晶片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本实施例中制备的半导体晶片6的翘曲小于或等于5μm。在本实施例中制备的半导体器件17翘曲很小。由于通过用导电材料在芯片和电路层之间形成导电部分使导电部分具有低弹性系数成为可能，通过与应力释放层的合成效应，半导体器件的耐热循环性很优异。在下落试验中不会产生如芯片损伤等的故障。此外，封装的尺寸可以制得与芯片的尺寸相同，仅通过切割本实施例的半导体晶片就可以制成封装。因此，工艺在大规模生产方面很优越。
(实施例12)
图7(a)和图7(b)分别示出了本发明的半导体组件的剖面图和透视图。本发明的半导体组件通过以下工艺制造。
在实施例1和实施例2中制备的半导体器件17借助助焊剂安装在具有四层电路的叠置安装基板的设计部分上，并在240℃下处理进行回流3秒钟。
在本实施例中制备的半导体组件在安装操作的回流工艺中不会产生任何故障。在温度循环试验中不会产生任何故障。
(对比例1)
通过以下工艺制备图8所示的半导体器件并评估。
用和实施例1相同的方法形成电路层之后，半导体芯片20用管芯粘结剂19粘贴到电路层。然后，使用超声波用金线21将电路层电连接到芯片。使用环氧族密封剂通过传递模塑法树脂密封芯片和电路层的连接部分。最后，通过形成外部端子完成半导体器件。
半导体器件安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本对比例中，由于密封部分仅在基板的一面上，因此封装的翘曲很大。由于不存在应力释放层，因此在温度循环试验中产生断裂故障。由于不存在释放蒸汽的多孔结构，因此产生回流故障。由于芯片通过线键合连接到电路，因此封装的尺寸大于芯片的尺寸。
(对比例2)
通过以下工艺制备图9所示的半导体器件并评估。
用和实施例1相同的方法形成电路层之后，使用聚硅氧烷族橡胶通过印刷法在电路层上形成释放层。将聚硅氧烷族粘合剂施加到释放层23，粘贴半导体芯片。数字26表示镀金的引线。通过超声波键合芯片和电路层之后，用聚硅氧烷族密封剂22密封键合部分。最后，通过形成外部端子完成半导体器件。
半导体器件安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生芯片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本对比例中，由于使用聚硅氧烷族材料作为应力释放层，在温度循环试验期间，由于弹性层变形使应力集中到连接芯片和电路层的引线部分，在温度循环试验中产生断裂故障。由于芯片的背面没有保护膜，因此通过下落试验产生如芯片龟裂等的故障。由于引线密封部分大于芯片，因此封装尺寸大于芯片的尺寸。
(对比例3)
通过以下工艺制备图10所示的半导体器件并评估。
在半导体晶片的电极部分5处形成电镀突点24。调节半导体晶片的位置与和半导体晶片相同尺寸的环氧族电路基板25匹配，半导体晶片借助电镀突点24电连接到电路基板。液体的环氧族密封剂22填充到电路基板和半导体晶片之间的间隙内并固化。在电路基板25上形成外电极10之后，通过切割半导体晶片制备半导体器件。
半导体器件安装在安装基板上，在-55℃到-125℃的范围内进行温度循环试验。使用铜复合玻璃布为基础的环氧树脂层叠的FR-4(MC-E-67：由Hitachi KaseiCo.制造)。此外，在85℃和85％的相对湿度的环境中吸收湿气48小时之后，在240℃进行5秒钟的回流试验。将半导体器件从1米高处落在5mm厚的玻璃板上，进行如产生晶片龟裂等的外观检查。此外，评估封装面积与芯片面积。也评估封装的翘曲量。结果显示在表1中。
在本对比例中，由于保护膜没有提供在芯片的背面上，因此晶片和封装的翘曲很大，通过下落试验产生如芯片龟裂等的故障。由于没有应力释放层，因此在温度循环试验中产生断裂故障。由于密封部分没有释放压力的多孔结构，因此在回流操作中产生故障。
根据以上各实施例中介绍的本发明的半导体器件，由于存在应力释放层，在外部端子中产生的应力很小，与对比例1和3的半导体器件相比，1000次循环的故障产生率很低。由于使用多孔体作为应力释放层，因此安装回流时没有产生故障。由于半导体芯片的背面存在保护膜，因此与对比例1和3相比封装的翘曲很小。此外，与对比例1和3相比，在下落试验中通过损伤、龟裂等造成的故障产生率很小。由于沿与各单元的相同平面同时切割半导体晶片、应力释放层以及电路层，与对比例1和2相比，封装面积和芯片面积的比值很小。
本发明的半导体器件包括外端子和芯片之间的应力释放层以及形成在芯片背面上的有机保护膜。因此，半导体器件的翘曲很小，在下落试验中几乎没有产生芯片边缘部分损伤和龟裂。
本发明的半导体器件包括外部端子和芯片之间的多孔应力释放层。因此，几乎不产生安装之后温度循环试验造成的外部端子断裂。
由于应力释放层包括三维网络结构，安装回流时产生的蒸汽通过芯层释放到半导体器件的外部，安装回流操作时其上形成有电路的基板几乎不产生膨胀和断裂。
根据本发明的制造步骤，由于装配操作在晶片单元上同时进行，所以封装的尺寸与芯片的尺寸相同。因此，本发明的制造方法在大规模生产方面很有力。
根据本发明的半导体晶片，通过大规模生产可以制造高可靠性的半导体器件。由于安装了本发明的半导体器件，所以本发明的半导体组件具有高可靠性。

Claims (20)

1.一种半导体器件，包括：
半导体芯片，
提供在所述半导体芯片形成有电路和电极的平面上的多孔应力释放层，
提供在所述应力释放层上并连接到所述电极的电路层，
提供在所述电路层上的外部端子，以及
提供在与所述半导体芯片的所述应力释放层相反面上的有机保护膜。
2.一种半导体器件，包括：
半导体芯片，
提供在所述半导体芯片形成有电路和电极的平面上的多孔应力释放层，
提供在所述应力释放层上并连接到所述电极的电路层，以及
提供在所述电路层上的外部端子，
其中
有机保护膜提供在与所述半导体芯片的所述应力释放层相对平面上，所述应力释放层、所述半导体芯片以及所述有机保护膜的各侧面在相同的平面上露出。
3.一种半导体器件，包括：
半导体芯片，
提供在所述半导体芯片形成有所述半导体芯片的电路和电极的平面上的多孔应力释放层，
提供在所述应力释放层上的电路层，
提供在所述半导体芯片上的电极和所述电路层之间的通孔，
在所述通孔内电连接所述电路层和所述电极的导电部分，
以栅格阵列图形提供在所述电路上的指定部分的外部端子，以及
提供在与形成有所述半导体芯片的电路和电极的平面相反面上的有机保护膜，其中
所述应力释放层、所述半导体芯片以及所述有机保护膜的各侧面在相同的平面上露出。
4.根据权利要求1到3中任何一个的半导体器件，其中
所述有机保护膜的线性膨胀系数等于所述应力释放层的线性膨胀系数。
5.根据权利要求3的半导体器件，其中
所述应力释放层由多孔聚四氟乙烯组成。
6.根据权利要求3的半导体器件，其中
所述通孔中的所述导电部分由导电树脂组成。
7.根据权利要求3的半导体器件，其中
所述通孔中的所述导电部分由电镀形成的导体组成。
8.根据权利要求3的半导体器件，其中
所述通孔中的所述导电部分由汽相淀积形成的导体组成。
9.一种半导体器件，包括：
半导体芯片，
提供在所述半导体芯片形成有所述半导体芯片的电路和电极的平面上的多孔应力释放层，
形成在所述应力释放层上的电路层，
电连接所述半导体芯片上所述电路层和所述电极的各向异性导电材料，
以栅格阵列图形提供在所述电路上的指定部分的外部端子，
提供在形成有所述半导体芯片的电路和电极的平面的相反面上的有机保护膜，其中
所述应力释放层、所述半导体芯片以及所述有机保护膜的各侧面在相同的平面上露出。
10.一种半导体晶片，包括：
分别包括电路和电极的多个芯片区域，
提供在形成有所述芯片区域的电路和电极的平面上的多孔应力释放层，
形成在所述多孔应力释放层上的电路层；以及
提供在所述电路层上的外部端子，
其中
有机保护膜提供在与所述芯片区域提供有所述多孔应力释放层的平面相对的平面上。
11.一种半导体晶片，包括：
分别包括电路和电极的多个芯片区域，
提供在形成有所述芯片区域的电路和电极的平面上的多孔应力释放层，
在所述应力释放层上的电路层，
提供在所述电极和所述电路层之间的通孔，
所述通孔中电连接所述电路层和所述电极的导电部分，
以栅格阵列图形提供在所述电路上的指定部分的外部端子，以及
提供在与所述芯片区域的应力释放层相反面上的有机保护膜。
12.根据权利要求10和11中任何一个半导体晶片，其中
所述有机保护膜的线性膨胀系数等于所述应力释放层的线性膨胀系数。
13.根据权利要求10和11中任何一个半导体晶片，其中
所述应力释放层由多孔聚四氟乙烯组成。
14.根据权利要求11的半导体晶片，其中
所述通孔中的所述导电部分由导电树脂组成。
15.根据权利要求11的半导体晶片，其中
所述通孔中的所述导电部分由电镀形成的导体组成。
16.根据权利要求11的半导体晶片，其中
所述通孔中的所述导电部分由汽相淀积形成的导体组成。
17.一种半导体晶片，包括：
分别包括电路和电极的多个芯片区域，
提供在形成有所述芯片区域的电路和电极的平面上的多孔应力释放层，
提供在所述应力释放层上的电路层，
电连接所述芯片区域上的所述电极和所述电路层的各向异性导电材料，
以栅格阵列图形提供在所述电路上的指定部分的外部端子，
提供在所述芯片区域形成有所述电路和电极的平面的相反面上的有机保护膜。
18.一种半导体器件的制造方法，包括以下步骤：
在半导体晶片形成有各芯片区域电路和电极的平面上形成应力释放层，
在形成有所述各芯片区域电极的平面的相反平面上形成有机保护膜，
在所述芯片区域上的所述应力释放层中形成通孔，
在所述通孔中形成导体，
在所述应力释放层上形成电路层，
在所述电路层上形成外部端子，以及
在相同平面上切割所述芯片区域、具有所述电路层的基板、以及所述有机保护膜，由此通过切割得到的半导体器件成为最小操作单元。
19.一种半导体器件的制造方法，包括以下步骤：
在多孔应力释放层上形成电路层，
将包括电路层的所述应力释放层粘贴到芯片区域形成有电极的平面，
在与包括所述芯片区域的平面的相对平面上形成有机保护膜，
在所述应力释放层中形成通孔，
在所述通孔中形成导体部分，
在所述电路层上形成外部端子，以及
在相同平面上切割所述芯片区域、具有所述电路层的基板、以及所述有机保护膜，由此通过切割得到的半导体器件成为最小操作单元。
20.安装有多个权利要求1到9中任何一个要求保护的半导体器件的半导体组件。
CNB991273842A 1998-10-28 1999-10-28 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法 Expired - Fee Related CN100487888C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP307554/1998 1998-10-28
JP30755498A JP3661444B2 (ja) 1998-10-28 1998-10-28 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP307554/98 1998-10-28

Publications (2)

Publication Number Publication Date
CN1260590A CN1260590A (zh) 2000-07-19
CN100487888C true CN100487888C (zh) 2009-05-13

Family

ID=17970493

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991273842A Expired - Fee Related CN100487888C (zh) 1998-10-28 1999-10-28 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法

Country Status (7)

Country Link
US (2) US6888230B1 (zh)
JP (1) JP3661444B2 (zh)
KR (1) KR100670751B1 (zh)
CN (1) CN100487888C (zh)
MY (1) MY125437A (zh)
SG (1) SG85141A1 (zh)
TW (1) TW445528B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP2003139956A (ja) * 1999-02-26 2003-05-14 Asahi Glass Co Ltd 位相差素子、光学素子および光ヘッド装置
FR2806189B1 (fr) * 2000-03-10 2002-05-31 Schlumberger Systems & Service Circuit integre renforce et procede de renforcement de circuits integres
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR100679816B1 (ko) * 2001-01-03 2007-02-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP4638614B2 (ja) * 2001-02-05 2011-02-23 大日本印刷株式会社 半導体装置の作製方法
JP4103342B2 (ja) * 2001-05-22 2008-06-18 日立電線株式会社 半導体装置の製造方法
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
EP1487014A4 (en) * 2002-04-17 2009-12-16 Panasonic Corp SEMICONDUCTOR DEVICE AND ITS ASSEMBLY METHOD
JP3825370B2 (ja) * 2002-05-24 2006-09-27 富士通株式会社 半導体装置の製造方法
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
TW546805B (en) * 2002-07-18 2003-08-11 Advanced Semiconductor Eng Bumping process
JP2005026363A (ja) 2003-06-30 2005-01-27 Toshiba Corp 半導体装置とその製造方法
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
KR100604334B1 (ko) * 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
JP4470504B2 (ja) * 2004-02-03 2010-06-02 株式会社デンソー 積層型圧電素子及びその製造方法
JP5170915B2 (ja) * 2005-02-25 2013-03-27 株式会社テラミクロス 半導体装置の製造方法
TWI262565B (en) * 2005-10-31 2006-09-21 Ind Tech Res Inst Protecting structure and method for manufacturing electronic packaging joints
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
CN101523594A (zh) 2006-10-05 2009-09-02 日本电气株式会社 半导体封装和用于制造半导体封装的方法
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
US7482180B1 (en) * 2008-04-29 2009-01-27 International Business Machines Corporation Method for determining the impact of layer thicknesses on laminate warpage
TW201018340A (en) * 2008-10-30 2010-05-01 Nan Ya Printed Circuit Board Method for improving yield of solder bumps
KR101678256B1 (ko) * 2009-10-09 2016-11-21 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치
JP2015015442A (ja) * 2013-07-08 2015-01-22 三菱電機株式会社 半導体装置
JP6484983B2 (ja) * 2014-09-30 2019-03-20 日亜化学工業株式会社 発光装置およびその製造方法
TWI555145B (zh) * 2014-12-31 2016-10-21 矽品精密工業股份有限公司 基板結構
US10651103B2 (en) * 2016-10-28 2020-05-12 Qorvo Us, Inc. Environmental protection for wafer level and package level applications
US11877505B2 (en) 2020-10-15 2024-01-16 Qorvo Us, Inc. Fluorinated polymers with low dielectric loss for environmental protection in semiconductor devices
CN115148609B (zh) * 2022-09-05 2022-11-08 山东中清智能科技股份有限公司 一种散热型功率模块及其制备方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
DE3914172A1 (de) * 1989-04-28 1990-10-31 Hartmut Lohmeyer Sitzmoebel
JP3061059B2 (ja) * 1989-08-07 2000-07-10 ジャパンゴアテックス株式会社 Ｉｃパッケージ
JPH03136338A (ja) * 1989-10-23 1991-06-11 Mitsubishi Electric Corp 半導体装置およびその製造のためのロウ付け方法
JPH0521655A (ja) * 1990-11-28 1993-01-29 Mitsubishi Electric Corp 半導体装置および半導体装置用パツケージ
US5002359A (en) * 1990-05-22 1991-03-26 W. L. Gore & Associates, Inc. Buffered insulated optical waveguide fiber cable
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2927982B2 (ja) * 1991-03-18 1999-07-28 ジャパンゴアテックス株式会社 半導体装置
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
US5435876A (en) * 1993-03-29 1995-07-25 Texas Instruments Incorporated Grid array masking tape process
JP3410202B2 (ja) 1993-04-28 2003-05-26 日本テキサス・インスツルメンツ株式会社 ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JPH08172159A (ja) 1994-12-16 1996-07-02 Hitachi Ltd 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置
JPH08262487A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 液晶表示装置およびその製造方法
JPH09107048A (ja) * 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
EP0805614B1 (en) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
JP3621182B2 (ja) * 1996-02-23 2005-02-16 株式会社シチズン電子 チップサイズパッケージの製造方法
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
JPH1027827A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
JP3287233B2 (ja) * 1996-09-27 2002-06-04 松下電器産業株式会社 半導体装置の製造方法
CN1168137C (zh) * 1996-10-17 2004-09-22 精工爱普生株式会社 半导体器件及其制造方法、电路基板和柔软基板
TW459323B (en) * 1996-12-04 2001-10-11 Seiko Epson Corp Manufacturing method for semiconductor device
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
AU6121598A (en) * 1997-03-10 1998-09-29 Seiko Epson Corporation Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
JPH10303327A (ja) * 1997-04-23 1998-11-13 Yamaichi Electron Co Ltd 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
JP3405136B2 (ja) * 1997-08-06 2003-05-12 松下電器産業株式会社 電子部品および電子部品の製造方法ならびに電子部品の実装構造
US6353182B1 (en) * 1997-08-18 2002-03-05 International Business Machines Corporation Proper choice of the encapsulant volumetric CTE for different PGBA substrates
JP3152180B2 (ja) * 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
US5920769A (en) * 1997-12-12 1999-07-06 Micron Technology, Inc. Method and apparatus for processing a planar structure
US6107107A (en) * 1998-03-31 2000-08-22 Advanced Micro Devices, Inc. Analyzing an electronic circuit formed upon a frontside surface of a semiconductor substrate by detecting radiation exiting a backside surface coated with an antireflective material
US6130472A (en) * 1998-07-24 2000-10-10 International Business Machines Corporation Moisture and ion barrier for protection of devices and interconnect structures
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法

Also Published As

Publication number Publication date
US20040217453A1 (en) 2004-11-04
JP2000133683A (ja) 2000-05-12
US6888230B1 (en) 2005-05-03
US7217992B2 (en) 2007-05-15
TW445528B (en) 2001-07-11
SG85141A1 (en) 2001-12-19
JP3661444B2 (ja) 2005-06-15
KR100670751B1 (ko) 2007-01-18
MY125437A (en) 2006-08-30
CN1260590A (zh) 2000-07-19
KR20000029261A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
CN100487888C (zh) 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法
KR100327491B1 (ko) 프린트배선판 및 그 제조방법
JP3407184B2 (ja) パッケージされた集積回路素子及びその製造方法
US9048242B2 (en) Semiconductor device manufacturing method, semiconductor device, and wiring board
CN100426492C (zh) 微电子封装件及其制造方法
JP5420287B2 (ja) 取外し可能な相互接続構造体
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
US6621154B1 (en) Semiconductor apparatus having stress cushioning layer
TW200941659A (en) Thermally enhanced package with embedded metal slug and patterned circuitry
US20030127725A1 (en) Metal wiring board, semiconductor device, and method for manufacturing the same
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP2009253284A (ja) 取外し可能な相互接続構造体の製造方法
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
WO1999065075A1 (fr) Dispositif semi-conducteur et procede correspondant
US6707158B2 (en) Semiconductor device and method for producing the same, and anisotropic conductive circuit board
JP3312876B2 (ja) 半導体パッケージ及びその製造方法
JP2009105344A (ja) 板状部品内蔵配線基板及びその製造方法
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
JP3378171B2 (ja) 半導体パッケージの製造方法
JP3605313B2 (ja) 配線基板およびその製造方法
JP4231229B2 (ja) 半導体パッケージ
WO1994025984A1 (en) Ic package and method of its manufacture
JP4748892B2 (ja) 回路装置の製造方法
JP2000223613A (ja) 半導体装置
JP2000307038A (ja) チップサイズ・パッケージ（ｃｓｐ）及びその作製方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI, LTD.

Effective date: 20121113

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121113

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090513

Termination date: 20141028

EXPY Termination of patent right or utility model