CN1470068A - 用于倒装式结合在有焊料凸块晶片上预底填料的溶剂辅助抛光 - Google Patents

用于倒装式结合在有焊料凸块晶片上预底填料的溶剂辅助抛光 Download PDF

Info

Publication number
CN1470068A
CN1470068A CNA018173675A CN01817367A CN1470068A CN 1470068 A CN1470068 A CN 1470068A CN A018173675 A CNA018173675 A CN A018173675A CN 01817367 A CN01817367 A CN 01817367A CN 1470068 A CN1470068 A CN 1470068A
Authority
CN
China
Prior art keywords
adhesive
chip
projection
integrated circuit
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018173675A
Other languages
English (en)
Other versions
CN1270375C (zh
Inventor
P・B・霍格通
P·B·霍格通
陈
K·Y·陈
格伯
J·A·格伯
D・泽纳
R·L·D·泽纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/690,600 external-priority patent/US7170185B1/en
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN1470068A publication Critical patent/CN1470068A/zh
Application granted granted Critical
Publication of CN1270375C publication Critical patent/CN1270375C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及用来将集成电路芯片连接到电路基片上的方法。所述方法包括直接将胶粘剂预先施加在集成电路芯片的凸块面上的步骤。所述方法也包括如下步骤：除去焊料凸块顶部的胶粘剂一些部分以暴露其接触表面；将已涂覆有胶粘剂的集成电路芯片的凸块面压在电路基片上，使凸块提供集成电路芯片和电路基片之间的导电性连接。使用溶剂协助擦拭作用除去焊料凸块顶部的胶粘剂。芯片上预涂的胶粘剂形成集成电路芯片和电路基片之间的结合。

Description

用于倒装式结合在有焊料凸块晶片上 预底填料的溶剂辅助抛光
发明领域
本发明涉及用来制备预先底填的焊料凸块集成电路芯片并将其连接到电路基片上的方法。更具体地说，本发明涉及在将充分填满的胶粘剂薄膜作为底填料层压在有焊料凸块的集成电路芯片之后，使焊料凸块裸露，使得焊料凸块可以在集成电路芯片和其封装电路之间形成导电性连接。
发明背景
在当今世界，大量电子电路装置使用装在保护性封装中的集成电路(IC)芯片。这些封装为芯片提供机械、有时是热学方面的保护，同时也提供芯片和印刷电路板之间中等水平的互相连接。许多年前，相比芯片尺寸，封装的尺寸很大。由于印刷电路板(PCB)能达到的特征大小相比芯片来说很大，因此这一点部分上是必需的。此后，制造精细特征的电路板的能力提高，而且封装尺寸相对于IC的尺寸已经相应地降低。但是，由于需要削减成本、降低电路的尺寸并提高性能，就已经要求研制一种使用材料尽量少的电路封装方法以及制造功能装置所需的工艺。
一种用于降低电路尺寸并提高性能的技术，涉及使用安装在芯片表面上的焊料球的范围或面积阵列直接将IC装置附着在基片上。通过翻转或“倒装”芯片使所述焊料球和基片上的垫片接触，并将整个组件通过焊料再流过程，可以将IC冶金结合到基底上。虽然倒装技术首先创造于30多年以前，但是仅在电子工业少数一些不同领域中成功应用。使用倒装技术的电子产品最显著的例子包括手表、车辆传感器/控制器和主机计算机。这些用途的特征为要求极紧凑的电路尺寸(手表、车辆)或单位容积中极高的计算能力(计算机主机)。这一点特别强调如下简单的事实：由于消除了中间的IC封装，倒装技术使得电路板上形成最小可能的硅痕迹。
倒装技术不能更加广泛应用的基本原因，是因为如其目前开发的情况，该方法的工艺和设备要求极高。结果，倒装技术实施费用很高，且常会出现许多问题。此外，其述应用的工艺和性能要求已经达到目前材料的极限。
现有的倒装技术使用已经预先将焊料施加在互连垫片上的芯片。焊料通常是95Pb-5Sn或者63Sn-37Pb合金，而且在最终的板组装之前，通常再流形成接近“球形”的凸块。
倒装式芯片组件一般的组装方法涉及以下步骤：1)将助熔剂浆料施加在基片结合垫片上；2)将IC对好置于基片上，此时助熔剂的粘性将芯片固定在位；3)使所述装置经过再流炉，焊料就熔化并冶金地结合到基片垫片上；4)使样品经过助熔剂的洁净操作。助熔剂的除去通常用溶剂清洗来进行。起初，需要使用氯化溶剂来除去助熔剂残留物，但是，最近助熔剂化学的进一步发展已经可以使用更适合的溶剂。
然后，所述完成的倒装式芯片组件必须在加速试验如热循环和热冲击所测量的装置使用寿命内保持通电连续性。当电路经历热循环时，二氧化硅IC和PCB之间热膨胀系数(CTE)和弹性模量(E)的不匹配会在接触接头部位产生大的应力。在重复温度循环之后，这些应力会导致焊料接头发生疲劳，这就是倒装式接头主要的失效原因。这一原因将基片材料的选择主要限制在具有高模量和低CTE，性能类似于二氧化硅的陶瓷混杂基片如Al2O3。即使是使用陶瓷基片，倒装式芯片组件仍局限于小块芯片的用途。
在最近10-15年，掌握如何将这种倒装式芯片组件用于更大芯片以及更大范围的印刷电路基片的兴趣正日益提高。尤其是现今有机基基片所能达到的高布线密度使得它们成为陶瓷基片合适的成本低的代换物。但是，有机材料相对高的CTE因上述失效机理减缓了有机基片倒装芯片装置的应用。一个重要的突破是使用底填料的工艺。所述底填料工艺是使用高模量可固化胶粘剂来填充芯片下焊料球之间的空隙，使接头的应力由胶粘剂分担，并在整个内表面上更加均匀地分布，而不是集中在小球的周边上。上述“底填”胶粘剂的使用已经能够使倒装芯片技术用于更广泛的装置中。
在目前的实践中，底填的树脂是作为液体施加，使之通过毛细管作用芯吸到再流的组件下面。因此，这种类型的包封通常称为“毛细管底填”。目前旋加和固化底填树脂的步骤与总过程步骤是隔开的，附加到上述总螫步骤中。再流和助熔剂物除去步骤之后，必须预先干燥粘合的组件，预热之(以促进芯吸作用)，使树脂配送，使树脂芯吸到芯片的下面，并再次配送树脂，然后固化之。目前可得的底填树脂需要在150℃固化达2小时。为了确保在芯片下不会夹带空气并确保在芯片周围形成良好的底填料形状，还需要额外的配送步骤。开发和保持对这种材料特性和配送工艺的良好控制很困难，而且，只要有缺陷，都会损害焊料接头的可靠性。而且，虽然毛细管作用的底填仍旧广泛使用，但是更大IC尺寸的IC设计趋势以及垫步距(pitch)的减小会增加芯吸所需的时间和缺陷的出现。
最近，已经发展了另一种施加底填树脂的方法，即在放置芯片之前实际上将未固化的液体树脂配送。在这种情况中使用液体树脂来代替上述助熔剂浆料，并且研制了特殊的胶粘剂制剂，它们在开始显著固化之前能在再流炉中提供助熔剂的作用。这种类型的材料常称为“不流动底填料”，这是由于取消了毛细管流动步骤。可以使用在再流炉中固化时能提供一定程度助熔剂作用的特殊胶粘剂制剂。因为在放置芯片之前树脂位于板上，必须将芯片朝下压在树脂中，因而置换接触位置处的树脂。这种方法很吸引人，因为它消除助熔剂的清洁、配送以及芯吸的步骤。但是，已经证明，为了使这种方法能使用，底填的树脂必须是不填满的。在这种方法中不能够在底填树脂中使用填料是限制其在处理大型IC尺寸和精细步距中应用的限制因素。例如可见美国专利No.5,128,746(Shi等)， High Performance Underfills for Low-Cost Flipchip Applications，Proc.3d Int′l Symp，在Adv.Packing Materials中，1997年3月(Gamote等)， Advanced Flipchip Materials：Reflowable Underfill Systems，Proc.Pac.Rim ASME Int′l Intersocity Electronic and photonic PackagingConf.，ASME，1997年6月，(Johnson等)， Reflow Curable Polymer Fluxes for flipchip Assembly，Proc.Surface Mount Int′l 1997。
对底填胶粘剂化学上的选择受限于上述工艺和性能的要求。为获得最佳的疲劳性能，最好选择在热循环温度范围具有最高模量和最低CTE的材料。对于聚合物来说，这意味着根据用途，玻璃化转变温度(Tg)要高于125-170℃。用无机填料如SiO2来填充聚合物，其CTE和模量可以和二氧化硅的接近。但是，为了在聚合物系统中获得低于30ppm/℃的CTE，通常需要50体积％或更多的填料。这种高填料含量显著提高了其粘度。为了获得加工性能和固化材料性能之间所需的平衡，通常使用尽可能低粘度的环氧树脂。这些材料中含有大量填料并固化到高Tg后是很脆的，并对IC上的聚酰亚胺和氮化铝钝化层的粘着性差。因此，最佳的底填胶粘剂系统是加工要求和性能要求之间必要的折衷。通过改善其化学组成，减小或消除所有这些材料限制的改进倒装芯片装置工艺或结构，能显著提高倒装式芯片装置的可靠性。
从上述背景情况可知，互连到陶瓷基片上的IC芯片的可靠焊料倒装式芯片方法刚开始应用有机基片。尽管设计者有强烈要求，但是加工和材料上的困难减缓了这种技术的推广。目前倒装式芯片配件的工艺具有太多的步骤，成本太高，对将来的IC设计难以推广使用。若有个简化的倒装式芯片配件工艺能够降低成本以及对底填胶粘剂系统的要求，就能使采用倒装式芯片组件对于电路装置来说成为具有更加广泛吸引力的方法。
发明概述
本发明提供一种简化所述倒装式芯片组件工艺的新方法，能使用范围更大的材料，从而降低成本，并提高互连的可靠性。
本发明的一个方面涉及将集成电路芯片连接到电路基片上的方法。所述方法包括以下步骤：将胶粘剂预先直接施加在集成电路芯片有凸块的一面上，并除去胶粘剂一些部分，使凸块露出来。胶粘剂施加了以后，较佳通过凸块的溶剂辅助抛光来除去胶粘剂部分。所述方法还包括以下步骤：将所述集成电路芯片有凸块的并已预先用胶粘剂涂覆的一面压在电路基片上，使凸块在集成电路芯片和电路基片之间提供导电性连接。芯片上预涂覆的胶粘剂在集成电路芯片和电路基片之间就形成粘了结合。
相比已有技术，上述方法提供许多优点。例如，在基片附上去之前，将胶粘剂施加到有凸块的IC上，就容易获得凸块的包封并容易进行检查，而不用考虑IC的大小和步距。而且，由于此工艺不利用芯吸作用，对胶粘剂应用的粘度要求就不那么严格，可以用粘度约为1000-30,000泊的胶粘剂来获得有效的包封。若需要的话，粘度限制的消除就能使用更多的填料含量，使用可用的化学和催化系统。这种范围更广的胶粘剂配方就能通过提高胶粘剂材料的性能来获得可靠性更高的装置。此外，由于在结合过程中变形时，对凸块的擦拭作用，使得上述方法提供了不用助熔剂附着的可能性。
本发明另一方面涉及制备装配用集成电路芯片的方法。所述方法包括提供其上面具有许多导电性凸块的面的晶片的步骤。所述方法也包括将胶粘剂施加在晶片有凸块的面上，用溶剂软化胶粘剂，从凸块顶部擦除经软化的胶粘剂，然后将晶片切割成一个个集成电路芯片的步骤。因为所述胶粘剂是沉积在晶片层次上，而不是芯片层次上，所以不需要配送、芯吸或者堰堵(damming)。当在晶片层次上，而不是芯片层次上进行时，这个工艺也更加快速。此外，由于使用了快速固化的胶粘剂，可以取消后固化过程。
本发明再一方面涉及集成电路芯片。所述集成电路芯片包括其上面有许多导电性凸块的面。芯片上也包括一层覆盖着有凸块面的胶粘剂。这些凸块具有基本上未被胶粘剂层覆盖的裸露接触区域。对晶片的有凸块面进行溶剂辅助抛光，就能使凸块的裸露的接触区域保持其原来的圆形轮廓。
本发明各种额外的优点在以下说明中有部分说明，而且部分从此说明中可显而易见，或者可以通过发明的实施获得了解。借助权利要求书中具体指出的要素和组合，可以了解并实现本发明的优点。应当理解上述一般说明和以下详细的说明仅仅是示例性和说明性的，对提出权利要求的发明并无限制作用。
附图简要说明
构成本说明书一部分并说明了本发明的几个实施方式的附图连同说明书的描述，是用来阐释本发明原理的。附图简要说明如下：
图1A-1C说明了用于与电路基片连接的IC芯片的制造方法；
图2A-2B说明了用来将图1C中制得的IC芯片连接到电路基片上的方法；
图3A-3B是通过图1A-1C所示方法制得的IC芯片的显微镜照片图，图3A显示磨蚀之前的芯片，图3B显示磨蚀之后的芯片。
图4A-4C说明了用来制造与电路基片连接用的IC芯片的另一种方法；
图5A-5B是通过图4A-4C所示方法制得的IC芯片的显微镜照片图，图5A显示磨蚀之前的芯片，图5B显示磨蚀之后的芯片；
图6A是连接到电路基片上的IC芯片的截面显微镜照片图，所述IC芯片在连接之前不进行磨蚀步骤；
图6B是连接到电路基片上的IC芯片的截面显微镜照片图，所述IC芯片在连接之前进行了磨蚀步骤。
图7A和7B说明了制造导电带的方法；
图8A和8B说明了使用图7A和7B所示的导电带形成导电性连接的方法；
图9A-9D说明了用来包封晶片集成电路上凸块的方法。
图10说明了使用1200粒度金刚砂砂纸进行干抛光之后，IC芯片上胶粘剂层的厚度轮廓图。
图11是图10所示IC芯片的显微镜照片图，显示了胶粘剂的污染和焊料凸块的变平情况。
图12显示了溶剂辅助抛光之后的一个IC芯片，它的均匀性差且在IC芯片上留下了大量残留物。
图13显示了溶剂辅助抛光之后的一个IC芯片，其均匀性良好且在IC芯片上留下了很少残留物。
图14A和14B说明了溶剂辅助抛光之后，IC芯片上胶粘剂层的厚度轮廓图。
图15A-15C说明了用来制造与电路基片连接用的IC芯片的溶剂辅助抛光方法，所述胶粘剂厚度大于焊料凸块的高度。
图16A-16C说明了用来制造与电路基片连接的制造IC芯片的溶剂辅助抛光方法，所述胶粘剂厚度小于焊料凸块的高度。
优选实施方式的详细说明
现在详细参考本发明附图中所示的一些示例性实施方式。只要有可能，在各图中使用相同的数字表示相同或类似的部件。
本发明提供将底填的粘合树脂施加到IC芯片上的一种可用的方法。在这种情况下，在将芯片结合到互连用的基片如印刷电路板(PCB)之前，将底填的树脂，施加到IC芯片宜为晶片层次的有凸块的面上。树脂可以通过如层压薄膜材料或液体涂覆的技术进行施加。和传统依靠芯吸覆盖隐藏表面的底填方法不同，本发明可以将树脂直接施加到IC芯片的整个裸露表面/面上。由此，能消除和传统底填有关的夹带空气或填充不完全的问题。用本发明的方法，可以控制底填树脂的覆盖率和厚度，以确保均匀性。因为不采用芯吸过程，对未固化树脂流变性能的要求就不很严格。由此可以使用可供选择的化学材料和较高的填料含量，在固化之后获得更好的机械性能。
当芯片涂覆了胶粘剂树脂之后，或者在涂覆过程中，除去粘合树脂的一些部分，使焊料凸块的顶部露出来。胶粘剂树脂的除去可以通过几种方式进行，包括用磨料除去材料(包括某些焊料)的机械法除去、置换胶粘剂的物理除去、使用如等离子体处理的间接物理除去、或者通过综合机械和化学试剂方法来除去，在后一种方法中，肜较低(较细)磨料质量获得的表面结合使用溶剂从焊料小球上擦洗去粘合剂。例如，可以使用机械方法除去凸块顶部上预先施加的胶粘剂。示例性机械方法包括用磨蚀材料进行研磨、用刀刃刮除胶粘剂、或者将胶粘剂压薄并最终使其开裂或以其他方式置换凸块顶部的粘合材料。
上述胶粘剂的除去步骤对于在再流步骤之前，在焊料凸块和互连用基片之间获得良好的金属-金属接触来说很重要，凸块的顶部表面应至少部分裸露出来。胶粘剂的除去和凸块的裸露步骤也起到除去在其开始再流过程中形成的凸块上氧化膜的作用。在有些情况下，在完成凸块裸露操作之后，宜将膜或其它类型的保护覆盖物涂覆在晶片/芯片上，保护胶粘剂和裸露的凸块。
当凸块的顶部裸露之后，形成芯片的晶片被切成许多一个个的芯片。晶片切割之后(若有的话，并在除去保护膜后)，可以将选定的IC芯片与互连用的基片对好并用加热和压力预先附着在其上面。通常，就在芯片放置步骤之前将少量的不流动底填材料配送在PC板上。这一附加的材料用来提供完整的结合线填充，也起临时胶粘的作用，将芯片固定在位直到它进入再流炉时。在这种预先附着步骤过程中，芯片的焊料凸块稍微变形，结果能进一步确保IC和互连用基片之间良好的金属-金属接触以及胶粘剂对基片良好的润湿。凸块的变形能使IC与基片有一定间距，并让胶粘剂下渗接触基片表面并与其完全润湿，由此完全填充芯片下的空隙。此外，凸块的塌陷可使焊料凸块上的表面氧化物开裂，从而露出新鲜的焊料表面，后者在基片垫片上被抹形成良好的金属结合。
当涂覆了树脂的IC芯片结合到互连用的基片上，预先涂覆的胶粘剂形成并保持芯片和基片之间的机械结合，显著降低焊料接头中的应力。取决于用途如何，无需使用助熔剂就可以形成焊料接头，仍然能形成可靠的互连。在这种情况下，胶粘剂代替助熔剂浆料起到在再流之前将IC附着在板上的作用。焊料再流过程也可以起到部分或甚至完全固化底填树脂的作用，可以消除另外进行的后固化步骤。
图1A-1C显示了根据本发明原理用来形成IC芯片与电路基片导电性连接的示例性方法。图1A显示了具有钝化表面22的IC芯片20或晶片，其上面有许多导电性凸块24如焊料凸块。所述凸块24可以由各种已知的导电材料制得。示例性材料包括可熔化的固体金属、金、导电浆液、导电聚合物、无电法镀的镍和无电镀法的金。
凸块24宜沉积在芯片20的输入/输出垫片上，并从芯片20的钝化表面22向外突出或凸出。芯片20的凸块面已经用一层胶粘剂材料26如胶粘剂薄膜或胶粘剂溶液覆盖。所述胶粘剂可以使用任何已知技术沉积或涂覆在芯片的凸块面上。例如，所述胶粘剂可以热熔涂覆、溶液涂覆或者作为薄膜层压接合在芯片的有凸起面上。
在进行组装之前，胶粘剂材料26填充在凸块24的周围用来在处理过程中保护凸块24。如图1A所示，胶粘剂材料26的厚度矮于凸块24的高度。结果，胶粘剂26的裸露表面上具有许多和凸块24相应的胶粘剂隆块28。隆块28覆盖了凸块24，并从位于凸块24之间的基本平坦的胶粘剂基本表面30向外凸出。若胶粘剂作为液体施加，则所述液体宜b-阶段固化或干燥形成胶粘剂薄膜。
为了确保和基片更好地导电性连接，宜至少部分除去覆盖在凸块24上的胶粘剂隆块28。如图1B所示，使用磨蚀工艺除去位于凸块24上的粘合材料，使导电性凸块24露出来，使得它和封装基片更好地导电性连接。在磨蚀过程中，让如砂纸、细微研磨膜、以Scotch Bright的商品名从3M Company，St.Paul，MN购得的研磨垫、砂布、刮刀或涂覆刀这些磨蚀材料32和覆盖在凸块24上的胶粘剂隆块28接触，为导电性连接使凸块24露出来。由于所述隆块高于芯片20上的平均高度，因此，这些隆块就成为压力聚集，接受主要的磨蚀或刮削作用。图1C显示了通过磨蚀使所述凸块露出来之后的芯片20。一旦所述凸块露了出来，可以使用薄膜、带或其它类型的保护覆盖物覆盖芯片20，保护胶粘剂26和裸露的凸块24。
可以使用各种技术来使导电性凸块24露出来。若胶粘剂是作为液体进行涂覆的，那么在涂覆过程中可以使用刮刀或小刀的刀刃来除去凸块上的胶粘剂。例如，可以使用小刀来铺展胶粘剂并同时除去凸块24上的胶粘剂部分。或者，在液体胶粘剂硬化之后，通过磨蚀使凸块24露出来。而且，所述胶粘剂可以作为薄膜进行涂覆，薄膜的一部分则通过磨蚀过程除去。
如图1C所示，各凸块24在垂直方向上完全穿透粘合层26。这样，各经磨损的凸块24的高度大致和胶粘剂层26至少部分的厚度相等或高于胶粘剂层26至少部分的厚度。此外，凸块24的裸露区域36从胶粘剂基本表面30稍稍凸出。
图2A和2B说明了用来将所制备的芯片20导电性连接到电路基片34如封装电路上的方法。为将芯片20连接到电路基片34上，凸块24的裸露区域36和电路基片34的电路垫片38对称。接着用足够的力将芯片20压在电路基片34上，在凸块24和电路垫片38之间形成导电接触，并使胶粘剂26润湿并填充凸块24和电路基片34的周围。
在接合过程中凸块24要进行变形。使凸块24变形，减小芯片20和基片34之间的距离并使胶粘剂26完全润湿并包封基片电路的表面形貌，排除带入的空气。胶粘剂26可以在接合工艺中固化或者在以后另行加热固化。固化之后，胶粘剂26提供了IC芯片20和基底34之间的机械结合，将应力再分布在焊料接头上，并包封凸块24防止它们受环境的影响。
在说明本发明上述方面的一个实验例子中，使用由倒装式技术制造的IC芯片。直径为4密耳的许多焊料凸块位于芯片的区域上。使用由DuPont制造的商品名为Pyralux LF的胶粘剂覆盖所述焊料凸块。具体地说，将胶粘剂压在已经在热板上加热到100℃的芯片上，从而使3密耳厚的胶粘剂层置于具有凸块的芯片表面。图3A是已经涂覆胶粘剂之后的芯片的显微镜照片图。4密耳高的凸块比胶粘剂层的厚度要高，使得这些凸块的相当大部分从芯片表面的胶粘剂基本表面上突出。使用3M Corporation制造的Imperial微细研磨膜来除去凸块顶部的胶粘剂，使凸块显露出来。图3B是经过磨蚀使凸块露出来之后芯片的显微镜照片图。对磨蚀后的部件进行了检查，没有发现在加工部件上存在被磨蚀下来的导电材料的任何迹象。所述被磨蚀下来的胶粘剂和凸块的材料都明显被微细磨蚀膜带走。
图4A-4C说明了根据本发明原理的用来将IC芯片导电连接于电路基片的另一方法。可以看出，图4A-4C所示的方法具有和图3A-3C所示方法类似的特征。例如，图4显示了包括许多沉积在芯片120钝化表面122上的导电性凸块124。芯片120的凸块面覆盖有一层胶粘剂材料126，所述材料的厚度等于或大于凸块124的高度。胶粘剂126覆盖着凸块124，并有基本上和钝化表面122平行的裸露基本表面130。
如图4B所示，使用切割或磨蚀工艺来除去凸块124顶部的胶粘剂材料，使导电性凸块124露出来，为了更好地和封装基片导电性接触。在磨蚀过程中，使用磨蚀材料132来抛光胶粘剂126全部基本表面130，使凸块124露出来用于导电。图4C显示了通过磨蚀已经使凸块124露出来的芯片120。所述凸块露出来后，可以使用薄膜、带子或其它类型的保护覆盖物覆盖芯片120，用来保护胶粘剂层126和裸露的凸块124。
如图4C所示，各凸块124在垂直方向上完全穿透胶粘剂层126。这样，各经磨损的凸块124的高度大致和胶粘剂层126至少一部分的厚度相等或。此外，凸块124的裸露区域136与胶粘剂基本表面130基本齐平。应该理解，芯片120可以以和上述图2A和2B所述相同的方式连接到电路基片上。
图5A是具有以和图4A所示芯片120相同的方式涂覆有胶粘剂的凸块的示例性芯片的显微镜照片图。此外，图5B是胶粘剂部分被研磨，使导电性凸块露出来之后的图5A芯片的显微镜照片图。
对于上述实施方式，若胶粘剂涂层在粘合过程中流动性低，未经研磨的凸块可能不能够穿过胶粘剂和结合垫片接触。图6A显示了使用Pyralux(由DuPont制造的不流动胶粘剂)粘结到PR4板上的未经磨蚀芯片的截面图。所述截面图显示，所述凸块没有和基片接触，这是因为所述胶粘剂很厚，并且覆盖了所述凸块。图6B显示了使用Pyralux粘结到PR4板上的经抛光/磨蚀芯片的截面图。和图6A所示的芯片不同，图6B所示的截面图显示，凸块都和基片接触，这是因为使用抛光工艺除去了凸块顶部多余的胶粘剂。
若所述胶粘剂涂层能显著流动，则所述凸块在粘结过程中会一定程度上穿过胶粘剂。但是，胶粘剂126在低于凸块的区域会流动不畅，由此妨碍形成良好的冶金结合。因此，甚至当使用高流动性胶粘剂时，通常仍然要对胶粘剂层研磨。
图7A-7B显示了本发明的另一特征，它涉及用来制造z轴导电带的方法。所述方法包括形成许多导电颗粒120一个列阵的步骤。示例性的颗粒粒度分布范围为20-75微米。所述方法也包括如图7A所示，使用一层胶粘剂214来涂覆颗粒210。所述胶粘剂214可以通过各种技术涂覆到颗粒210上。例如，所述胶粘剂可以热熔涂覆、溶液涂覆或者作为薄膜层压进行接合。此外，这些颗粒可以混合在胶粘剂中成为悬浮液，然后将胶粘剂悬浮液铺展形成一层胶粘剂或膜，其中含有许多颗粒。
胶粘剂214的基本厚度小于颗粒210的粒度。因此，胶粘剂层214的上表面216上具有许多和颗粒210相对应的朝上隆块218，其下表面217上也具有许多和颗粒210相对应的朝下隆起219。当然，在本发明一个可供选择的实施方式中，胶粘剂层的基本厚度可以等于或大于颗粒的粒度。在这种实施方式中，所述胶粘剂就形成基本平的上表面和下表面。
当胶粘剂210施加到颗粒210上之后，至少除去朝上隆块218的部分，使颗粒210的上接触区域220露出来。类似地，至少除去朝下隆块219的部分，使颗粒210的下接触区域220露出来。颗粒210可以通过例如使用磨料来抛光或研磨胶粘剂层214的上表面216和下表面217，使颗粒210露出来。
在本发明某些实施方式中，可以将颗粒210先支撑在一剥离衬垫(未显示)上，然后把胶粘剂施加到颗粒210上。在这些实施方式中，当颗粒210被胶粘剂层214覆盖，而且使用了如磨蚀技术使上接触区域220露出来以后，将衬垫从胶粘剂层214的背面即底面217上除去，可对胶粘剂层的底面217进行处理。
图7B显示了上接触区域220和下接触区域224已经露出来之后的胶粘剂层214。图7B中描述的产品是一条适用于提供z轴导电性接触的导电带226。带226的颗粒210的粒度基本等于或大于胶粘剂214的厚度。因此，各颗粒210在垂直方向上完全穿透胶粘剂214的厚度。可以使用保护膜或覆盖物来保护裸露的上接触区域220和下接触区域224，以供带226实际用于提供导电性连接。
图8A和8B显示了使用导电带226在第一和第二电气部件228和230之间提供z轴连接的方法。如图8A所示，将导电带226置于电气部件228和230的一些导电垫片232之间。接着，如图8B所示，使用足够的力将带226压在电气部件228和230之间，在颗粒210和电路垫片232之间形成导电接触。在对带226加压时也对带226加热，使胶粘剂214润湿颗粒210并填充周围，在电气部件228和230之间形成结合。所述胶粘剂可以在此结合过程中固化或以后另行加热固化。
图9A-9D说明根据本发明原理制造集成电路芯片的示例性方法。图9A显示具有钝化表面322的晶片320，其上有许多导电性凸块324。具有保护背衬328的胶粘剂薄膜326靠近表面322的钝化表面放置。
图9B显示胶粘剂薄膜326正被压在晶片320的钝化表面322上。当胶粘剂薄膜326压在晶片320上时，胶粘剂薄膜326覆盖着凸块324，并变形从而填充凸块324周围的空隙。而且，胶粘剂薄膜326结合到晶片320的钝化表面322上。
接着，如图9C所示，已预先涂覆有胶粘剂的晶片320被切割或分隔成一个个的集成电路330。最后，如图9D所示，除去集成电路330上的背衬层328，使胶粘剂层露出来。除去背衬328后，所述集成电路就可以用来连接到基片上。
在以上详细的说明中，除去凸块上胶粘剂部分形成裸露接触区域的步骤已经在使用作用力强的磨料、用刀刃刮去胶粘剂或者将胶粘剂压薄最终裂开或者以其他方式除去凸块顶部的胶粘剂材料的机械方法中有所说明。但是，如图1C、2A、2B、3B、4C和5B中所说明的，使用这些类型的方法除去焊料凸块表面的胶粘剂也会导致除去一些焊料材料。如以上清楚说明的，使用磨料除去焊料凸块顶部的包封材料显示这种类型的磨擦会连同除去一些焊料，形成平的凸块形状，这样凸块基本上就和胶粘剂表面齐平。
出于好几个原因，不宜除去凸块的焊料。这些原因是，如果除去凸块焊料的话，那末从凸块到凸块以及芯片到芯片之间焊料的体积就不好控制，而这会影响IC的可靠性。此外，焊料碎屑会配送在包封剂的表面，由此产生污染问题。最后，焊料凸块球形表面的消失会使IC芯片在印刷电路板基片上的自动排列和放置更得复杂。因此，在除去焊料凸块表面上的包封剂时，宜不要除去焊料凸块的焊料，也不要使焊料凸块的顶部平整，即焊料凸块宜保持其原来的球形轮廓。
已经发现，可以借助擦拭作用而不是磨蚀作用来除去焊料顶部的底填材料。即是说，可以使用软软的材料如织造或非织造布或多孔泡沫材料。在使用之前，用少量适当的溶剂来湿润所述擦拭垫来软化包封剂。也可以使用硬些的微结构表面来替换擦拭垫。当使用硬些的微结构表面时，在使用之前将合适量的溶剂施加在微结构表面上的凹下位置中。通过使用这种溶剂辅助的温和擦拭作用，可以除去凸块顶部上的底填包封剂，同时不会以任何显著的方式改变凸块的大小和形状。焊料凸块的溶剂辅助抛光或擦拭实施例如下所述。
溶剂辅助抛光实施例
对于以下所述的各实施例，使用环氧基底填包封剂。在所有情况下，配制所述包封剂，形成柔韧的薄膜形式。所有的材料都是1重量份胶粘剂固体加有无定形二氧化硅球形颗粒的粉末2重量份填料。二氧化硅粉末的直径通常为2-10微米。在以下所述所有实施例中，胶粘剂固体基本上是环氧树脂和基本上无反应活性热塑组分的混合物。环氧树脂和热塑组分的比例为7∶3-8∶2。在所有情况下，使用丙酮作为胶粘剂的溶剂。可以使用其它合适的溶剂，只要它时所用的具体胶粘剂适合就行。
实施例1：(对比，干磨蚀)
使用一片约为2×2英寸其上有9×9个凸块芯片列阵的硅芯片。所述焊料凸块直径为100微米，是63-37的Sn-Pb共熔合金。各芯片在列阵区域中含有68个凸块。芯片使用热层压工艺预先用未固化的一份环氧基胶粘剂薄膜包封，所述胶粘剂薄膜起始厚度稍大于100微米。
将预包封的晶片其有凸块的面朝上装在一个铝盘上，然后将其面朝下放入Struers Metallurgical抛光机(从Struers，Inc.of Westlake，Ohio购得)中。其直径8英寸的转台上装上一张1200粒度的金刚砂砂纸。用5N的总作用力使晶片部分和金刚砂砂纸接触。转台和晶片部分在不加润滑剂的条件下各自以150rpm旋转35秒。
干磨损操作之后，所述胶粘剂的表面变得很光滑。许多但不是全部的焊料凸块露了出来。胶粘剂的厚度轮廓图揭示了如图10所示的冠状形状。图11所示的照片说明，凸块发生了不好的变平情况，而且胶粘剂层中夹带有由焊料碎屑和残留研磨介质引起的污染物。
实施例2：(对比，等离子体腐蚀)
用未固化的一份环氧基胶粘剂薄膜来层压一单块芯片。所述芯片上有直径大致为100微米的焊料凸块。胶粘剂是在60℃的温度用手施压来层压的。凸块的位置看得见，但是凸块并未露出来。使用PS0524型(Plasma Science)装置，它是个在13.5MHz下操作的RF型系统，能以匹配网络容量传递500W的最大功率进行等离子体腐蚀。使用氧气等离子体。将芯片置于呈天蓝色的等离子体场区的中部。使用满额功率60％的最大功率，暴露芯片约15分钟。之后，胶粘剂表面用SEM进行检查。表面的外观仅出现很小程度的胶粘剂基体腐蚀，但是二氧化硅填料颗粒本身基本的没有腐蚀。经过仔细检查发现，腐蚀裸露之后，凸块大都被二氧化硅填料和一些胶粘剂残留物覆盖。
实施例3：(本发明，擦拭材料的影响)
使用其上各有4×4芯片列阵的约0.8×0.8英寸的硅芯片。各芯片含有88个约为100微米直径的SnPb共熔合金凸块。所述芯片列阵不预先进行切割。使用热层压工艺，用厚度约为100微米的未固化一份环氧基胶粘剂薄膜预先包封各芯片列阵。
对各芯片列阵来说，使用下表1所列的抛光垫材料系列中一种来除去凸块顶部的包封剂。所述抛光垫材料可从Struers，Inc.of westlake，Ohio，Allied HighTech Products，Inc.of Rancho Domingo，California以及Texwipe Company LLC ofUpper Saddle River，New Jersey购得。
对于每个实验来说，抛光垫紧在使用之前用少量丙酮稍微润湿。要仔细避免在抛光垫上面残留液体。各垫子大小为8英寸，适合配合Struers Metalographic抛光机。要处理的芯片列阵凸块面向上地置于重83克的铝圆上，然后将铝盘放入抛光机中，其芯片上凸块表面面向抛光垫。铝盘的重量是作用到试验片上仅有的z轴作用力。转台和试验片各自以150rpm旋转一段所示的时间。
评价样品胶粘剂除去的均匀性，抛光垫残留在样品上的量和胶粘剂除去的量。胶粘剂除去的均匀性和残留物的残留量是定性评价。在图12中显示了带有大量残留物且均匀性差的样品的表示图，而在图13中显示了残留物很少且均匀性良好的样品。所有结果在表I中列出。从这一系列中，实施例3H和3I认为是最好的，这主要是因为样品呈现最好的均匀性，同时产生最少量的残留物。
                          表I
              溶剂辅助抛光，抛光垫片筛选试验结果
垫的类型 垫的说明     抛光时间(s)   最终胶粘剂厚度(mm) 垫残留物量   胶粘剂表面均匀性
A   毛毡 Allied“Billiard”     25   75   大量   良好
B   毛毡 Allied“Blue Felt”     28   75   最少   良好
C   复合物 Allied“XT”     28   5   大量   差
D   纸 净洁室用，蓝，100级   大量   差
E   泡沫 Allied“Chem-Pol”     25   75   中量   良好
F   泡沫 Struers“POCTA”     28   75   中量   差
G   泡沫 Struers“POCTA”     28   62   中量   差
H   织布 Texwipe“TX309”     28   75   最少   良好
I   复合物 Struers“MD Plan”     25   75   最少   良好
实施例4：(本发明，胶粘剂厚度的影响)
使用实施例3H和3I的优选垫片材料，评价胶粘剂厚度对所需抛光时间以及涂覆晶片的包封剂材料的厚度均匀性和表面外观的影响。除了改变胶粘剂厚度和由此所需的抛光时间外，所有其它的细节在实施例3中已有说明。当完成抛光之后，对每种试验样品的16个芯片进行胶粘剂厚度测量。而且，表面光滑性和凸块表面的情况进行了定性检查。结果列于下表II中。对于实施例4H，仅用MD-Plan垫片未能完成抛光过程，这是因为相比板的的其低位置所能容纳的胶粘剂体积，存在太多的胶粘剂。在这一实施例中，进而使用利用Texwipe织物的第二抛光步骤，来完成凸块的裸露。
                        表II
                溶剂辅助抛光，胶粘剂厚度影响
垫的说明   胶粘剂起初厚度(微米)   需用的抛光时间(s)     胶粘剂层最终厚度(微米)     最终厚度的标准偏差(微米) 抛光后表面情况 抛光后凸块顶部情况
A   Texwipe“TX309” 90 3 61 9.9 光滑 光滑，球形
B   Texwipe“TX309” 100 3 80 6.4 光滑 光滑，球形
C   Texwipe“TX309” 116 5 80 6.8 光滑 光滑，球形
D   Texwipe“TX309” 125 8 71 11 光滑 光滑，球形
E   Struers“MD Plan” 90 10 87.5 2.3 不均匀 稍平
F   Struers“MD Plan” 100 5 87.5 1.2 不均匀 稍平
G   Struers“MD Plan” 116 5 87.5 2.8 光滑 稍平
H   Struers“MD Plan” 125 ＞20 76 6.7 稍平
实施例5：(本发明，晶片的抛光)
使用Texwipe“TX309”抛光垫材料评价在接近晶片层次上进行溶剂辅助抛光的能力。在这种情况下，使用有9×9凸块列阵约1.8×1.8英寸的芯片。这是可以成功地放入所用的Metalographlic抛光机中最大晶片。这种芯片类型和实施例3和4中所用的相同。在实施例5A和实施例5B中，试验采用了两种不同的未固化一份环氧基胶粘剂薄膜。胶粘剂厚度约为100微米。再次使用丙酮作为溶剂。完成溶剂辅助抛光后，从刻度盘指示器读数得出说明所得胶粘剂厚度均匀性程度的表面厚度分布图。下图14A和14B中显示了该结果。在这些实施例中，抛光后未底填层的平均厚度约为80微米，而凸块的高度约为100微米。实施例5A和5B厚度测量的标准偏差分别为15毫米和11毫米。
如图15A-15C和16A-16C所示，使用上述实施例所述的溶剂辅助抛光技术制得的集成电路芯片420，具有在胶粘剂底填料除去过程中未发生显著改变或变形的焊料凸块424。经处理的IC芯片420具有钝化表面422，在其上面有导电性凸块。钝化表面422和凸块424被胶粘剂426覆盖着。
在图15A-15C中，有导电性凸块424的IC芯片420上的胶粘剂层426的厚度等于或大于凸块424的高度。胶粘剂材料426覆盖凸块424并具有裸露基本表面430，这和钝化表面422基本平行。如图15B所示，抛光垫432用合适的溶剂434，用来软化胶粘剂426。然后所述软化的胶粘剂用抛光垫432擦拭或抛光除去，直到露出凸块424的圆形轮廓。当凸块424露出来之后，可以如实施例2A和2B(例如)所示，用就研磨底填料除去技术所述相同的方式将它们结合到印刷电路板基片上。
在图16A-16C中，胶粘剂材料426的厚度小于凸块424的高度。结果，胶粘剂426的裸露表面具有许多和凸块424对应的胶粘剂隆块428。隆块428覆盖着凸块424，并从位于凸块424之间的胶粘剂基本表面430上向外伸出。用合适的溶剂434如丙酮或者其它溶剂润湿抛光垫432，用来软化胶粘剂426。如图16C所示，溶剂434使胶粘剂426软化，所以抛光垫432可以除去胶粘剂426，而不会影响凸块424的圆形轮廓。如上所述，凸块424已经露出来后，可以将薄膜、带或其它保护覆盖物覆盖在芯片420上，用以保护胶粘剂426和裸露的凸块424。
如图15A-15C和16A-16C所示，抛光垫432和溶剂434的使用，使得凸块424的裸露区域436能保持其原来的圆形。保持凸块的圆形轮廓对结合工艺有额外的好处，这是因为在粘结工艺中凸块424的变形更加容易。如上所述，通过凸块424的变形，可以减少IC芯片420和基片之间的间距，并且使胶粘剂完全润湿能包封基片电路的表面形貌。在变形过程中，焊料凸块424的表面开裂并使未氧化和清洁的焊料露出来，便于和基片连接，由此在IC芯片和基片之间形成更好的结合。
如所见的，本文所述的溶剂辅助抛光技术提供相比其它胶粘剂包封料除去技术具有显著的优点。此溶剂辅助抛光可以让焊料凸块在连接到电路基片之前形状不变且不变形，由此确保焊料凸块的更大均匀性以及更高的由焊料凸块形成的连接的可靠性。
应当理解，其它技术也可以用来将胶粘剂施加到晶片上。例如，所述胶粘剂可以热熔涂覆或者溶液涂覆。此外，上述方法也可包括如以上详细说明中所揭示的除去凸块上胶粘剂的一些部分，以便形成裸露接触区域的步骤。
关于以上说明，应当理解在不背离本发明范围的条件下可以在细节、尤其是所用结构材料和部分的形状、大小和排列方面都作出改变。说明和所述的实施方式都仅是示例性的，本发明真正的范围和精神由以下权利要求书的广泛含义来表示。

Claims (23)

1.将集成电路芯片连接到电路基片上的方法，所述集成电路芯片包括具有许多导电性凸块的面，所述方法包括如下步骤：
将胶粘剂直接施加到集成电路芯片的有凸块的面上；
除去胶粘剂的一些部分，使导电性凸块的接触区域露出来，所述胶粘剂一些部分的除去是通过用溶剂软化胶粘剂，并将经软化的胶粘剂从导电性凸块上除去；
将集成电路芯片的凸块面置于电路基片上，使凸块在集成电路芯片和电路基片之间形成导电性连接，而且胶粘剂在集成电路芯片和电路基片之间形成结合。
2.权利要求1所述的方法，其特征在于除去胶粘剂一些部分之后，导电性凸块裸露的接触区域呈圆形轮廓。
3.权利要求1所述的方法，其特征在于除去胶粘剂一些部分之后，导电性凸块的高度大于胶粘剂的厚度。
4.权利要求1所述的方法，其特征在于除去一些部分胶粘剂，在导电性凸块裸露的接触区域和胶粘剂裸露的基本表面之间形成偏移。
5.权利要求1所述的方法，其特征在于通过选自下列的技术将粘合剂施加到集成电路芯片上：热熔涂覆、溶液涂覆粘合剂、将胶粘剂薄膜进行层压以及将胶粘剂薄膜压到集成电路芯片的凸块面上。
6.权利要求1所述的方法，其特征在于在除去胶粘剂一些部分之前，所述导电性凸块的高度大于胶粘剂的厚度。
7.权利要求1所述的方法，其特征在于在除去胶粘剂一些部分之前，所述导电性凸块的高度小于胶粘剂的厚度。
8.制造集成电路芯片的方法，所述方法包括如下步骤：
提供包括具有许多导电性凸块的面的晶片；
将胶粘剂施加到晶片有凸块的面上，使导电性凸块被胶粘剂覆盖；
用一种溶剂使胶粘剂软化；
将经覆盖的导电性凸块顶部上的软化的胶粘剂擦去，使导电性凸块的接触区域露出来；
切割其上涂覆有胶粘剂的晶片成为一个个集成电路芯片。
9.权利要求8所述的方法，其特征在于当经覆盖导电性凸块顶部上的软化胶粘剂擦去之后，导电性凸块的裸露接触区域呈圆形轮廓。
10.权利要求8所述的方法，其特征在于通过选自下列的技术将粘合剂施加到集成电路芯片上：热熔涂覆、溶液涂覆粘合剂、将胶粘剂薄膜进行层压以及将胶粘剂薄膜压到集成电路芯片的凸块面上。
11.权利要求8所述的方法，其特征在于在除去胶粘剂一些覆盖部分之前，所述导电性凸块的高度大于胶粘剂的厚度。
12.权利要求8所述的方法，其特征在于在除去胶粘剂一些覆盖部分之前，所述导电性凸块的高度小于胶粘剂的厚度。
13.权利要求8所述的方法，其特征在于在除去胶粘剂一些覆盖部分之后，所述导电性凸块的高度大于胶粘剂的厚度。
14.权利要求8所述的方法，其特征在于在除去胶粘剂一些覆盖部分之后，在导电性凸块裸露的接触区域和裸露的胶粘剂基本表面之间形成偏移。
15.权利要求8所述的方法，其特征在于在除去胶粘剂一些覆盖部分之后，切割晶片之前，使用保护覆盖物来覆盖胶粘剂和裸露接触区域。
16.集成电路芯片，它包括：
具有钝化表面的凸块面，所述表面上具有许多导电性凸块；
覆盖导电基片凸块面的胶粘剂层，所述胶粘剂层具有基本表面，它基本上和钝化表面平行，而且所述导电性凸块具有不被胶粘剂覆盖的裸露接触区域，所述导电性凸块的裸露接触区域具有圆形轮廓。
17.权利要求16所述的集成电路芯片，其特征在于所述胶粘剂层的基本表面是被抛光的。
18.权利要求16所述的集成电路芯片，其特征在于所述导电性凸块的高度大于胶粘剂的厚度。
19.权利要求16所述的集成电路芯片，其特征在于所述导电性凸块从胶粘剂基本表面向外伸出，使导电性凸块和胶粘剂基本表面之间形成间距。
20.许多呈晶片形式的集成电路芯片，它包括：
具有钝化表面的凸块面，所述表面上具有许多导电性凸块；
覆盖导电基片凸块面的胶粘剂层，所述胶粘剂层具有基本表面，它基本上和钝化表面平行，而且所述导电性凸块具有不被胶粘剂覆盖的裸露接触区域，所述导电性凸块的裸露接触区域具有圆形轮廓。
21.权利要求20所述的集成电路芯片，其特征在于所述胶粘剂基本表面是被抛光的。
22.权利要求20所述的集成电路芯片，其特征在于所述导电性凸块的高度大于胶粘剂的厚度。
23.权利要求20所述的集成电路芯片，其特征在于所述导电性凸块从胶粘剂基本表面向外伸出，使导电性凸块的圆形轮廓和胶粘剂基本表面之间形成间距。
CNB018173675A 2000-10-17 2001-01-25 集成电路芯片与电路基片的连接方法及其应用 Expired - Fee Related CN1270375C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/690,600 2000-10-17
US09/690,600 US7170185B1 (en) 1997-12-08 2000-10-17 Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding

Publications (2)

Publication Number Publication Date
CN1470068A true CN1470068A (zh) 2004-01-21
CN1270375C CN1270375C (zh) 2006-08-16

Family

ID=24773130

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018173675A Expired - Fee Related CN1270375C (zh) 2000-10-17 2001-01-25 集成电路芯片与电路基片的连接方法及其应用

Country Status (5)

Country Link
EP (1) EP1327264A1 (zh)
JP (1) JP5090610B2 (zh)
KR (1) KR100801945B1 (zh)
CN (1) CN1270375C (zh)
WO (1) WO2002033750A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413029C (zh) * 2004-05-31 2008-08-20 三洋电机株式会社 电路装置的制造方法
CN102695373A (zh) * 2011-03-25 2012-09-26 株式会社日立工业设备技术 印刷基板的制造装置以及制造方法
CN108538824A (zh) * 2017-03-03 2018-09-14 Tdk株式会社 半导体芯片的制造方法
CN115938963A (zh) * 2023-03-13 2023-04-07 深圳市光为光通信科技有限公司 一种基于硅基光电子集成芯片的光电共封装方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092311A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 突起電極付ｉｃチップの実装方法
JP2003092310A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 封止樹脂付突起電極付ｉｃチップとその製造方法
US20050129977A1 (en) 2003-12-12 2005-06-16 General Electric Company Method and apparatus for forming patterned coated films
JP2006140432A (ja) * 2004-10-15 2006-06-01 Nippon Steel Corp ウェハレベルパッケージの製造方法
DE102005046280B4 (de) * 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
DE102006009478A1 (de) * 2006-02-27 2007-08-30 Infineon Technologies Ag Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement
JP4789190B2 (ja) * 2006-03-29 2011-10-12 新日鐵化学株式会社 バンプを備えた半導体装置の製造方法
US7867793B2 (en) * 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
JP5152157B2 (ja) * 2009-11-16 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012039045A (ja) * 2010-08-11 2012-02-23 Nec Embedded Products Ltd パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法
WO2016154191A1 (en) * 2015-03-24 2016-09-29 Chen Zhijin Two-part urethane adhesive
JP7382708B2 (ja) * 2018-06-29 2023-11-17 リンテック株式会社 実装方法
US11404600B2 (en) 2019-06-11 2022-08-02 Meta Platforms Technologies, Llc Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
US11563142B2 (en) 2019-06-11 2023-01-24 Meta Platforms Technologies, Llc Curing pre-applied and plasma-etched underfill via a laser

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108210A (ja) * 1989-09-21 1991-05-08 Hitachi Chem Co Ltd 異方導電性樹脂フィルム成形物の製造方法
WO1992018600A1 (en) * 1991-04-10 1992-10-29 Minnesota Mining And Manufacturing Company Low voc cleaning compositions and methods
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH09330992A (ja) * 1996-06-10 1997-12-22 Ricoh Co Ltd 半導体装置実装体とその製造方法
JP3137322B2 (ja) * 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JPH10242211A (ja) * 1996-12-24 1998-09-11 Nitto Denko Corp 半導体装置の製法
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
JP3326382B2 (ja) * 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
SG82001A1 (en) * 1998-07-02 2001-07-24 Nat Starch Chem Invest Method of making an electronic component using reworkable underfill encapsulants
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2000077472A (ja) * 1998-09-01 2000-03-14 Hitachi Chem Co Ltd 半導体装置
JP4249827B2 (ja) * 1998-12-04 2009-04-08 株式会社ディスコ 半導体ウェーハの製造方法
JP4598905B2 (ja) * 1999-01-29 2010-12-15 フリースケール セミコンダクター インコーポレイテッド 半導体素子の製造方法
JP3413120B2 (ja) * 1999-02-23 2003-06-03 ローム株式会社 チップ・オン・チップ構造の半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413029C (zh) * 2004-05-31 2008-08-20 三洋电机株式会社 电路装置的制造方法
CN102695373A (zh) * 2011-03-25 2012-09-26 株式会社日立工业设备技术 印刷基板的制造装置以及制造方法
CN102695373B (zh) * 2011-03-25 2015-01-28 株式会社日立制作所 印刷基板的制造装置以及制造方法
CN108538824A (zh) * 2017-03-03 2018-09-14 Tdk株式会社 半导体芯片的制造方法
CN115938963A (zh) * 2023-03-13 2023-04-07 深圳市光为光通信科技有限公司 一种基于硅基光电子集成芯片的光电共封装方法

Also Published As

Publication number Publication date
KR20030060913A (ko) 2003-07-16
EP1327264A1 (en) 2003-07-16
WO2002033750A1 (en) 2002-04-25
CN1270375C (zh) 2006-08-16
JP5090610B2 (ja) 2012-12-05
JP2004512684A (ja) 2004-04-22
KR100801945B1 (ko) 2008-02-12

Similar Documents

Publication Publication Date Title
CN1270375C (zh) 集成电路芯片与电路基片的连接方法及其应用
US7170185B1 (en) Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding
US20070102827A1 (en) Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
US7329598B2 (en) Method of manufacturing a semiconductor device
JP4609617B2 (ja) 半導体装置の実装方法及び実装構造体
US7338842B2 (en) Process for exposing solder bumps on an underfill coated semiconductor
JPH06103707B2 (ja) 半導体チップの交換方法
JP3326382B2 (ja) 半導体装置の製造方法
JP2000188308A (ja) フリップチップボンディングのためのアンダ―フィル処理方法、及び、半導体装置
KR20060050837A (ko) 전극 기밀 밀봉을 이용한 고신뢰성 반도체 장치
JP2012146892A (ja) 半導体装置の製造方法
JP5542470B2 (ja) はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
US5895976A (en) Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
JP6157206B2 (ja) 積層構造体の製造方法
JP4073830B2 (ja) 半導体チップ内蔵モジュールの製造方法
JP5974991B2 (ja) 半導体装置
JP2006156794A (ja) 半導体装置の接合方法及び接合構造
CN113169064A (zh) 半导体装置的制造方法
US20230326906A1 (en) Method of Thinning a Semiconductor Die
WO2023105688A1 (ja) 積層体の作製方法、及び、積層体
JP2003297977A (ja) 電子部品の製造方法
CN1277291C (zh) 倒装芯片封装中制备凸块的工艺
Goh et al. Reworkable underfill investigation on flip chip packages
JP2003258029A (ja) 電子部品実装方法および電子部品実装構造
JPH09213745A (ja) 部品の表面実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060816

Termination date: 20140125