JP5974991B2

JP5974991B2 - 半導体装置

Info

Publication number: JP5974991B2
Application number: JP2013142696A
Authority: JP
Inventors: 英二林; 強呉; 耕三原田; 伸治馬場
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2005-04-19
Filing date: 2013-07-08
Publication date: 2016-08-23
Anticipated expiration: 2026-03-31
Also published as: JP2013243380A; JP2012212900A; JP2009283958A; JP2015144308A; JP6123836B2; JP5293477B2

Description

本発明は、配線基板上に半導体チップをフリップチップ接続し、この半導体チップの裏面にヒートスプレッダーを設けた半導体装置に関するものである。

配線基板に半導体チップをバンプを介してフリップチップ接続した半導体装置が提案されている。この半導体装置において、半導体チップと配線基板の間隙にアンダーフィル樹脂が充填される。また、放熱性を高くするために、半導体チップの裏面にヒートスプレッダーが設けられる。従来は、配線基板を補強し、ヒートスプレッダーの平坦性を持たせるためにスティフナー（補強板）が設けられていた（例えば、特許文献１参照）。

また、従来は、配線基板として、ガラスクロスを含有した硬いコア基板の両面に、柔らかい樹脂を塗布又はフィルムを貼り付けることでビルドアップ基板を形成したものを用いていた。そして、ビルドアップ基板に細かいピッチを形成していた。しかし、ビルドアップ基板が柔らかいため、配線基板自体の剛性は高くなかった。

特開２００３−５１５６８号公報

上記のように従来の配線基板は剛性が高くないため、コスト削減のためにスティフナーを省略し、ヒートスプレッダーのチップ周囲に突出する部分と、配線基板上面との間に、隙間を有する形状とすると、チップ周囲に突出する部分の配線基板は、ごく一部がアンダーフィル樹脂で覆われるが、その大部分が露出する形状となり、配線基板のよれや歪みが発生する。これにより、配線基板の下面に接合された半田ボールの浮きや、半導体チップのエッジに応力がかかるという問題があった。

また、半導体チップや配線基板とアンダーフィルとの密着性が良くない場合があり、半導体チップと配線基板の間隙にアンダーフィル樹脂が十分に充填されないという問題があった。そして、アルゴンスパッタ等では、半導体チップと配線基板の狭い間隙にアルゴン等を十分に供給することができず、当該間隙の密着性を十分に改善することができなかった。

また、スティフナーをコスト削減のため省略し、ヒートスプレッダーのチップ周囲に突出する部分と、配線基板上面との間に、隙間を有する形状とした場合、放熱樹脂が薄いと半導体チップにクラックやダメージが入り易くなる。一方、放熱樹脂が厚いと熱の発散特性が悪くなる。従って、放熱樹脂の厚み（厚み）を高精度に制御する必要がある。

また、スティフナーを省略し、ヒートスプレッダーのチップ周囲に突出する部分と、配線基板上面との間に、隙間を有する形状とした場合に、配線基板の下面に半田ボールを形成する際や、その後に配線基板及び半導体チップの電気的テストを行う際に、形成器具やテスト器具にヒートスプレッダーが当たって破損するという問題もあった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、ヒートスプレッダーのチップ周囲に突出する部分と、配線基板上面との間に、隙間を有する形状とした場合でも、放熱樹脂の厚みを高精度に制御することができる半導体装置を得るものである。

本発明の一実施例に係る半導体装置は、コア基板と、前記コア基板の上面に形成された第１ビルドアップ基板と、前記コア基板の下面に形成された第２ビルドアップ基板と、を有する配線基板と、複数の半導体素子が形成された主面と前記主面の反対側の裏面とを有し、前記配線基板の前記第１ビルドアップ基板と前記主面とが対向するように前記第１ビルドアップ基板上に搭載され、かつ、複数の第１バンプ電極を介して前記配線基板と電気的に接続された半導体チップと、前記配線基板の前記第１ビルドアップ基板と前記半導体チップの間に、前記複数の第１バンプ電極を囲むように形成された封止樹脂層と、前記配線基板の前記第２ビルドアップ基板上に配置された複数の第２バンプ電極と、を備え、前記コア基板は、第１絶縁層と、前記第１絶縁層を厚さ方向に貫通する複数の第１スルーホールと、前記第１絶縁層の上面および下面に形成され、前記複数の第１スルーホールを介して接続された複数の第１配線層と、を有し、前記第１ビルドアップ基板は、第２絶縁層と、前記第２絶縁層を厚さ方向に貫通する複数の第２スルーホールと、前記第２絶縁層の表面と前記複数の第２スルーホール内に形成された複数の第２配線層と、を有し、前記第２ビルドアップ基板は、第３絶縁層と、前記第３絶縁層を厚さ方向に貫通する複数の第３スルーホールと、前記第３絶縁層の表面と前記複数の第３スルーホール内に形成された複数の第３配線層と、を有し、前記コア基板の前記第１絶縁層と、前記第１および第２ビルドアップ基板の前記第２および第３絶縁層の各々は、樹脂層およびガラスクロスを含有し、前記ガラスクロスは、ガラス繊維を布状に織って形成されたものであり、前記第１ビルドアップ基板に含有されるガラスクロス、および第２ビルドアップ基板に含有されるガラスクロスのそれぞれの厚さは、前記コア基板に含有される複数のガラスクロスのそれぞれの厚さより薄く形成されている。

この実施例によれば、ヒートスプレッダーのチップ周囲に突出する部分と、配線基板上面との間に、隙間を有する形状とした場合でも、放熱樹脂の厚みを高精度に制御することができる。

本発明の実施の形態１に係る半導体装置の配線基板を示す断面図である。本発明の実施の形態１に係る半導体装置の配線基板を示す上面図である。本発明の実施の形態１に係る半導体装置の配線基板を示す下面図である。半導体チップの側面図である。半導体チップの下面図である。半導体チップを配線基板１０の上方に位置させた状態を示す断面図である。半導体チップのバンプと配線基板のバンプとを圧接させる様子を示す断面図である。配線基板の上面に半導体チップをフリップチップボンドした状態を示す上面図である。配線基板及び半導体チップをＯ_２プラズマに晒す様子を示す断面図である。半導体チップと配線基板の間隙にアンダーフィル樹脂を注入する様子を示す断面図である。配線基板及び半導体チップをベーク炉内に入れてベークを行う様子を示す断面図である。半導体チップの裏面に放熱樹脂を塗布する様子を示す断面図である。半導体チップの裏面にヒートスプレッダーを接着する様子を示す断面図である。配線基板、半導体チップ及びヒートスプレッダーをベーク炉内に入れてベークを行う様子を示す断面図である。半導体チップ上にヒートスプレッダーを搭載した状態を示す上面図である。配線基板の下面にフラックスを塗布する様子を示す断面図である。半田ボールを配線基板の上方に位置させた状態を示す断面図である。半田ボール３７を載せた配線基板をリフロー炉内に入れ、リフローを行う様子を示す断面図である。半田ボールを接合した配線基板の下面図である。テストピン上に半田ボールを位置合わせした状態を示す断面図である。本発明の実施の形態１に係る半導体装置を示す断面図である。本発明の実施の形態２に係る半導体装置を示す断面図である。半導体チップの部分拡大断面図である。

実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の製造方法について図面を用いて説明する。

図１は、本発明の実施の形態１に係る半導体装置の配線基板を示す断面図であり、図２はその上面図であり、図３はその下面図である。

この配線基板１０は、コア基板１１の上面にビルドアップ基板１２ａ，１２ｂを重ね、下面にビルドアップ基板１２ｃ，１２ｄを重ねて、真空プレス等を用いて熱圧着させて一体化させたものである。ただし、配線基板１０の反りを防ぐために、コア基板１１の上下には同じ枚数のビルドアップ基板を張り合わせている。

そして、コア基板１１及びビルドアップ基板１２ａ〜１２ｄは、それぞれガラスクロスに絶縁性樹脂を含浸させて板状に固形化した層を含む。ここで、ガラスクロスは、長いガラス繊維からなる織布でも、短いガラス繊維からなる不織布でもよい。そして、ガラスクロスの代わりに、絶縁性樹脂に比べて剛性が高い他の絶縁材料、例えばカーボンファイバー等からなるクロスを用いることもできる。

また、絶縁性樹脂としては、例えばポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリアリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、エポキシ、及びビスマレイミド系樹脂等を用いることができる。

また、コア基板１１には、ドリルによりスルーホール１３が形成されている。スルーホール１３の径は１００〜３００μｍであり、ここでは２００μｍである。そして、スルーホール１３の側壁にはＣｕ等からなるスルーホールビア１４がメッキ法等により形成されている。また、コア基板１１の上面に、Ｃｕ等からなる配線層１５がめっき法及びフォトリソグラフィ等により形成されている。そして、コア基板１１の下面に、Ｃｕ等からなる配線層１６が同様にして形成されている。この配線層１５と配線層１６は、スルーホールビア１４を介して接続されている。

また、ビルドアップ基板１２ａ〜１２ｄにも、それぞれスルーホール１７が形成されている。ただし、ビルドアップ基板１２ａ〜１２ｄはコア基板１１に比べて薄く、微細な加工が容易であるため、ビルドアップ基板１２ａ〜１２ｄのスルーホール１７はコア基板１１のスルーホール１３に比べて径が小さく、具体的には３０〜１００μｍであり、ここでは５０μｍとする。このスルーホール１７の形成にはＵＶ−ＹＧＡレーザ、炭酸ガスレーザ、エキシマレーザ、プラズマを用いるドライエッチング法等を用いることができる。

また、ビルドアップ基板１２ａ〜１２ｄ上には、それぞれＣｕ等からなる配線層１８がめっき法及びフォトリソグラフィ等により形成されている。そして、スルーホール１７にＣｕ等の導電ペーストを充填することで、スルーホールビア１９が形成されている。

また、配線基板１０の表面はソルダーレジスト２０で覆われている。このソルダーレジスト２０には開口が設けられ、最上位及び最下位の配線層１８の一部が露出している。ソルダーレジスト２０としては、エポキシ系、ポリイミド系、アクリル系、ＢＴ系等の電気的及び熱的に優れている樹脂を用いることができる。

そして、露出している最上位の配線層１８上に、鉛フリー半田からなるバンプ２１ａがメッキ法や蒸着法により形成されている。このバンプ２１ａは配線基板１０上に格子状に並べられている。図２においては、バンプ２１ａは、半導体チップ２２が配置される領域にフルマトリックス状に配置されているが、様々な配列が適宜選択可能である。また、鉛フリー半田とは、鉛が含まれていないか、又は環境負荷が少ない程度（１ｗｔ％未満）の鉛しか含まれていない半田である。ここでは、鉛フリー半田として、ＳｎにＣｕが１〜３％含有したものを用いる。

図４は、半導体チップの側面図であり、図５はその下面図である。半導体チップ２２の実装面に、鉛フリー半田からなるバンプ２１ｂがメッキ法や蒸着法により形成されている。半導体チップ２２の部分拡大断面図を図２３に記載する。半導体チップ２２は、シリコン基板１００と、シリコン基板１００上に形成されたＭＯＳＦＥＴなどの半導体素子１０１と、ＳｉＯ_２絶縁膜１０２、ＳｉＣＮエッチングストッパ膜１０３、ＳｉＯＣ低誘電率膜１０４及びＳｉＯＦ密着膜１０５の積層構造からなる層間絶縁膜と、この層間絶縁膜に埋め込まれたタングステンプラグやＣｕ配線などからなるチップ内配線層１０６と、層間絶縁膜上に形成されたアルミパッド層１０７と、アルミパッド層１０７を露出するように開口が形成されたＳｉＯ_２／ＳｉＮ積層膜からなる無機パシベーション膜１０８及びポリイミド膜（ＰｉＱ膜）からなる有機パシベーション膜１０９の積層膜と、アルミパッド層１０７上に形成された例えばＴｉ／Ｃｕ／Ｎｉ積層膜からなるバリアメタル１１０と、バリアメタル１１０上に形成されたバンプ２１ｂとを備えている。半導体チップ２２内の層間絶縁膜として、ＳｉＯ_２膜の誘電率Ｋ＝４．３よりも低い誘電率の膜を使用する場合、層間絶縁膜の強度低下が問題となる。特に、一般的なＳｉＯ_２膜であるＴＥＯＳ膜などに比較して、膜の密度を低下させることで誘電率を低減するポーラスＬｏｗ−ｋ膜においてはその問題は顕著であり、チップにかかる応力を低減する技術は、半導体装置の信頼性を向上する上で非常に重要となる。本実施の形態においては、低誘電率膜としてポーラスＳｉＯＣ膜を採用する。このポーラスＳｉＯＣ膜は、主にＳｉ−ＣＨ３基を多く含むメチル含有ポリシロキサンであり、ＣＨ３の存在により分子構造内に間隙を生じるために多孔質となり、誘電率が低下している。また、半導体チップ２２を構成する材料としては、上記に具体例を示したが、これらに限る物ではなく、例えば、低誘電率膜として、ＳｉＯＣＨベースのポーラス低誘電率膜や、Nano Clustering Silica膜などのポーラスシリカ系材料、ポーラスＨＳＱと呼ばれるＨ含有ポリシロキサン、有機ポリマー膜、有機ポリマーのポーラス膜などが適宜使用可能である。

次に、上記の配線基板１０上に半導体チップ２２をフリップチップボンドする工程について説明する。

まず、図６に示すように、ボンディングステージ２４上の所定の位置に、配線基板１０を載置する。そして、ボンディングヘッド２５の下面に、バンプ２１ｂを形成した面を下にして半導体チップ２２を真空吸着する。そして、ボンディングヘッド２５を水平移動させて、半導体チップ２２を配線基板１０の上方に位置させる。

この際、ボンディングステージ２４は、内蔵しているヒータ（不図示）により配線基板１０を１５０℃程度に加熱する。同様に、ボンディングヘッド２５は、内蔵しているヒータ（不図示）により半導体チップ２２を１５０℃程度に加熱する。

次に、図７に示すように、ボンディングヘッド２５を下降させ、半導体チップ２２のバンプ２１ｂと配線基板１０のバンプ２１ａとを圧接させる。この状態で、ボンディングヘッド２５により半導体チップ２２を半田融点以上の２６０℃程度に加熱し、バンプ２１ａ，２１ｂを溶融した状態で、ボンディングヘッド２５を水平方向又は垂直方向へ周期的に律動（スクラブ）させる。この結果、バンプ２１ａとバンプ２１ｂが一体化してバンプ２１が形成される。

その後、ボンディングヘッド２５を半田融点より低い温度に冷却し、バンプ２１を固化する。そして、ボンディングヘッド２５による半導体チップ２２の吸着を解除し、ボンディングヘッド２５を上昇させて、ボンディングを終了させる。図８は、配線基板の上面に半導体チップをフリップチップボンドした状態を示す上面図である。

上記の工程により、フラックスを用いることなく配線基板１０に半導体チップ２２をバンプ２１を介してフリップチップボンドを行うことができるため、フラックスの洗浄工程を省略することができる。また、フラックス残渣の膨張によりバンプ２１内にボイドが形成されることがないため、信頼性を向上させることができる。

次に、熱応力等によりバンプ２１が損傷するのを防止するために、半導体チップ２２と配線基板１０との間にアンダーフィル樹脂を設ける工程について説明する。

まず、図９に示すように、配線基板１０及び半導体チップ２２をＯ_２プラズマに晒す。このＯ_２プラズマはアルゴンスパッタ等に比べて狭い隙間にも入り込むため、半導体チップ２２と配線基板１０の間隙にもＯ_２プラズマを供給することができる。

このプラズマ処理によって、配線基板１０や半導体チップ２２の表面保護膜（例えばポリイミド膜などの有機樹脂膜）が清浄化され、また活性化（粗面化）される。これにより、後で形成するアンダーフィル樹脂との密着性を向上することができる。また、半導体チップ２２と配線基板１０の間隙におけるアンダーフィル樹脂の充填率を向上することができる。

次に、図１０に示すように、半導体チップ２２と配線基板１０の間隙に、ペースト状または液状のアンダーフィル樹脂２８を注入する。アンダーフィル樹脂２８としては、エポキシ樹脂等の熱硬化性樹脂を用いることができ、フィラーなどを含有させてもよい。

ここで、アンダーフィル樹脂として、ガラス転移温度（Ｔｇ）が１００〜１２０℃、例えば１１０℃のものを用いる。ただし、Ｔｇの測定方法には様々なものがあるが、ここではＤＭＡ法（引張り法）を用いる。

次に、図１１に示すように、配線基板１０及び半導体チップ２２をベーク炉２９内に入れ、従来よりも低温である１２５℃程度で６時間程度のベークを行う。これにより、アンダーフィル樹脂２８を硬化する。

このようにＴｇを１００℃以上とすることで、一般的に動作信頼性が求められる１２５℃〜１５０℃程度でも、アンダーフィル樹脂の弾性率を確保することができる。このため、バンプを十分に保護することができる。

また、Ｔｇを１２０℃以下とすることで樹脂硬化温度（キュア温度）を低くすることができる。このため、アンダーフィル樹脂を硬化した後、樹脂硬化温度から低温へ変化させた場合の温度差を小さくすることができ、チップにかかる内部応力を小さくすることができる。

次に、半導体チップ２２の裏面（実装面と反対側の面）にヒートスプレッダーを接着する工程について説明する。

まず、図１２に示すように、半導体チップ２２の裏面に放熱樹脂３１を塗布する。次に、図１３に示すように、半導体チップ２２の裏面にヒートスプレッダー３２を放熱樹脂３１により接着する。なお、ヒートスプレッダー３２の材質としては、放熱性を考慮して、Ｃｕ，Ａｌ，Ａｌ−Ｓｉ−Ｃｕ合金などを用いることができる。

スティフナーをコスト削減のため省略し、ヒートスプレッダーのチップ周囲に突出する部分と、配線基板上面との間に、チップの厚さと同等以上の隙間を有する形状とするため、放熱樹脂３１が薄いと半導体チップ２２にクラックやダメージが入り易くなる。一方、放熱樹脂３１が厚いと熱の発散特性が悪くなる。従って、放熱樹脂３１の厚み（ギャップ）を高精度に制御する必要がある。

そこで、放熱樹脂３１に混入するフィラーのサイズを最適化して、放熱樹脂３１の厚みを制御する。ここでは、フィラーの平均粒径が１３μｍのものを用いる。ただし、フィラーのサイズには分布があるので、メッシュを用いて、粒径が４５μｍ以上のものをカットする。これにより、放熱樹脂の厚みを６０±２０μｍに制御することができる。

即ち、放熱樹脂の所望の厚みをＡとし、フィラーの最大粒径をＢＭＡＸとして、
Ａ×４／５≧ＢＭＡＸ
の関係を有するようにフィラーを選択する。これにより、放熱樹脂の厚みを所望の厚みを中心とした一定の範囲内に制御することができる。放熱樹脂３１としては、作業性の容易さや、熱伝導率の高さから、シリコーン系の熱硬化型放熱樹脂を用いるのが好ましい。シリコーン系放熱樹脂は、シリコーンオイルを基材に、アルミナなど熱伝導性の高い粉末を配合した樹脂である。硬化前の状態では、粘性の高いグリース状の製品であるため、治具の位置制御を利用することによって、放熱樹脂３１の厚さを比較的容易に、かつ、かなり高い精度で制御することができる。放熱樹脂３１の粘性としては、少なくともアンダーフィル樹脂２８の注入時の粘性よりも高い物が好ましい。フィラーの最大粒径ＢＭＡＸとしては、放熱樹脂の厚みＡの４／５以下に限らないが、放熱樹脂の厚みが最も小さくなる部分ＡＭＩＮよりも、フィラーの最大粒径ＢＭＡＸが小さくなる関係であることが好ましい。ＢＭＡＸが、ＡＭＩＮと同じ、又はそれよりも大きくなると、ヒートスプレッダー３２と半導体チップ２２裏面との間に、フィラーが挟み込まれる可能性が高くなる。特に、本実施の形態のように、半導体チップ２２の周囲に、スティフナーなど、ヒートスプレッダー３２を強固に支える構造を有さない場合は、ヒートスプレッダーを貼り付ける工程において、荷重制御のみによって放熱樹脂の厚みを制御しようとすると、ヒートスプレッダー３２と半導体チップ２２との間に挟まれたフィラーによって、半導体チップ２２裏面にクラックが入り、半導体装置の信頼性を落とす可能性がある。

また、フィラーの形状を球形にして、半導体チップ２２やヒートスプレッダー３２に対するダメージを小さくする。ここで、フィラーの形状が厳密に球形でない場合は、フィラーの粒径は、最も長い所の径とする。

次に、図１４に示すように、配線基板１０、半導体チップ２２及びヒートスプレッダー３２をベーク炉２９内に入れてベークを行い、放熱樹脂３１を硬化する。これにより、半導体チップ２２上にヒートスプレッダー３２を搭載する。

図１５は、半導体チップ２２上にヒートスプレッダー３２を搭載した状態を示す上面図である。ヒートスプレッダー３２は配線基板１０に比べて小さくする。これにより、コストを低減することができる。ただし、放熱性を確保するために、ヒートスプレッダー３２は半導体チップ２２より大きくする。

次に、配線基板１０の下面に、外部接続端子となる半田ボールを接合する工程について説明する。

まず、図１６に示すように、配線基板１０の上面を下にして、配線基板１０の上面（半導体チップ２２を搭載した面）であってヒートスプレッダー３２よりも外側の部分と配線基板１０の側面とに接する保持手段３３により配線基板１０を保持する。これにより、半導体チップ２２及びヒートスプレッダー３２へストレスを与えることなく配線基板１０を保持することができる

そして、配線基板１０を保持した状態で、配線基板１０の下面にマスク３４を介してフラックス３５を塗布する。これにより、配線基板１０の下面で露出している配線層１８にフラックス３５が塗布される。ただし、フラックス３５の代わりに半田ペーストを塗布してもよい。

次に、図１７に示すように、ボール搭載ヘッド３６の下面に、鉛フリー半田からなる半田ボール３７を真空吸着する。そして、ボール搭載ヘッド３６を水平移動させて、半田ボール３７を配線基板１０の上方に位置させる。そして、ボール搭載ヘッド３６を下降させて、半田ボール３７を配線基板１０のフラックス３５上に搭載する。その後、ボール搭載ヘッド３６による半田ボール３７の吸着を解除し、ボール搭載ヘッド３６を上昇させる。

次に、図１８に示すように、半田ボール３７を上に向けて配線基板１０を保持手段３３により保持した状態でコンベア３８に載せ、リフロー炉３９内に入れ、リフローを行って、半田ボール３７を配線基板１０に接合する。その後、洗浄を行ってフラックス３５を除去する。図１９は、半田ボールを接合した配線基板の下面図である。

次に、図２０に示すように、配線基板１０の半田ボール３７を接合した面を下に向けて、バネ等の弾性部材からなるテストピン４１上に半田ボール３７を位置合わせする。そして、上側から押え治具４２により配線基板１０を押えることで、配線基板１０の半田ボール３７をテストピン４１に押し付ける。ただし、押え治具４２はヒートスプレッダー３２及び半導体チップ２２を内包する空間を有し、配線基板１０の上面であってヒートスプレッダー３２よりも外側の部分を押える。

この状態で、テストピン４１と半田ボール３７との間で電気信号をやり取りすることで、配線基板１０及び半導体チップ２２の電気的テストを行う。

以上の工程により、図２１に示すような本発明の実施の形態１に係る半導体装置が完成する。その後、上記の半導体装置は、半田ボール３７を用いてマザーボード等に実装される。

この半導体装置は、従来は配線基板を補強し前記ヒートスプレッダーの平坦性を持たせるために設けられていたスティフナーをコスト削減のために省略し、ヒートスプレッダーのチップ周囲に突出する部分の大部分と、配線基板上面との間に、チップの厚さと同等以上の隙間を有する形状としている。アンダーフィル樹脂２８の量が多い場合には、ヒートスプレッダーのチップ周囲に突出する部分のごく一部と、配線基板上面との間を埋めるような形状になる場合があるが、スティフナーを有する場合に比較して、配線基板の補強の効果はごく限定的である。このように、チップ周囲の配線基板上面の大部分が露出する形状においては、配線基板自体の剛性の向上が重要となる。そして、配線基板１０において、コア基板１１だけでなく、ビルドアップ基板１２ａ〜１２ｄもガラスクロスを含有する。

即ち、配線基板１０は、それぞれ径が異なるスルーホールが設けられた複数の絶縁基板（コア基板１１とビルドアップ基板１２ａ〜１２ｄ）を有し、各絶縁基板がガラスクロスを含有する。また、配線基板１０は、径が１００μｍ以下のスルーホールが設けられた絶縁基板（ビルドアップ基板１２ａ〜１２ｄ）を有し、この絶縁基板もガラスクロスを含有する。

これにより、配線基板１０全体として剛性を高くすることができる。従って、コスト削減のためにスティフナーを省略した場合でも、配線基板１０の反りや歪みを防ぐことができる。また、ビルドアップ基板１２ａ〜１２ｄを構成する絶縁層には、コア基板１１に比較して、より微細なスルーホールの形成が要求される。スルーホールの直径を小さくすることにより、配線を配置できる部分の面積が広くなり、配線レイアウトの自由度が向上する。特に、半導体チップ２２に形成される電極の数、すなわちバンプ２１の数が、例えば数百個以上と多い場合には、バンプ２１と接続する最上層の配線層１８のレイアウト自由度の確保が重要となる。そこで、最上層の配線層１８と接続するスルーホールビア１９がその内部に形成されるビルドアップ基板１２ｂには、微細加工における加工精度の確保が不可欠となる。本実施の形態においては、ビルドアップ基板１２ａ〜１２ｄの加工精度を確保するため、ビルドアップ基板１２ａ〜１２ｄが含有するガラスクロスの厚さを、コア基板１１が含有するガラスクロスの厚さよりも薄くしている。また、ビルドアップ基板１２ａ〜１２ｄの厚さも、コア基板１１よりも薄くしている。このように、コア基板１１に比較して、薄いガラスクロスを使用し、かつビルドアップ基板１２ａ〜１２ｄ各層も薄くする事により、ビルドアップ基板１２ａ〜１２ｄの剛性を保ちつつ、加工精度を向上し、微細なスルーホール１７の形成を容易にしている。また、本実施の形態に記載のように、半導体チップ２２として、従来のＳｉＯ_２層間絶縁膜の替わりに、例えばＴＥＯＳ膜に比較して脆弱なポーラス低誘電率膜などを有するものを用いる場合、ガラスクロスによって強度を増したビルドアップ基板１２ａ〜１２ｄを採用することは特に有効である。即ち、ビルドアップ基板１２ａ〜１２ｄの強度を増すことによって、半導体チップ２２に及ぼす内部応力を軽減でき、半導体チップ２２内部の脆弱層での剥離の発生を防ぐことができる。また、半導体チップ２２として、その主面上には、ポリイミドパシベーション膜などの有機系パシベーション膜が形成されていることが好ましい。ポリイミドなど有機系パシベーション膜は、ＳｉＮ膜など無機系パシベーション膜に比較して、アンダーフィル樹脂２８との密着性が高い。有機系パシベーション膜で半導体チップ２２の主面上を覆うことにより、アンダーフィル樹脂２８と、半導体チップ２２との界面での剥離を防ぐことができる。アンダーフィル樹脂２８と半導体チップ２２との界面のほぼ均等な接着状態を維持することにより、局所的な応力集中による低誘電率膜内部での剥離などの問題の発生を未然に防ぐことができる。本実施の形態において、配線基板１０として、各層にガラスクロスを含有することで高い剛性を有するものを用いる場合について記載した。しかし、配線基板の各層の剛性を向上させる手段としては、ガラス繊維を布状に織ったガラスクロスを用いる方法に限らず、ガラス繊維で形成した不織布型のガラスクロスを用いる方法や、短いガラス繊維を強化剤として含有させる方法などが適宜選択可能である。また、繊維の材質としても、シリカを基材とするガラスに限らず、カーボンファイバーを使用した物などを適宜選択可能である。

実施の形態２．
図２２は、本発明の実施の形態２に係る半導体装置を示す断面図である。実施の形態１との相違は、配線基板１０として、コア基板を用いず、径が１００μｍ以下のスルーホールが設けられた薄い絶縁基板４３ａ〜４３ｄを真空プレス等により熱圧着させて一体化させたものを用いる。ただし、各絶縁基板４３ａ〜４３ｄは、それぞれガラスクロスに絶縁性樹脂を含浸させて板状に固形化した層を含む。その他の構成は実施の形態１と同様である。

これにより、配線基板１０全体として剛性を高くすることができる。従って、コスト削減のためにスティフナーを省略した場合でも、配線基板１０の反りや歪みを防ぐことができる。

実施の形態３．
実施の形態３では、放熱樹脂３１に混入するフィラーとして実施の形態１よりも小さいものを用いて、放熱性を向上させる。具体的には、平均粒径が５．８μｍ、最大粒径が２４μｍのフィラーを用いる。

そして、放熱樹脂３１の厚みを制御するために、放熱樹脂３１に球形ジルコニアからなるスペーサを混入する。具体的には、平均粒径２５μｍ、最大粒径３３μｍのスペーサを用いる。このスペーサにより、放熱樹脂３１の厚みを６０±２０μｍに制御することができる。

即ち、放熱樹脂の所望の厚みをＡとし、スペーサの平均粒径をＣとして、
Ａ×９／１０≧Ｃ
の関係を有するようにスペーサを選択する。これにより、放熱樹脂の厚みを所望の厚みを中心とした一定の範囲内に制御することができる。

そして、フィラーの最大粒径をＢＭＡＸ、スペーサの最大粒径をＣＭＡＸとして、
ＣＭＡＸ＞ＢＭＡＸ
の関係を有するようにスペーサを選択する。これにより、フィラーではなくスペーサにより放熱樹脂の厚みを制御することができる。

また、フィラーの平均粒径をＢとし、スペーサの最小粒径をＣＭＩＮとし、フィラーの専有率９０％を占める粒径をＢ９０％として、
Ｃ＞ＢＭＡＸ
ＣＭＩＮ＞Ｂ
ＣＭＩＮ＞Ｂ９０％
の何れかの関係を有するようにスペーサを選択する。これにより、スペーサの利用効率を向上することができる。

また、放熱性を向上させるために、スペーサの放熱樹脂における含有率は１０volume％以下、好ましくは５volume％以下にする。

実施の形態４．
実施の形態４では、半導体チップ２２とヒートスプレッダー３２を接着する放熱樹脂３１のフロー性を以下の値に設定する。ここで、放熱樹脂３１のフロー性を、室温２５℃中において１０ｍｍ上方から１ｇの放熱樹脂を平面上に滴下させ、その放熱樹脂の広がりを測定することで決めるものとする。

従来は、この測定方法において広がりが１９ｍｍのフロー性の放熱樹脂を用いていた。しかし、スティフナーを省略した場合、半導体チップ２２上にヒートスプレッダー３２を搭載した後の搬送において、マウントしてからキュアするまではまだ樹脂は固まってない液体状態なので、振動・傾斜によってヒートスプレッダー３２のずれが発生するという問題があった。

これに対し、実施の形態４では、上記の測定方法において広がりが４ｍｍ以上１２ｍｍ以下、例えば８ｍｍのフロー性の放熱樹脂を用いる。このように、広がりが１２ｍｍ以下のフロー性の放熱樹脂を用いることにより、ヒートスプレッダー３２のずれを防ぐことができる。また、広がりが４ｍｍ以上のフロー性の放熱樹脂を用いることにより、半導体チップ２２上に放熱樹脂３１を塗布した場合に十分に濡れ広がるため、ボイドの発生を防ぐことができる。

１０配線基板
１１コア基板
１２ａ〜１２ｄビルドアップ基板
１３，１７スルーホール
１４，１９スルーホールビア
１５，１６，１８配線層
２１ａ，２１ｂ，２１バンプ
２２半導体チップ
２８アンダーフィル樹脂
３１放熱樹脂
３２ヒートスプレッダー
３３保持手段
３７半田ボール
４１テストピン
４２押え治具
４３ａ〜４３ｄ絶縁基板

Claims

コア基板と、前記コア基板の上面に形成された第１ビルドアップ基板と、前記コア基板の下面に形成された第２ビルドアップ基板と、を有する配線基板と、
複数の半導体素子が形成された主面と前記主面の反対側の裏面とを有し、前記配線基板の前記第１ビルドアップ基板と前記主面とが対向するように前記第１ビルドアップ基板上に搭載され、かつ、複数の第１バンプ電極を介して前記配線基板と電気的に接続された半導体チップと、
前記配線基板の前記第１ビルドアップ基板と前記半導体チップの間に、前記複数の第１バンプ電極を囲むように形成された封止樹脂層と、
前記配線基板の前記第２ビルドアップ基板上に配置された複数の第２バンプ電極と、を備え、
前記コア基板は、第１絶縁層と、前記第１絶縁層を厚さ方向に貫通する複数の第１スルーホールと、前記第１絶縁層の上面および下面に形成され、前記複数の第１スルーホールを介して接続された複数の第１配線層と、を有し、
前記第１ビルドアップ基板は、第２絶縁層と、前記第２絶縁層を厚さ方向に貫通する複数の第２スルーホールと、前記第２絶縁層の表面と前記複数の第２スルーホール内に形成された複数の第２配線層と、を有し、
前記第２ビルドアップ基板は、第３絶縁層と、前記第３絶縁層を厚さ方向に貫通する複数の第３スルーホールと、前記第３絶縁層の表面と前記複数の第３スルーホール内に形成された複数の第３配線層と、を有し、
前記コア基板の前記第１絶縁層と、前記第１および第２ビルドアップ基板の前記第２および第３絶縁層の各々は、樹脂層およびガラスクロスを含有し、
前記ガラスクロスは、ガラス繊維を布状に織って形成されたものであり、
前記第１ビルドアップ基板に含有されるガラスクロス、および第２ビルドアップ基板に含有されるガラスクロスのそれぞれの厚さは、前記コア基板に含有される複数のガラスクロスのそれぞれの厚さより薄く形成されている、半導体装置。
請求項１に記載の半導体装置において、
前記複数の第２スルーホール、および前記複数の第３スルーホールのそれぞれの径は、前記複数の第１スルーホールのそれぞれの径と異なる、半導体装置。
請求項２に記載の半導体装置において、
前記複数の第２スルーホール、および前記複数の第３スルーホールのそれぞれの径は、前記複数の第１スルーホールのそれぞれの径より小さい、半導体装置。
請求項３に記載の半導体装置において、
前記複数の第２スルーホール、および前記複数の第３スルーホールのそれぞれの径は１００μｍ以下である、半導体装置。
請求項１に記載の半導体装置において、
前記第１ビルドアップ基板、および前記第２ビルドアップ基板のそれぞれの厚さは、前記コア基板の厚さより薄い、半導体装置。
請求項１に記載の半導体装置において、
前記第１ビルドアップ基板の前記複数の第２配線層の一部を覆うように形成されたソルダーレジスト膜をさらに有し、
前記ソルダーレジスト膜から露出する前記複数の第２配線層に、前記複数の第１バンプ電極が接続されている、半導体装置。
コア基板と、前記コア基板の上面に形成された第１ビルドアップ基板と、前記コア基板の下面に形成された第２ビルドアップ基板と、を有する配線基板と、
複数の半導体素子が形成された主面と前記主面の反対側の裏面とを有し、前記配線基板の前記第１ビルドアップ基板と前記主面とが対向するように前記第１ビルドアップ基板上に搭載され、かつ、複数の第１バンプ電極を介して前記配線基板と電気的に接続された半導体チップと、
前記配線基板の前記第１ビルドアップ基板と前記半導体チップの間に、前記複数の第１バンプ電極を囲むように形成された封止樹脂層と、
前記配線基板の前記第２ビルドアップ基板上に配置された複数の第２バンプ電極と、を備え、
前記コア基板は、第１絶縁層と、前記第１絶縁層を厚さ方向に貫通する複数の第１スルーホールと、前記第１絶縁層の上面および下面に形成され、前記複数の第１スルーホールを介して接続された複数の第１配線層と、を有し、
前記第１ビルドアップ基板は、第２絶縁層と、前記第２絶縁層を厚さ方向に貫通する複数の第２スルーホールと、前記第２絶縁層の表面と前記複数の第２スルーホール内に形成された複数の第２配線層と、を有し、
前記第２ビルドアップ基板は、第３絶縁層と、前記第３絶縁層を厚さ方向に貫通する複数の第３スルーホールと、前記第３絶縁層の表面と前記複数の第３スルーホール内に形成された複数の第３配線層と、を有し、
前記コア基板の前記第１絶縁層と、前記第１および第２ビルドアップ基板の前記第２および第３絶縁層の各々は、樹脂層およびガラスクロスを含有し、
前記ガラスクロスは、ガラス繊維を織らずに絡み合わせた不織布型のものであり、
前記第１ビルドアップ基板に含有されるガラスクロス、および第２ビルドアップ基板に含有されるガラスクロスのそれぞれの厚さは、前記コア基板に含有される複数のガラスクロスのそれぞれの厚さより薄く形成されている、半導体装置。