JP2003204171A - ビルドアップ多層板 - Google Patents

ビルドアップ多層板

Info

Publication number
JP2003204171A
JP2003204171A JP2002033219A JP2002033219A JP2003204171A JP 2003204171 A JP2003204171 A JP 2003204171A JP 2002033219 A JP2002033219 A JP 2002033219A JP 2002033219 A JP2002033219 A JP 2002033219A JP 2003204171 A JP2003204171 A JP 2003204171A
Authority
JP
Japan
Prior art keywords
layer
build
resin
modulus
multilayer board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002033219A
Other languages
English (en)
Inventor
Tadashi Hirakawa
董 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KARENTEKKU KK
Original Assignee
KARENTEKKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KARENTEKKU KK filed Critical KARENTEKKU KK
Priority to JP2002033219A priority Critical patent/JP2003204171A/ja
Publication of JP2003204171A publication Critical patent/JP2003204171A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【課題】コアに高モジュラスの層、ビルドアップ層に低
膨張、低モジュラスの層を設けることにより、半導体や
チップ部品の実装信頼性を向上させる。半導体や部品の
種類に関わらず実装信頼性の高いマザーボードを開発す
る。 【解決手段】コア層にガラス基材両面あるいは多層板を
用い、表層にビルドアップ層を有するビルドアップ多層
基板において、コア層の面方向モジュラスが8,000
ないし20,000MPaであり、少なくとも一方の、
ビルドアップ層の面方向モジュラスが1,000ないし
4,000MPa、面方向線膨張係数が5ないし12p
pm/Cとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビルトアップ多層
板の構造に関する。さらに詳しくは、表層にビルドアッ
プ層をもつ多層板のコア層とビルドアップ層の物性を規
定することにより実装信頼性を向上することのできる多
層板の構造に関する。
【0002】
【従来の技術】ビルドアップ多層板は、コアに両面板や
4ないし6層の多層板を有し、表層に樹脂層や繊維−樹
脂複合体層を有する多層板の総称である。実装密度の向
上にともない、ビルドアップ多層板は多くの用途に使用
されており、その密度も年々向上している。ビルドアッ
プ層の多くはレーザーで開口され、銅めっきや導電性樹
脂の充填により回路層間の電気的接続が行われる。
【0003】ビルドアップ多層板の製造法には多くのも
のがあるが大別して次の2種類に分類される。 (1)多層板のコア層を形成し、表層に順次樹脂層や繊
維−樹脂複合体を形成していく方法。ビルドアップ層が
感光性樹脂で形成されている場合は、ヴィアホールは感
光性イメージングで行われ、非感光性樹脂で形成されて
いる場合は、ヴィアホールはレーザーで形成されるのが
通常である。 (2)予め絶縁層にレーザーなどで穴あけし、これに導
電性樹脂を充填したあと銅箔を貼り、あるいはプリプレ
グに導電性バンプを突き刺すことにより積層と同時に導
通させるもの。これらの工法には特許公報第26011
28号や特開第2001−168228号がある。
【0004】いずれの工法でも、コア層は繊維補強樹脂
板であり、表層に近いビルドアップ層は通常の繊維樹脂
補強板または樹脂層である。すなわち、表層の線膨張係
数は通常、15ppm/C以上であり、モジュラス(引
張弾性率)は通常、10,000MPa程度である。こ
れらの表層を用いたとき、半導体や部品を搭載したと
き、熱衝撃信頼性の問題が多発してきた。
【0005】一般に、半導体チップや部品チップは、線
膨張係数が小さく、とくに半導体はシリコン等の無機物
からなるため、線膨張係数が3ppm/Cときわめて小
さいため、マザーボードとの線膨張係数の差のため、熱
衝撃が生じたとき接合部分でクラックが発生し、接続信
頼性が損なわれていた。とくに最近になって一般的にな
ってきたボールグリッドアレイ、チップスケールパッケ
ージ、フリップチップ等の先進的実装技術では、はんだ
ボールやバンプが接合に用いられるため、これら接合部
分の強化やストレスを低減させる種々の方策がとられて
きた。
【0006】例えばマイクロBGAと呼ばれる実装方式
では、半導体を搭載する基板と半導体の間にシリコンか
らなる緩衝層を設け、このストレスを低減している。ま
た、チップスケールパッケージのようにはんだボールの
小さな場合、これを補強するための充填樹脂を用いるこ
とが多かった。
【0007】このように、マザーボードとチップとの間
に生じるストレスのため、チップサイドの個々に対策を
とる必要があり、また性質の異なるチップを混載するこ
とが困難であった。
【0008】マザーボードに緩衝層を設けてチップとの
間のストレスを低減させる技術が開示されている。特開
平7−297560では、多層プリント配線基板の層間
に層間のせん断ひずみを吸収する吸収層を設け、かつ各
層の面内方向の熱膨張係数を積層方向に対し段階的に変
化させた構造が提案されている。ここでは最外層は通常
の物性値をもつため、十分な効果を発揮できなかった。
【0009】さらに、特開平11−163532では、
ビルドアップ多層板の最外層に低弾性率の樹脂を使用す
ることが記載されている。しかしここでは、弾性率に対
する定義がなく、また膨張係数に対する定義もないた
め、信頼性を向上させるための具体的な手段は記載され
ていない。また最外層にアラミド繊維等を用いることも
記述されていない。またコア材の物性に関する定義もな
されていない。
【0010】さらに、特開平5−104675では、ポ
リアミド基材銅張積層板の界面剥離を防止するため、一
部の層に弾性率の小さな樹脂層を形成することが提案さ
れているが、ここでも実装信頼性を向上させる具体的な
手段は記載されていない。
【0011】
【発明が解決しょうとする課題】本発明の課題は、この
ように複雑な実装信頼性の問題を、汎用的かつ低コスト
に解決することであり、多種、広範囲の搭載チップを混
載しても問題を生じない新規のプリント配線板を開発す
ることにある。
【0012】
【課題を解決するための手段】本発明者は、このような
新規のプリント配線板を開発するに際し、これまでにな
い物性値をもつビルドアップ層の探索を行い、低モジュ
ラス、低膨張のビルドアップ層と、これを支える高モジ
ュラスのコア層が組み合わされることにより、ほとんど
すべてのチップを高い信頼性で搭載できることを見出
し、本発明に到達した。
【0013】すなわち、本発明は、コア層1にガラス基
材両面あるいは多層板を用い、表層にビルドアップ層3
を有するビルドアップ多層板において、コア層の面方向
モジュラスが8,000ないし20,000MPaであ
り、少なくとも一方のビルドアップ層の面方向モジュラ
スが1,000ないし4,000MPa、面方向線膨張
係数が5ないし12ppm/Cであるビルドアップ多層
板である。
【0014】さらに本発明は、コア層1にガラス基材エ
ポキシ積層板を用い、ビルドアップ層3にアラミド基材
樹脂積層板を用いた前項ビルドアップ多層板である。
【0015】さらに本発明は、ビルドアップ層3の樹脂
として、少なくとも一部にシリコン樹脂用いた、前項ビ
ルドアップ多層板である。
【0016】さらに本発明は、ビルドアップ層3の樹脂
として、少なくとも一部にアクリルゴムを用いた、前項
ビルドアップ多層板である。
【0017】
【発明の実施の形態】本発明の多層板は、ビルドアップ
構造をもち、コア層1とビルドアップ層3からなる。コ
ア層は面方向モジュラスが8,000ないし20,00
0MPaである。コア層は通常、繊維−樹脂複合体であ
り、繊維としてはガラス繊維、アラミド繊維など、いか
なる無機、有機繊維を用いることができる。また、樹脂
としては、エポキシ樹脂、フェノール樹脂、ポリイミド
樹脂、ビスマレイミドトリアジン樹脂など、いかなる樹
脂も用いることができる。コア層の面方向モジュラスが
小さすぎると、多層板全体が柔軟となり、部品実装が困
難になり、大きすぎると多層板にそりを生じ、やはり実
装が困難となる。
【0018】ビルドアップ層は面方向モジュラスが1,
000ないし4,000MPa、面方向線膨張係数が5
ないし12ppm/Cであればいかなる材料も用いるこ
とができる。ビルドアップ層は繊維/樹脂複合材であっ
てもよく、樹脂単独でもよい。ビルドアップ層が繊維/
樹脂複合材である場合、繊維はガラス繊維やアラミド繊
維など、いかなる繊維も用いることができる。
【0019】ビルドアップ層に用いられる樹脂は、低モ
ジュラスの樹脂であって、シリコン樹脂、アクリルゴ
ム、天然ゴムなど、いかなる材質であってもよい。ま
た、これらの混合物であってもよく、エポキシ樹脂、フ
ェノール樹脂、ポリイミド樹脂などとの混合物であって
もよい。さらに、エポキシ樹脂とアクリルゴムの組み合
わせなどのポリマーアロイであってもよい。シリコン樹
脂の場合は、末端をエポキシ基やアミノ基で変性し、反
応性としたものが好ましい。
【0020】樹脂にはアルミナ、シリカ、酸化チタン、
ジルコニアなどの無機フィラーを含んでいてもよい。特
許公報第2601128号のように、コア層とビルドア
ップ層が同じ繊維であってもよい。ビルドアップ層のモ
ジュラスが小さすぎると、部品実装のさい、樹脂の凹み
やずれが生じ、大きすぎるとチップとの間のストレスが
増大し、本発明の効果が小さくなる。また、線膨張係数
が小さすぎると、コア材との間でストレスが発生し、デ
ラミ等の原因となり、大きすぎるとチップとの間のスト
レスが増大し、本発明の効果が小さくなる。
【0021】なお、コア層およびビルドアップ層の面方
向のモジュラス、線膨張係数は、各層を単独に成型し、
(銅箔がついている場合はエッチングで取り除き)樹脂
層のみのモジュラスおよび線膨張係数を求める。モジュ
ラスは試料をX方向およびY方向に幅10mmで切断
し、引張試験機を用いて常温で、引張速度1m/分で求
め、X方向とY方向の平均を求める。線膨張係数は試料
をX方向とY方向に幅3mmで切断し、TMA(熱力学
分析器)を用いて昇温速度2C/分で求め、X方向とY
方向の平均を求める。
【0022】コア層またはビルドアップ層が繊維/樹脂
複合材の場合、この複合材の面方向モジュラスは、繊維
のモジュラスと樹脂のモジュラスの複合であって、繊維
が二次元的にランダム配向したときのモジュラスは繊
維、樹脂のそれぞれのモジュラスと体積分率の関数であ
る。これらについては、L.E.Nielsen著、小
野木重治訳の「高分子と複合材料の力学的性質」(19
76年11月5日発行)p.277−292に詳述され
ている。
【0023】なお、コア層、ヒルドアップ層とも、繊維
/樹脂複合体の繊維としては、織物状、不織布状、紙状
など、いかなるものも用いることができる。また、繊維
と樹脂との界面を強化するため、シリカシランカップリ
ング剤やアミン成分を含む表面処理剤などで処理するこ
とも可能である。
【0024】コア層およびビルドアップ層の物性が本発
明の範囲にある限り、ビルドアップ多層板の製造はいか
なる方法によってもよい。コア層を通常の貫通スルーホ
ール2をもつ両面板あるいは4ないし6層(またはそれ
以上の層数の)多層板として成型後、ビルドアップ層と
して樹脂つき銅箔(いわゆるRCC)を積層し、レーザ
ーで穴あけ後銅めっき等で層間の接続を行う方法(図
1)、あるいはプリプレグにレーザーで穴あけ後導電ペ
ーストを埋め込み、銅箔を両側に積層したあと回路加工
し、この工程を順次繰り返す方法(図2)等、いかなる
方法も採用することができる。
【0025】コア層に用いる樹脂のガラス転移温度は、
130C以上が好ましく、160C以上がさらに好まし
い。ビルドアップ層のガラス転移温度は、高い方が好ま
しいが、アクリルゴムやシリコン樹脂を用いる場合、必
然的にガラス転移温度は低くなる。場合によっては、ガ
ラス転移温度は100Cを下回る場合があるが、驚くべ
きことに、コア層のモジュラスが本発明の範囲であれば
チップ搭載やりフローなどの実装工程で大きな問題が起
こることはない。
【0026】コア層およびビルドアップ層の層間接続の
ための穴あけは、レーザー(炭酸ガスレーサー、紫外線
レーザー、エキシマレーザー等)あるいは機械ドリルを
用いることができる。層間接続にはめっき、導電性ペー
スト、焼結金属などのいかなる手段も用いることができ
る。
【0027】また、コア層の厚みは0.2mm以上が好
ましく、ビルドアップ層の厚みは0.05mm以上が好
ましく、0.1mm以上がさらに好ましい。コア層の厚
みが小さすぎると、基板にそりが生じ、ビルドアップ層
の厚みが小さすぎると、ストレス低減効果が小さくな
る。
【0028】
【発明の効果】本発明のビルドアップ多層板は、表層に
低モジュラス、低膨張の層を有するため、搭載された半
導体チップや部品にかかるストレスが低減され、とくに
熱衝撃に対する信頼性が向上する。ストレスの低減は基
板側で行われるため、搭載される部品の種類にかかわら
ず効果を発揮し、このため信頼性を低下することなく種
々の部品を混載することができる。とくにボールグリッ
ドアレイ、チップスケールパッケージ、フリップチップ
の搭載に有効である。
【0029】
【実施例】(実施例1)ガラス/エポキシ積層板とプリ
プレグを使用して、通常の工法を用いて各層の厚み0.
1mm、合計厚み0.3mmの貫通スルーホール4層板
コアを作成した。スルーホールはすべて光硬化型アクリ
ル樹脂で埋め込み、その後アラミド繊維を紙状に仕上げ
た不織布にエポキシ樹脂、エポキシ樹脂/アクリルゴム
配合樹脂、シリコン樹脂(各種)をそれぞれ含浸したプ
リプレグと銅箔を両側から積層、プレスして6層板に仕
上げた。エポキシ樹脂にはビスフェノール型エポキシ樹
脂を用い、シリコン樹脂には末端エポキシ変性樹脂を用
いた。各構成のビルドアップ多層板に同一回路を形成
し、大きさ100mm×100mmの基板を得た。そり
はこの基板をガラス板上において、最も浮き上がった箇
所の高さを測定し、一辺の長さで除して求めた。
【0030】これらの基板に、大きさ35mmのボール
グリッドアレイ(520ピン)を搭載、実装後、熱衝撃
試験(JEDEC規格準拠、温度は−65Cから165
Cまで)を実施し、熱衝撃寿命を求めた。
【0031】各層の構成、物性、信頼性は表1に示すと
おりであった。
【0032】構成AからDまでは、コア層の物性を変更
した。構成Aでは、コア層のモジュラスが大きすぎてこ
のため大きなそりが発生し、チップや部品の実装で接続
不良を起こし、実装不可能であった。構成B、Cでは実
装、信頼性とも問題なかった。構成Dでは、コア層のモ
ジュラスが小さすぎ、多層板全体が柔軟で、チップや部
品がリフローではずれるなどのため、実装が不可能であ
った。
【0033】構成EからHまでは、ビルドアップ層のモ
ジュラスを変更した。構成Eでは、ビルドアップ層のモ
ジュラスが小さすぎ、表面が柔軟すぎるため、リフロー
で部品が沈むなどのため、実装が不可能であった。構成
FとGでは、実装、信頼性とも問題なかった。構成Hで
は、熱衝撃寿命が短かった。
【0034】構成IからLまでは、ビルドアップ層の線
膨張係数を変更した。構成Iでは、リフローで基板自体
のデラミが生じた。構成JとKは実装、信頼性とも問題
なかった。構成Lでは、熱衝撃寿命が短かった。
【図面の簡単な説明】
【図1】ビルドアップ多層板の例(コア層とビルドアッ
プ層の構造が異なる場合)
【図2】ビルドアップ多層板の例(コア層とビルドアッ
プ層の構造が同じ場合)
【符号の説明】
1:コア層の繊維/樹脂 2:コア層のスルーホールまたはヴィア 3:ビルドアップ層の樹脂または繊維/樹脂 4:ビルドアップ層のヴィア

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】コア層にガラス基材両面あるいは多層板を
    用い、表層にビルドアップ層を有するビルドアップ多層
    板において、コア層の面方向モジュラスが8,000な
    いし20,000MPaであり、少なくとも一方の、ビ
    ルドアップ層の面方向モジュラスが1,000ないし
    4,000MPa、面方向線膨張係数が5ないし12p
    pm/Cであるビルドアップ多層板。
  2. 【請求項2】コア層にガラス基材エポキシ積層板を用
    い、ビルドアップ層にアラミド基材樹脂積層板を用いた
    請求項1のビルドアップ多層板。
  3. 【請求項3】ビルドアップ層の樹脂として、少なくとも
    一部にシリコン樹脂用いた、請求項1または2のビルド
    アップ多層板。
  4. 【請求項4】ビルドアップ層の樹脂として、少なくとも
    一部にアクリルゴムを用いた、請求項1または2のビル
    ドアップ多層板。
JP2002033219A 2002-01-04 2002-01-04 ビルドアップ多層板 Pending JP2003204171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002033219A JP2003204171A (ja) 2002-01-04 2002-01-04 ビルドアップ多層板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002033219A JP2003204171A (ja) 2002-01-04 2002-01-04 ビルドアップ多層板

Publications (1)

Publication Number Publication Date
JP2003204171A true JP2003204171A (ja) 2003-07-18

Family

ID=27654865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002033219A Pending JP2003204171A (ja) 2002-01-04 2002-01-04 ビルドアップ多層板

Country Status (1)

Country Link
JP (1) JP2003204171A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333006A (ja) * 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
JP2007329441A (ja) * 2006-05-08 2007-12-20 Hitachi Aic Inc 複合基板および配線板
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2009032926A (ja) * 2007-07-27 2009-02-12 Hitachi Aic Inc 複合基板およびそのプリント配線板
JP2013243380A (ja) * 2005-04-19 2013-12-05 Renesas Electronics Corp 半導体装置
JP2014099603A (ja) * 2012-11-15 2014-05-29 Samsung Electro-Mechanics Co Ltd キャパシタ組込み基板
US8822269B2 (en) 2005-04-19 2014-09-02 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333006A (ja) * 2004-05-20 2005-12-02 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置
US9496153B2 (en) 2005-04-19 2016-11-15 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2013243380A (ja) * 2005-04-19 2013-12-05 Renesas Electronics Corp 半導体装置
US8822269B2 (en) 2005-04-19 2014-09-02 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8928147B2 (en) 2005-04-19 2015-01-06 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9299681B2 (en) 2005-04-19 2016-03-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing
US9576890B2 (en) 2005-04-19 2017-02-21 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9831166B2 (en) 2005-04-19 2017-11-28 Renesas Electronics Corporation Semiconductor device
US10283444B2 (en) 2005-04-19 2019-05-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10714415B2 (en) 2005-04-19 2020-07-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2007329441A (ja) * 2006-05-08 2007-12-20 Hitachi Aic Inc 複合基板および配線板
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2009032926A (ja) * 2007-07-27 2009-02-12 Hitachi Aic Inc 複合基板およびそのプリント配線板
JP2014099603A (ja) * 2012-11-15 2014-05-29 Samsung Electro-Mechanics Co Ltd キャパシタ組込み基板

Similar Documents

Publication Publication Date Title
JP4538373B2 (ja) コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
US9049808B2 (en) Printed wiring board and a method of manufacturing a printed wiring board
JP4199198B2 (ja) 多層配線基板およびその製造方法
JP4820388B2 (ja) 半導体プラスチックパッケージ及びその製造方法
JP4902606B2 (ja) 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
JP3822549B2 (ja) 配線基板
US8319111B2 (en) Wiring board having wiring laminate portion with via conductors embedded in resin insulating layers
US9313903B2 (en) Method of manufacturing printed wiring board
US7602062B1 (en) Package substrate with dual material build-up layers
US20030136577A1 (en) Circuit board and method for fabricating the same, and electronic device
JP2011091423A (ja) 多層印刷回路基板及びその製造方法
JP2002016173A (ja) 半導体装置
US20130240258A1 (en) Printed wiring board
JP2010087524A (ja) 配線基板の製造方法
US8742553B2 (en) Printed wiring board
JP4992342B2 (ja) プリント配線板の製造方法
US11234329B2 (en) Prepreg, substrate, metal-clad laminate, semiconductor package, and printed circuit board
KR20130024822A (ko) 프린트 배선판
KR100870652B1 (ko) 반도체 패키지 및 그 제조방법
JP2003204171A (ja) ビルドアップ多層板
JP2002246722A (ja) プリント配線板
Goval et al. Reliability of high aspect ratio plated through holes (PTH) for advanced printed circuit board (PCB) packages
US6423905B1 (en) Printed wiring board with improved plated through hole fatigue life
JP3699614B2 (ja) 配線基板およびその製造方法
JP4457943B2 (ja) 配線基板、及び配線基板の製造方法