DE102006009478A1 - Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement - Google Patents

Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement Download PDF

Info

Publication number
DE102006009478A1
DE102006009478A1 DE102006009478A DE102006009478A DE102006009478A1 DE 102006009478 A1 DE102006009478 A1 DE 102006009478A1 DE 102006009478 A DE102006009478 A DE 102006009478A DE 102006009478 A DE102006009478 A DE 102006009478A DE 102006009478 A1 DE102006009478 A1 DE 102006009478A1
Authority
DE
Germany
Prior art keywords
substrate
contacts
adhesive
stage
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006009478A
Other languages
English (en)
Inventor
Martin Dr. Rer. Nat. Reiss
Sebastian Müller
Kerstin Dr. Ing. Nocke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006009478A priority Critical patent/DE102006009478A1/de
Publication of DE102006009478A1 publication Critical patent/DE102006009478A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und ein Substrat zum Flip-Chip-Bonden sowie ein Halbleiterbauelement, wobei ein Chip mit ersten Kontakten nach einem Vereinzeln aus einem Verband mit mehreren Chips auf einem Wafer als Die auf ein Substrat, auf dem zweite Kontakte angebracht sind, beabstandet aufgelegt wird. Die ersten Kontakte des Die werden mittels elektrisch leitfähiger Erhebungen aus einem leitfähigen Klebstoff mit den zweiten Kontakten des Substrates elektrisch leitend verbunden. Die Aufgabe der Erfindung besteht darin, die Herstellung von Flip-Chip-Bauelementen zu vereinfachen und kostengünstiger zu gestalten. Dies wird dadurch gelöst, dass die Erhebungen auf die ersten oder zweiten Kontakte mittels eines elektrisch leitfähigen zweistufig härtbaren Klebstoffes aufgebracht werden. Danach wird der Klebstoff in der ersten Stufe gehärtet. Das Die wird dann auf das Substrat aufgelegt. Anschließend wird der Klebstoff bei gleichzeitiger Herstellung einer Klebeverbindung zwischen Die und Substrat in der zweiten Stufe gehärtet.

Description

  • Die Erfindung betrifft ein Verfahren zum Flip-Chip-Bonden, wobei ein Chip mit einer aktiven Seite, auf der erste Kontakte angebracht sind, nach einem Vereinzeln aus einem Verband mit mehreren Chips auf einem Wafer als Die auf ein Substrat, auf dem zweite Kontakte angebracht sind, beabstandet aufgelegt wird. Die ersten Kontakte des Die werden mittels elektrisch leitfähiger Erhebungen aus einem leitfähigen Klebstoff mit den zweiten Kontakten des Substrates elektrisch leitend verbunden.
  • Die Erfindung betrifft auch ein Substrat zur Durchführung des Verfahrens mit zweiten Kontakten, die mit einer Leiterstruktur auf dem Substrat verbunden sind und mit elektrisch leitfähigen Erhebungen, die auf den zweiten Kontakten angeordnet sind, zur Kontaktierung mit ersten Kontakten auf einer aktiven Seite eines Die.
  • Schließlich betrifft die Erfindung auch ein Halbleiterbauelement mit einem Die, das eine aktive Seite mit ersten Kontakten aufweist und einem Substrat, auf dessen einer Substratoberfläche zweite Kontakte, die mit den ersten Kontakten korrespondieren, angeordnet sind. Dabei sind die ersten und die zweiten Kontakte mittels elektrisch leitfähiger Erhebungen elektrisch und mechanisch miteinander verbunden.
  • Sowohl Verfahren als auch Substrat und Halbleiterbauelement beziehen sich auf die Herstellung von Flip-Chip-Bauelementen. Wie unter http://de.wikipedia.org/wiki/Flip_Chip ausgeführt, ist Flip-Chip eine Packageform Integrierter Schaltkreise. In einem Flip-Chip-Package ist der Die, das heißt der aus dem Verband von einer Vielzahl von Chips vereinzelte Chip, der erste Kontakt aufweist, direkt, ohne weitere Anschlussdrähte montiert, wobei die ersten Kontakte mit zweiten Kontakten auf dem Substrat durch Bonden direkt verbunden werden. Dies führt zu besonders geringen Abmessungen des Packages und kurzen Leiterlängen.
  • Der Name Flip Chip kommt daher, dass für diese Bauweise der Chip (genauer der Die) mit seiner funktionellen Seite nach unten auf die Leiterplatte gesetzt wird. Also gegenüber dem herkömmlichen Aufbau "geflippt" wird.
  • Um die Dies zu bonden werden verschiedene Verfahren angewendet.
    • 1. Reflow Löten
    • 2. Kleben mit nicht leitfähigen Kleber
    • 3. Kleben mit anisotrop leitfähigen Kleber
    • 4. Kleben mit leitfähigen Kleber
  • Beim Reflow Löten wird Lot in Form von Erhebungen, so genannten Bumps, auf die ersten Kontaktflächen der Chips aufgebracht. Nach dem Vereinzeln werden die Dies dann mit einem Kleber auf dem Substrat fixiert. Anschließend wird der Aufbau erwärmt, so dass das Lot aufschmilzt und eine elektrische Verbindung zwischen der Kontaktfläche des Chips und dem Substrat herstellt.
  • Neben den Vorteilen kurzer Leitungslängen und geringer Bauhöhe sind die hohen Kosten in der Herstellung ein Problem. Dabei spielt das Aufbringen der Bumps eine große Rolle, da dieser Prozessschritt einer der kostenintensivsten ist.
  • Bumps können als reine Solder Bumps aufgebracht werden. Bei einem Solder Bump handelt es sich um eine kleine Menge Lot, welche tropfenförmig auf den ersten Kontakten des Chips aufgebracht werden. Anschließend wird der Wafer gesägt und die Chips zu Dies vereinzelt. Die Dies werden auf das Substrat geklebt und anschließend wird die gesamte Anordnung erhitzt (Reflow-Löten).
  • Es sind auch so genannte Plated Bumps bekannt. Ein Plated Bump ist eine mittels Elektrolyseverfahren aufgebrachte Metall-Erhebung, die auf die ersten Kontakte der Chips aufgebracht werden. Diese werden meist mit einer Goldschicht überzogen und anschließend mit Lot verkleidet. Nach dem Zersägen des Wafers und dem Zusammenfügen von Substrat und Die wird auch diese Anordnung wieder erhitzt um eine stoffschlüssige, leitfähige Verbindung zu erlangen.
  • Auf der Webseite http://www.flipchips.com wird ein Verfahren beschrieben, welches zur Vermeidung von Solder Bumps oder Plated Bumps beiträgt. Dabei werden Bumps aus elektrisch leitendem Kleber mittels Siebdruckverfahren auf die Kontakte bzw. Kontaktinseln des Substrats oder des Flip-Chips aufgebracht. Diese werden nach dem Aufbringen einem einmaligen Aushärtprozess unterzogen, wonach sie selbst keine Klebereigenschaften mehr aufweisen. Die Verbindung zwischen den Bumps und den jeweils gegenüberliegenden Kontaktinseln erfolgt sodann durch das Aufbringen einer zusätzlichen Schicht aus leitfähigem Klebermaterial. Dieses Verfahren trägt zwar zur Kostenreduzierung gegenüber dem Einsatz von Solder Bumps oder Plated Bumps bei, stellt sich wegen des zusätzlichen Verfahrensschrittes des Aufbringens einer zusätzlichen Kleberschicht relativ aufwendig dar.
  • Ein ähnliches Verfahren ist auch in der US-Patentanmeldung US 2004/0087128 A1, dem US-Patent 5,196,371, dem US-Patent 5,237,130 und dem europäische Patent in der Fassung der deutschen Übersetzung DE 690 27 125 T2 beschrieben.
  • Schließlich ist noch das US-Patent 6,410,415 zu erwähnen, bei dem jeweils auf das Substrat und auf das Die Bumps aufgebracht werden, die offensichtlich aus einem Polymer, welches elektrisch leitend ausgeführt wird, bestehen, welche seinerseits nicht vollständig ausgehärtet sind, so dass noch plastische Resteigenschaften verbleiben, die dazu dienen, beide Bumps, die im Montageprozess dann gegenüberliegen, mit einer entsprechenden Presskraft aufeinander zu drücken. Eine Verbindung zwischen Die und Substrat ist auch hier durch zusätzliche Klebeschritte durchzuführen.
    •
  • Die Aufgabe der Erfindung besteht nunmehr darin, die Herstellung von Flip-Chip-Bauelementen zu vereinfachen und kostengünstiger zu gestalten.
  • Gemäß der Erfindung wird die Aufgabe in einem ersten Verfahren dadurch gelöst, dass die Erhebungen auf die ersten Kontakte mittels eines elektrisch leitfähigen zweistufig härtbaren Klebstoffes aufgebracht werden. Nach dem Aufbringen wird der Klebstoff in der ersten Stufe gehärtet. Das Die wird dann mit den Erhebungen aus dem in der ersten Stufe gehärteten Klebstoff auf das Substrat unter Kontaktierung der Erhebungen mit den zweiten Kontakten aufgelegt. Anschließend wird der Klebstoff bei gleichzeitiger Herstellung einer Klebeverbindung zwischen Die und Substrat in der zweiten Stufe gehärtet.
  • Zweistufig härtbarer Klebstoff wird auch als „B-stage-Kleber" oder „B-stage-Adhesive" bezeichnet. Ein solcher Klebstoff ist im Zustand des Aufbringens noch flüssig oder pastös. Mit dem Härten in der ersten Stufe (B-stage) erhält der Klebstoff eine feste Konsistenz, verliert aber noch nicht seine Klebeeigenschaften, wenn erwärmt wird. Nachdem der Klebevorgang abgeschlossen ist, wird der Klebstoff dann in seiner zweiten Stufe gehärtet, wodurch er die Klebeverbindung irreversibel werden lässt und hart wird. Die Härtungsvorgänge erfolgen jeweils und Wärmeeinwirkung bei unterschiedlichen Temperaturen und Härtezeiten, die ihrerseits Klebstoffparameter darstellen.
  • Ein wesentlicher Unterschied der Erfindung zum Stand der Technik besteht darin, dass die Bumps aus dem elektrisch leitfähigen B-stage-Kleber erzeugt werden, der nach dem Aufbringen der Bumps in dem B-stage zwischengehärtet wird. Erst bei der endgültigen Montage kann dann über den zweiten Aushärtschritt ein endgültiges Aushärten erfolgen, wobei gleichzeitig eine Verbindung des Flip-Chips mit dem Substrat erzeugt wird. Eine zusätzliche Kleberschicht erübrigt sich hiermit.
  • Besonders günstig ist es, wenn die leitfähigen Erhebungen in einem Schablonen-Druck-Verfahren aufgebracht werden. Im Gegensatz zu anderen Verfahren, wie beispielsweise dem tröpfchenweisen Aufbringen (Dispensen), wird es damit möglich, alle Bumps in einem Schritt zu erzeugen und somit die Produktivität zu erhöhen.
  • Eine weitere Erhöhung der Effektivität wird erreicht, wenn die leitfähigen Erhebungen auf den Chip vor dem Vereinzeln aus einem Verband mit mehreren Chips auf einem Wafer aufgebracht werden und der Wafer danach in einzelne Dies geteilt wird.
  • Alternativ zum ersten Verfahren wird die erfindungsgemäße Aufgabenstellung mit einem zweiten Verfahren dadurch gelöst, dass die Erhebungen auf die zweiten Kontakte mittels eines elektrisch leitfähigen zweistufig härtbaren Klebstoffes aufgebracht werden. Nach dem Aufbringen wird der Klebstoff in der ersten Stufe gehärtet. Das Die wird dann auf das Substrat mit den Erhebungen aus dem in der ersten Stufe gehärteten Klebstoff unter Kontaktierung der Erhebungen mit den ersten Kontakten aufgelegt. Anschließend wird der Klebstoff bei gleichzeitiger Herstellung einer Klebeverbindung zwischen Die und Substrat in der zweiten Stufe gehärtet.
  • Mit diesem Verfahren wird es möglich, dass der Hersteller des Substrates gleich vorkonfektionierte Substrate zur Verfügung stellt. Durch die Härtung der Bumps in der ersten Stufe haben diese eine ausreichende mechanische Festigkeit, um in diesem Zustand an die Endmontage geliefert zu werden. Bei der Endmontage können dann die Klebereigenschaften des Klebers in der zweiten Stufe genutzt werden und somit das Bauelement hergestellt werden, ohne dass weitere Schritte dass weitere Hilfsmitte zur Verbindung zwischen Die und Substrat erforderlich sind.
  • Grundsätzlich ist es zweckmäßig, dass die Erhebungen mit einer Höhe zwischen 80 μm und 120 μm aufgebracht werden. Damit wird einerseits eine relativ geringe Bauhöhe realisiert. Andererseits ist damit ein Abstand zwischen der aktiven Seite und dem Substrat eingestellt, der es erlaubt, dass in dem anschließenden Schritt des Umhüllens des Bauelementes ein Vergussmaterial eingesetzt werden kann, dessen normale Fließeigenschaften ausreichen, den Zwischenraum zu füllen. Der Einsatz feinerer Füllstoffe in dem Vergussmaterial, die eine erhebliche Kostenbelastung mit sich bringen und die bei geringen Abständen erforderlich, kann entfallen. Vielmehr wird es möglich, preisgünstigere gröbere Füllstoffe zu verwenden.
  • Die erfindungsgemäße Aufgabenstellung wird auch durch ein Substrat der eingangs genannten Art zur Durchführung des Verfahrens gelöst. Dieses Substrat ist dadurch gekennzeichnet, dass die Erhebungen aus einem zweistufig härtbaren Klebstoff bestehen und in der ersten Stufe gehärtet sind. Damit kann ein solches Substrat von dem Bauelementemontageprozess getrennt hergestellt werden und später genutzt werden, wobei sich die Vorteile des erfindungsgemäßen Verfahrens voll entfalten können.
  • Die erfindungsgemäße Aufgabenstellung wird auch durch ein Halbleiterbauelement der eingangs genannten Art gelöst, das dadurch gekennzeichnet ist, dass die Erhebungen aus einem elektrisch leitfähigen zweistufig härtbaren Klebstoff bestehen, der in der zweiten Stufe ausgehärtet ist und unmittel bar an den ersten und zweiten Kontakten klebt. Ein derartiges Halbleiterbauelement ermöglicht einerseits ein einfaches und kostengünstiges Flip-Chip-Bonden. Andererseits besteht bei einem solchen Halbleiterbauelement eine sehr gute mechanische Verbindung zwischen Die und Substrat, die eine hohe Funktionssicherheit und Zuverlässigkeit garantiert.
  • In einer bevorzugten Ausführungsform ist vorgesehen, dass die ersten Kontaktflächen auf der aktiven Seite des Die gleichmäßig verteilt und die zweiten Kontakte entsprechend korrespondierend angeordnet sind. Eine derart gleichmäßige Verteilung kann insbesondere dadurch realisiert werden, dass die Kontaktflächen regelmäßig an mindestens einer diagonalen oder mittleren Achse des Die gespiegelt angeordnet sind. Auf das Die und das Substrat wirkende Kräfte, beispielsweise Verschiebe- oder Scherkräfte können somit auf der gesamten Fläche des Halbleiterbauelementes aufgenommen und verteilt werden.
  • Besonders zweckmäßig ist es, die Erhebungen so zu gestalten, dass sie eine Höhe zwischen 80 μm und 120 μm aufweisen. Damit wird einerseits gewährleistet, dass bei einem Vergießen des Halbleiterbauelementes die Vergussmasse vollständig in den Zwischenraum einfließen kann und dass andererseits eine geringe Bauhöhe erforderlich ist.
    •
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. In den zugehörigen Zeichnungen zeigt
  • 1 einen ausschnittsweisen Querschnitt durch eine Wafer, vor dem Aufbringen von Bumps,
  • 2 einen ausschnittsweisen Querschnitt durch eine Wafer mit aufgesetztem Drucksieb,
  • 3 einen ausschnittsweisen Querschnitt durch eine Wafer mit Bumps
  • 4 einen ausschnittsweisen Querschnitt durch ein Substrat, vor dem Aufbringen von Bumps,
  • 5 einen ausschnittsweisen Querschnitt durch ein Substrat mit aufgesetztem Drucksieb,
  • 6 einen ausschnittsweisen Querschnitt durch ein Substrat mit Bumps
  • 7 einen Querschnitt durch ein Substrat mit aufgelegtem Die vor dem Aushärten,
  • 8 einen Querschnitt durch ein Substrat mit aufgelegtem Die nach dem Aushärten,
  • 9 einen Querschnitt durch ein Halbleiterbauelement mit Umhüllung
  • In den 1 bis 3 ist das erfindungsgemäße Verfahren nach Anspruch 1 beschrieben. Wie in 1 dargestellt, sind in dem Verband einer Wafer 1 mehrere Chips 2 verbunden. Die Grenzen eines Chips 2 sind durch die Strichlinie 3 angedeutet. Auf dem Chip 2 sind erste Kontakte 4 angeordnet, die der Kontaktierung und elektrischen Verbindung nach Außen dienen, wie dies im Weiteren dargestellt wird. Die Seite eines Chips 2, auf der sich die ersten Kontakte 4 befinden, wird als aktive Seite 5 bezeichnet.
  • Auf die aktive Seite 5 wird nun eine Druckschablone 6 gelegt, wie dies in 2 dargestellt ist. Mittels eines nicht näher dargestellten Rakels wird dann B-stage-Klebstoff 7 in Öffnungen 8 der Druckschablone 6 gefüllt. Dieser B-stage-Klebstoff 7 hat noch pastöse Konsistenz, so dass die Druckschablone 6 entfernt werden kann, ohne dass der B-stage-Klebstoff 7 breit läuft. Dies ist in 3 gezeigt.
  • Die Öffnungen 8 befinden sich an den Stellen der ersten Kontakte 4, so dass nach dem Entfernen der Druckschablone 6 die Erhebungen oder Bumps 9 bereits vorgeformt sind. Da der B-stage-Klebstoff elektrisch leitfähig ist, können die ersten Kontakte 4 über diese Bumps 9 später kontaktiert werden.
  • Anschließend wird der Schritt des Härtens in der ersten Stufe durchgeführt. Hierzu wird die Wafer 1 einer Temperatur von 80 bis 90°C ausgesetzt. Danach ist der B-stage-Klebstoff 7 von der pastösen in einen festen Zustand übergegangen.
  • In den 4 bis 6 ist eine andere Möglichkeit der Erzeugung von Bumps 9 beschrieben, die dem Verfahren nach Anspruch 4 entspricht. Hierbei wird ein Substrat 10 mit den Bumps 9 versehen. Das Substrat 10 weist zweite Kontakte 11 auf, die mit den ersten Kontakten 4 auf dem Chip 2 korrespondieren. Auf die Kontaktseite 12 wird nunmehr eine Druckschablone 13 aufgelegt, die ihrerseits Öffnungen 14 aufweist.
  • Mittels eines nicht näher dargestellten Rakels wird dann B-stage-Klebstoff 7 in die Öffnungen 14 der Druckschablone 13 gefüllt. Dieser B-stage-Klebstoff 7 hat noch pastöse Konsistenz, so dass die Druckschablone 13 entfernt werden kann, ohne dass der B-stage-Klebstoff 7 breit läuft. Dies ist in 6 gezeigt.
  • Die Öffnungen 14 befinden sich an den Stellen der zweiten Kontakte 11, so dass nach dem Entfernen der Druckschablone 13 die Erhebungen oder Bumps 9 bereits vorgeformt sind. Da der B-stage-Klebstoff elektrisch leitfähig ist, können die zweiten Kontakte 11 über diese Bumps 9 später kontaktiert werden.
  • Anschließend wird der Schritt des Härtens in der ersten Stufe durchgeführt. Hierzu wird das Substrat 10 einer Temperatur von 80 bis 90°C ausgesetzt. Danach ist der B-stage-Klebstoff 7 von der pastösen in einen festen Zustand übergegangen. Das so vorbereitete Substrat 10 steht nun der weiteren Verarbeitung zur Verfügung.
  • Nach der Erzeugung der Bumps 9 – unabhängig davon, ob dies auf dem Chip 2 oder auf dem Substrat 10 erfolgt – folgen die Verfahrensschritte, wie sie in den 7 bis 9 dargestellt sind. Dementsprechend werden die Chips 2 aus dem Verband eines Wafer 1 zu Dies 15 vereinzelt. Dieser als Dicing bezeichnete Vorgang erfolgt durch Sägen entlang der mit den Strichlinien 3 bezeichneten Grenzen eines Chips.
  • Die Dies 15 werden dann gedreht, so dass die aktive Seite 5 der Kontaktseite 12 des Substrates 10 gegenüberliegt. Das Die 15 wird dann auf die Bumps 9 positioniert abgelegt, so dass sich ein Abstand 16 zwischen Substrat 10 und Die 15 einstellt und die ersten Kontakte 4 den zweiten Kontakten 11 gegenüber liegen. Anschließend wird die Anordnung einer Wärmebehandlung ausgesetzt, bei der der B-stage-Klebstoff 7 der Bumps 9 in seiner zweiten Stufe ausgehärtet wird. Damit sind die elektrischen Verbindungen zwischen den ersten Kontakten 4 und den zweiten Kontakten 11 sicher hergestellt und das Die 15 mit dem Substrat 10 mechanisch fest verbunden.
  • Zur Herstellung des vollständigen Halbleiterbauelementes 17 wird unter Hilfe einer nicht näher dargestellten Vergussform das Die 15 bis zum Substrat mit einem Vergussmaterial 18 umhüllt. Durch den Abstand 16 fließt auch Vergussmaterial 18 zwischen Die 15 und Substrat 10, wodurch die mechanische Verbindung weiter stabilisiert wird. Da der Abstand 16 durch die Höhe der Bumps 9 einstellbar ist, kann ein solcher Abstand gewählt werden, dass zu dem Vergussmaterial 18 nicht besonders feine Füllstoffe, so genannte Filler, zugegeben werden müssen, wie es beim Einsatz von Solder Balls nach dem Stand der Technik meist erforderlich ist. Vielmehr wird der Einsatz von gröberem Filler möglich, wodurch eine erhebliche Kostenreduzierung erreicht wird. Nach dem Vergießen wird das Halbleiterbauelement durch ein Zersägen des Substrates 10, auf dem zunächst eine Vielzahl von Dies 15 in gleicher Weise angeordnet werden, vereinzelt.
    • 1
    Wafer
    2
    Chip
    3
    Strichlinie
    4
    erster Kontakt
    5
    aktive Seite
    6
    Druckschablone
    7
    B-stage-Klebstoff
    8
    Öffnung der Druckschablone
    9
    Bump
    10
    Substrat
    11
    zweiter Kontakt
    12
    Kontaktseite des Substrats
    13
    Druckschablone
    14
    Öffnung der Druckschablone
    15
    Die
    16
    Abstand
    17
    Halbleiterbauelement
    18
    Vergussmaterial

Claims (10)

  1. Verfahren zum Flip-Chip-Bonden, wobei ein Chip (2) mit einer aktiven Seite (5), auf der erste Kontakte (4) angebracht sind, nach einem Vereinzeln aus einem Verband mit mehreren Chips (2) auf einem Wafer (1) als Die (15) auf ein Substrat (10), auf dem zweite Kontakte (11) angebracht sind, beabstandet aufgelegt wird und die ersten Kontakte (4) des Die (15) mittels elektrisch leitfähiger Erhebungen (9) aus einem leitfähigen Klebstoff mit den zweiten Kontakten (11) des Substrates (10) elektrisch leitend verbunden werden, dadurch gekennzeichnet, – dass die Erhebungen (9) auf die ersten Kontakte (4) mittels eines elektrisch leitfähigen zweistufig härtbaren Klebstoffes (7) aufgebracht werden, – dass nach dem Aufbringen der Klebstoff (7) in der ersten Stufe gehärtet wird, – dass das Die (15) mit den Erhebungen (9) aus dem in der ersten Stufe gehärteten Klebstoff (7) auf das Substrat (10) unter Kontaktierung der Erhebungen (9) mit den zweiten Kontakten (11) aufgelegt wird und – dass anschließend der Klebstoff (7) bei gleichzeitiger Herstellung einer Klebeverbindung zwischen Die (15) und Substrat (10) in der zweiten Stufe gehärtet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die leitfähigen Erhebungen (9) in einem Schablonen-Druck-Verfahren aufgebracht werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die leitfähigen Erhebungen (9) auf den Chip (2) vor dem Vereinzeln aus einem Verband mit mehreren Chips (2) auf einem Wafer (1) aufgebracht werden und der Wafer (1) danach in einzelne Dies (15) geteilt wird.
  4. Verfahren zum Flip-Chip-Bonden, wobei ein Chip (2) mit einer aktiven Seite (5), auf der erste Kontakte (4) angebracht sind, nach einem Vereinzeln aus einem Verband mit mehreren Chips (2) auf einem Wafer (1) als Die (15) auf ein Substrat (10), auf dem zweite Kontakte (11) angebracht sind, beabstandet aufgelegt wird und die ersten Kontakte (4) des Die (15) mittels elektrisch leitfähiger Erhebungen (9) aus einem leitfähigen Klebstoff mit den zweiten Kontakten (11) des Substrates (10) elektrisch leitend verbunden werden, dadurch gekennzeichnet, – dass die Erhebungen (9) auf die zweiten Kontakte (11) mittels eines elektrisch leitfähigen zweistufig härtbaren Klebstoffes (7) aufgebracht werden, – dass nach dem Aufbringen der Klebstoff (7) in der ersten Stufe gehärtet wird, – dass das Die (15) auf das Substrat (10) mit den Erhebungen (9) aus dem in der ersten Stufe gehärteten Klebstoff (7) unter Kontaktierung der Erhebungen (9) mit den ersten Kontakten (4) aufgelegt wird und – dass anschließend der Klebstoff (7) bei gleichzeitiger Herstellung einer Klebeverbindung zwischen Die (15) und Substrat (10) in der zweiten Stufe gehärtet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Erhebungen (9) mit einer Höhe zwischen 80 μm und 120 μm aufgebracht werden.
  6. Substrat zur Durchführung des Verfahrens nach Anspruch 4 mit zweiten Kontakten (11), die mit einer Leiterstruktur auf dem Substrat verbunden sind und mit elektrisch leitfähigen Erhebungen (9), die auf den zweiten Kontakten (11) angeordnet sind, zur Kontaktierung mit ersten Kontakten (4) auf einer aktiven Seite (5) eines Die (15), dadurch gekennzeichnet, dass die Erhebungen (9) aus einem zweistufig härtbaren Klebstoff (7) bestehen und in der ersten Stufe gehärtet sind.
  7. Halbleiterbauelement mit einem Die (15), das eine aktive Seite (5) mit ersten Kontakten (4) aufweist und einem Substrat (10), auf dessen einer Substratoberfläche zweite Kontakte (11), die mit den ersten Kontakten (4) korrespondieren, angeordnet sind, wobei die ersten und die zweiten Kontakte (11) mittels elektrisch leitfähiger Erhebungen (9) elektrische und mechanisch miteinander verbunden sind, dadurch gekennzeichnet, dass die Erhebungen (9) aus einem elektrisch leitfähigen zweistufig härtbaren Klebstoff (7) bestehen, der in der zweiten Stufe ausgehärtet ist und unmittelbar an den ersten und zweiten Kontakten (11) klebt.
  8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die ersten Kontaktflächen auf der aktiven Seite (5) des Die (15) gleichmäßig verteilt und die zweiten Kontakte (11) entsprechend korrespon dierend angeordnet sind.
  9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass die Kontaktflächen regelmäßig an mindestens einer diagonalen oder mittleren Achse des Die (15) gespiegelt angeordnet sind.
  10. Halbleiterbauelement nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass die Erhebungen (9) eine Höhe zwischen 80 μm und 120 μm aufweisen.
DE102006009478A 2006-02-27 2006-02-27 Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement Ceased DE102006009478A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006009478A DE102006009478A1 (de) 2006-02-27 2006-02-27 Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006009478A DE102006009478A1 (de) 2006-02-27 2006-02-27 Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102006009478A1 true DE102006009478A1 (de) 2007-08-30

Family

ID=38319933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006009478A Ceased DE102006009478A1 (de) 2006-02-27 2006-02-27 Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE102006009478A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2561553A2 (de) * 2010-04-20 2013-02-27 Robert Bosch GmbH Verfahren zur herstellung eines photovoltaikmoduls mit rückseitenkontaktierten halbleiterzellen und photovoltaik-modul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256313A (ja) * 1997-03-12 1998-09-25 Dekusutaa Kk 電子素子チップと実装基板の電気的接合方法
WO2002033750A1 (en) * 2000-10-17 2002-04-25 3M Innovative Properties Company Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256313A (ja) * 1997-03-12 1998-09-25 Dekusutaa Kk 電子素子チップと実装基板の電気的接合方法
WO2002033750A1 (en) * 2000-10-17 2002-04-25 3M Innovative Properties Company Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2561553A2 (de) * 2010-04-20 2013-02-27 Robert Bosch GmbH Verfahren zur herstellung eines photovoltaikmoduls mit rückseitenkontaktierten halbleiterzellen und photovoltaik-modul

Similar Documents

Publication Publication Date Title
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102006037538A1 (de) Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE102006036728A1 (de) Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einem Substrat
DE102013100339A1 (de) Elektronisches Bauelement und ein Verfahren zur Herstellung eines elektronischen Bauelements
WO2020053160A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE10250634A1 (de) Nachgiebige Entlastungsverkapselung auf Waferebene
DE102006009478A1 (de) Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement
DE102011002170A1 (de) Elektronikbauelement-Package-Verriegelungssystem und Verfahren
DE10012882C2 (de) Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection