CN1277291C - 倒装芯片封装中制备凸块的工艺 - Google Patents

倒装芯片封装中制备凸块的工艺 Download PDF

Info

Publication number
CN1277291C
CN1277291C CNB031423418A CN03142341A CN1277291C CN 1277291 C CN1277291 C CN 1277291C CN B031423418 A CNB031423418 A CN B031423418A CN 03142341 A CN03142341 A CN 03142341A CN 1277291 C CN1277291 C CN 1277291C
Authority
CN
China
Prior art keywords
chip
projection
flip
balls
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031423418A
Other languages
English (en)
Other versions
CN1479349A (zh
Inventor
何昆耀
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB031423418A priority Critical patent/CN1277291C/zh
Publication of CN1479349A publication Critical patent/CN1479349A/zh
Application granted granted Critical
Publication of CN1277291C publication Critical patent/CN1277291C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种倒装芯片封装中制备凸块的工艺，适用于制作凸块及底胶层于芯片的有源表面。首先，在芯片的有源表面的芯片垫上分别形成一黏着层，并散布多个凸块球至芯片的有源表面，且震动这些凸块球，使得每一黏着层均黏住单一凸块球。然后，去除其余未黏住至黏着层的凸块球，并形成一底胶层于芯片的有源表面，且环绕于这些凸块球的侧缘，并暴露出这些凸块球的顶缘。因此，此倒装芯片封装中制备凸块的工艺将可提高倒装芯片封装的可靠度，并降低倒装芯片封装的整体成本。

Description

倒装芯片封装中制备凸块的工艺
技术领域
本发明有关一种倒装芯片封装工艺，且特别有关一种倒装芯片封装中制备凸块的工艺，其主要是应用于将凸块(bump)及底胶层(underfill layer)制作至芯片(die)的有源表面(active surface)。
背景技术
芯片倒装焊技术(Flip Chip B onding Technology，简称FC)是一种将芯片(die)连接至承载器(carrier)的封装技术，其主要是利用面阵列(areaarray)的方式，将多个芯片垫(die pad)配置于芯片的有源表面(active surface)上，并在芯片垫上形成凸块(bump)，接着将芯片翻面(flip)之后，再经由这些凸块，将芯片的这些芯片垫分别电(electrically)及结构性(structurally)连接至承载器上的接点(contact)，使得芯片可经由凸块而电连接至承载器，再经由承载器的内部线路而电连接至外界的电子装置。由于芯片倒装焊技术(FC)可适用于高脚数(High Pin Count)的芯片封装结构，并同时具有缩小芯片封装面积及缩短信号传输路径等诸多优点，使得芯片倒装焊技术目前已经广泛地应用于高阶的芯片封装领域。
请参考图1A～1H，其示出现有的一种倒装芯片封装工艺的流程剖面图。首先，如图1A所示，芯片102的有源表面104配置有多个芯片垫106。此外，保护层(passivation layer)108配置于芯片102的有源表面104，并暴露出这些芯片垫106的至少局部表面。另外，多个凸块底金属层(UnderBump Metallurgy，UBM)110分别配置于这些芯片垫106上。并且，应力缓冲层(Stress Buffer Layer，SBL)112配置于保护层108上，并暴露出这些凸块底金属层110，其中应力缓冲层112的材料例如为苯(并)环丁烯(BenzoCycloButene，BCB)。
如图1B所示，接着形成一光致抗蚀剂层(Photo Resist，PR)114于芯片102的有源表面104。之后，如图1C所示，例如以曝光(exposing)及显影(developing)的方式，在光致抗蚀剂层114上形成多个开口116，而这些开口116分别暴露出这些凸块底金属层110，并个别地经由这些凸块底金属层110，而间接地暴露出这些芯片垫106。
如图1D所示，接着例如以印刷(printing)的方式，填入导电材料于这些开口116内，并回焊(reflow)导电材料，用以固化容纳于这些开口116内的导电材料，因而形成多个短柱状的凸块118。然后，去除光致抗蚀剂层114，而暴露出这些凸块118的侧缘，如图1E所示。接着，再回焊这些短柱状的凸块118，使得这些凸块118的形状变成为类似球状的凸块118，如图1F所示。值得注意的是，由于芯片102可经由切割一晶片(wafer)来获得，故可在切割晶片来获得芯片102之前，即预先执行上述的步骤，且在形成这些凸块118之后，才切割晶片而形成多个芯片102。
如图1G所示，接着再将芯片102翻面以后，将这些凸块118分别连接至基板10的表面12的凸块垫14，使得芯片102可经由这些凸块118，而电性及结构性连接至基板10。最后，如图1H图所示，填入底胶材料(underfillmaterial)至芯片102及基板10之间，接着固化底胶材料，而形成一底胶层20，其中底胶层20的作用在于缓冲芯片102与基板10之间所产生的热应力，用以预防凸块118与芯片102或基板10的接合处发生断裂。
然而，现有的倒装芯片封装工艺仍具有下列缺点：
(1)由于现有的倒装芯片封装工艺采用光刻工艺(photolithographyprocess)，即上述的形成图案化的光致抗蚀剂层于芯片的有源表面的工艺，如此将大幅浪费倒装芯片封装工艺的成本。
(2)由于现有的倒装芯片封装工艺采用印刷法来制作凸块，极易在凸块的底部产生空孔(void)，如此将会冲击到芯片于倒装芯片封装之后的可靠度。
(3)现有的倒装芯片封装工艺所采用的底胶填充工艺(underfilldispensing process)已经面临到瓶颈，不良的底胶填充工艺将会在底胶层中产生空孔，因而导致芯片与基板之间产生剥离(delamination)的现象。
发明内容
有鉴于此，本发明的目的在于提供一种倒装芯片封装中制备凸块的工艺，适用于制作凸块球及底胶层于芯片的有源表面，并可提升倒装芯片封装的可靠度(reliability)，以及降低倒装芯片封装的整体成本。
为实现本发明的上述目的，本发明提出一种倒装芯片封装中制备凸块的工艺，适用于制作至少一凸块及一底胶层于一芯片的一有源表面，其中芯片具有至少一芯片垫，其配置于芯片的有源表面，所述工艺至少包括下列步骤：(a)形成一黏着层于芯片垫的表面；(b)散布多个凸块球于芯片的有源表面；(c)震动这些凸块球，使得黏着层黏住这些凸块球之一；(d)去除其余未黏着至黏着层的这些凸块球；(e)形成底胶层于芯片的该有源表面上，并环绕于凸块球的侧缘；以及(f)去除局部的底胶层，而暴露出凸块球的顶缘。
基于上述，本发明的倒装芯片封装中制备凸块的工艺乃是适用于制作凸块及底胶层于芯片的有源表面。首先，在芯片的有源表面的芯片垫上分别形成一黏着层，并散布多个凸块球至芯片的有源表面，且震动这些凸块球，使得每一黏着层均黏住单一凸块球。然后，去除其余未黏住至黏着层的凸块球，并形成一底胶层于芯片的有源表面，且环绕于这些凸块球的侧缘，并暴露出这些凸块球的顶缘。因此，本发明的倒装芯片封装中制备凸块的工艺将可提高倒装芯片封装的可靠度，并降低倒装芯片封装的整体成本。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下，其中：
图1A～1H示出现有的一种倒装芯片封装工艺的流程剖面图；
图2A～2H示出依照本发明的优选实施例的第一种倒装芯片封装中制备凸块的工艺的流程剖面图；
图3A～3H示出依照本发明的优选实施例的第二种倒装芯片封装中制备凸块的工艺的流程剖面图；
图4示出图2H的具有凸块球的芯片，其倒装焊至一基板的剖面示意图；以及
图5示出图3H的具有凸块球的芯片，其倒装焊至一基板的剖面示意图。
具体实施方式
请参考图2A～2H，其示出依照本发明的优选实施例的第一种倒装芯片封装中制备凸块的工艺的流程剖面图。如图2A所示，芯片202(或晶片)的有源表面204配置有多个芯片垫206。此外，保护层208配置于芯片202的有源表面204，并暴露出这些芯片垫206的至少局部表面。另外，多个凸块底金属层(UBM)(未示出)可选择性地分别配置于芯片202的有源表面204的这些芯片垫206。同样地，应力缓冲层(SBL)(未示出)亦可选择性地配置于保护层208上，并暴露出这些芯片垫206的至少局部表面。以上有关于凸块底金属层及应力缓冲层的相关说明，可参考图1A及其相关说明，于此不再重复赘述。
如图2B所示，接着分别形成一黏着层(sticky film/layer)210于这些芯片垫206的表面，而黏着层210的材料例如为在常温下即具有黏性的材料，例如有机材料(organic material)或助焊剂(flux)等。
如图2C所示，接着例如以丢撒(scattering)的方式，全面性地散布多颗凸块球212于芯片202的有源表面204，并提供足够数量的凸块球212，使得这些凸块球212大致均匀分布于芯片202的有源表面204，而在本实施例中，这些凸块球212的材料例如是焊料(solder)。
如图2D所示，接着以机械震动(Mechanical Vibration)的方式，例如以超声波震动(Ultra Sonic Vibration)的方式，震动这些凸块球212，使得这些凸块球212可随意地滚动于芯片202的有源表面204，因此，当凸块球212滚动至黏着层210之上时，每一黏着层210将仅能黏住一凸块球212的底缘，此乃由于黏着层210的尺寸是设计配合单一凸块球212的尺寸。
如图2E所示，接着例如以真空吸取(vacuum)的方式，去除其余未黏着至这些黏着层210的凸块球212，但仍保留这些已分别黏着至黏着层210的凸块球212，而这些黏着至黏着层210的凸块球212于最终将可作为芯片倒装焊用的凸块。
如2F图所示，在本实施例中，当黏着层210的材料为有机材料或助焊剂时，且凸块球212的材料为焊料时，可对这些黏着层210及这些凸块球212进行回焊，使得这些凸块球212分别固接至这些芯片垫206。此外，这些凸块球212在经过回焊之后，将不再呈现原先的正圆球状，且经熔融之后，些凸块球212的表面将呈现较为扁平的圆球状。另外，更可再施以压平(coining)的步骤至这些凸块球212的顶缘，用以取得良好的共面性。
如图2G所示，接着例如以旋涂(spin coating)的方式，全面性地形成一底胶材料于芯片202的有源表面204，且环绕于这些凸块球212的侧缘，接着半固化(semi-curing)底胶材料，用以形成底胶层214。
如图2H所示，当底胶层214完全包覆这些凸块球212时，为了暴露出凸块球212的顶端，可例如以研磨(polish)的方式，去除底胶层214的较远离芯片202的局部表层，因而暴露出这些凸块球212的顶缘。此外，为了提供较大的接合面积，可在研磨去除底胶层214的局部表层时，同时研磨去除这些凸块球212的顶面，使得凸块球212的顶端具有一较大面积的平坦面与优选的共平面性表面。同样地，为了提供较大的接合面积，如先前的图2F所示，可在对这些凸块球212进行回焊的过程中，同时压平凸块球212的顶缘，使得凸块球212的顶端具有一较大面积的平坦面，最后仅需研磨去除底胶层214的表层，直到暴露出这些凸块球212的顶端为止。另外，更可于研磨之后，清除残留于这些凸块球212的顶端的底胶层214，用以这些凸块球212具有确保良好的金属接合面。同时，更可选择性地形成助焊剂于这些凸块球212的表面，用以保护这些凸块球212的表面，并有助于凸块球212的接合性。
如图2H所示，由于芯片202可经由切割一晶片来获得，故可在切割晶片来获得芯片202之前，即预先执行上述的步骤，并在形成这些凸块球212及底胶层214之后，才切割晶片而形成多个芯片202。
请参考图4，其示出图2H的具有凸块球的芯片，其倒装焊至一基板的剖面示意图。由于芯片202的有源表面204已经具有底胶层214，所以翻面后的芯片202将可经由这些凸块球212，而连接至基板10的表面12的多个接合垫14。此外，更同时固化(curing)底胶层214，使得底胶层214将完全地填充于芯片202、基板10及这些凸块球212所围成的空间，而无须额外地进行现有的底胶填充工艺，如此将有助于大幅降低在底胶层214中产生空孔的机率，进而可有效提高芯片202于倒装芯片封装后的可靠度。
本发明的优选实施例除了提供上述的第一种倒装芯片封装中制备凸块的工艺以外，还提出第二种倒装芯片封装中制备凸块的工艺。
请参考图3A～3H，其示出依照本发明的优选实施例的第二种倒装芯片封装中制备凸块的工艺的流程剖面图。如图3A所示，芯片302的有源表面304配置有多个芯片垫306。此外，保护层308配置于芯片302的有源表面304，并暴露出这些芯片垫306的至少局部表面。另外，多个凸块底金属层(UBM)(未示出)可选择性地分别配置于芯片302的有源表面304的这些芯片垫306。同样地，应力缓冲层(SBL)(未示出)亦可选择性地配置于保护层308之上，并暴露出这些芯片垫306的至少局部表面。同样地，以上有关于凸块底金属层及应力缓冲层的相关说明，可参考图1A及其相关说明，于此不再重复赘述。
如图3B所示，接着分别形成一黏着层(sticky film/layer)310于这些芯片垫306的表面，在本实施例中，黏着层310的材料特性例如为焊料，或是低熔点金属或低熔点合金。
如图3C所示，接着例如以丢撒的方式，全面性地散布多颗凸块球312于芯片302的有源表面304，并提供足够数量的凸块球312，使得这些凸块球312大致均匀分布于芯片302的有源表面304，在本实施例中，这些凸块球312的材料例如是高熔点金属或高熔点合金等，其中这些凸块球312的材料的熔点相对高于这些黏着层310的材料的熔点。
如图3D所示，接着以机械震动的方式，例如以超声波震动的方式，震动这些凸块球312，使得这些凸块球312可随意地滚动于芯片302的有源表面304。此外，更在震动这些凸块球312的同时，回焊这些黏着层310，使得这些黏着层310在焊接温度下将呈现熔融状态，但这些凸块球312仍然保持为固态。由于这些熔融的黏着层310将具有黏性，此乃相对于这些凸块球312而言，因此，在回焊这些黏着层310之后，每一黏着层310将会黏住一凸块球312的底缘，换句话说，这些凸块球312将分别经由这些黏着层310，而连接至这些芯片垫306。
如图3E所示，接着例如以真空吸取的方式，去除其余未黏着至黏着层310的凸块球312，但仍保留这些已分别黏着至黏着层310的凸块球312，而这些黏着至黏着层310的凸块球312最终将可作为芯片倒装焊用的凸块。
如3F图所示，接着例如以旋涂的方式，全面性地形成一底胶材料于芯片302的有源表面304，且环绕于这些凸块球312的侧缘，接着半固化(semi-curing)底胶材料，用以形成底胶层314。
如图3G所示，当底胶层314完全包覆这些凸块球312时，为了暴露出凸块球312的顶端，可例如以研磨的方式，去除底胶层314的较远离芯片302的局部表层，因而暴露出这些凸块球312的顶缘。此外，为了提供较大的接合面积，可在研磨去除底胶层314的局部表层时，同时研磨去除这些凸块球312的顶面，使得凸块球312的顶端具有一较大面积的平坦面。
如图3H所示，更可选择性地分别形成一表面加工层(surface finish)316在这些凸块球312的暴露于底胶层314的表面。上述的表面加工层316例如为一镍金层(Ni/Au layer)，用以提升这些凸块球312其连接至外界的接点的接合性。此外，上述的表面加工层316亦可为一焊料层，同样可提升这些凸块球312其连接至外界的接点的接合性。另外，上述表面加工层316亦可为一有机表面保护层(Organic Surface Preservation layer，OSPlayer)，用以防止这些凸块球312的表面发生氧化。
如图3H所示，由于芯片302可经由切割一晶片来获得，故可在切割晶片来获得芯片302之前，即预先执行上述的步骤，且在形成这些凸块球312及底胶层314之后，才切割晶片而形成多个芯片302。
请参考图5，其示出图3H的具有凸块球的芯片，其倒装焊至一基板的剖面示意图。由于芯片302的有源表面304已经具有底胶层314，所以翻面后的芯片302将可经由这些凸块球312，而连接至基板10的表面12的多个接合垫14。此外，更同时加热软化底胶层314，使得底胶层314将完全地填充于芯片302、基板10及这些凸块球312所围成的空间，接着固化(curing)底胶层314，故无须额外地进行现有的底胶填充工艺，如此将有助于大幅降低在底胶层314中产生空孔的机率，进而可有效提高芯片302于倒装芯片封装后的可靠度。
基于上述，本发明的优选实施例的第一种倒装芯片封装中制备凸块的工艺乃是应用于制作凸块及底胶层于芯片的有源表面，且利用由焊料所制成的凸块球来作为芯片倒装焊用的凸块，并利用在常温下即具有黏性的材料(例如助焊剂)作为黏着层，故在正常温度的下，黏着层可黏住凸块球，并将凸块球定位于芯片垫的上方。最后，更形成一底胶层于芯片的有源表面及这些凸块球的侧缘，并暴露出这些凸块球的顶缘。
除此之外，本发明的优选实施例的第二种倒装芯片封装中制备凸块的工艺乃是应用于制作凸块及底胶层于芯片的有源表面，且利用由高熔点金属(或高熔点合金)所制成的凸块球来作为芯片倒装焊用的凸块，并利用在焊接温度下才具有黏性的材料(例如焊料)作为黏着层，故在特定的焊接温度下，熔融的黏着层将可黏住凸块球，并将凸块球定位于芯片垫的上方。接着，更形成一底胶层于芯片的有源表面及这些凸块球的侧缘，并暴露出这些凸块球的顶缘。
综上所述，本发明的倒装芯片封装中制备凸块的工艺具有下列优点：
(1)本发明乃是使用凸块球作为芯片倒装焊用的凸块，由于凸块球的与芯片垫接合的底部并不会产生空孔，如此将有助于提升倒装芯片封装的可靠度。
(2)本发明乃是利用简单的机械震动工艺，并配合黏着层来定位凸块球，故可取代现有的浪费成本且步骤复杂的光刻工艺，因而有效地降低倒装芯片封装的整体成本。
(3)本发明乃是预先将底胶层形成于芯片的有源表面，且环绕于这些凸块球的侧缘，使得芯片在倒装焊至芯片载板(或主机板)时，可直接利用此底胶层来填充于芯片与芯片载板所围成的空间，而无须进行现有的底胶填充工艺，如此将有助于提高倒装芯片封装的可靠度。
(4)本发明可轻易地应用于晶片级芯片尺寸封装(Chip Scale Package，CSP)，使得芯片可经由这些凸块球，且以直接芯片接合(Direct Chip Attach，DCA)的方式，而连接至系统电路板(例如主机板等)。
虽然本发明已以优选实施例公开如上，但是其并非用以限定本发明，在不脱离本发明的精神和范围的情况下，本领域技术人员可作些许的更动与润饰，因此本发明的保护范围当以所附权利要求所确定的为准。

Claims (10)

1.一种倒装芯片封装中制备凸块的工艺，适用于制作至少一凸块及一底胶层于一芯片的一有源表面，其中该芯片具有至少一芯片垫，其配置于该芯片的该有源表面，所述工艺至少包括下列步骤：
(a)形成一黏着层于该芯片垫的表面；
(b)散布多个凸块球于该芯片的该有源表面；
(c)震动该些凸块球，使得该黏着层仅黏住该些凸块球之一；
(d)去除其余未黏着至该黏着层的该些凸块球；
(e)形成该底胶层于该芯片的该有源表面之上，并环绕于该凸块球的侧缘；以及
(f)去除局部的该底胶层，而暴露出该凸块球的顶缘。
2.如权利要求1所述的倒装芯片封装中制备凸块的工艺，其中于步骤(c)时，震动该些凸块球的方法包括超声波震动。
3.如权利要求1所述的倒装芯片封装中制备凸块的工艺，其中当该些凸块球的材料包括焊料，且该黏着层的材料包括有机材料或助焊剂时，在步骤(d)之后，且于步骤(e)之前，更包括回焊黏着至该黏着层的该凸块球，使得该凸块球固接至该芯片垫。
4.如权利要求3所述的倒装芯片封装中制备凸块的工艺，其中在回焊黏着至该黏着层的该凸块球的同时，还包括压平该凸块球的顶端。
5.如权利要求1所述的倒装芯片封装中制备凸块的工艺，其中当该黏着层的材料包括焊料时，且该些凸块球的材料的熔点高于该黏着层的材料的熔点时，于步骤(c)时，还包括回焊该黏着层，使得该黏着层能够黏住该些凸块球之一。
6.如权利要求1所述的倒装芯片封装中制备凸块的工艺，其中于步骤(d)时，去除其余的该些凸块球的方法包括真空吸取。
7.如权利要求1所述的倒装芯片封装中制备凸块的工艺，其中于步骤(e)时，形成该底胶层的方法包括旋涂法。
8.如权利要求1所述的倒装芯片封装中制备凸块的工艺，其中于步骤(f)时，还包括同时去除局部的该凸块球的顶缘，使得该凸块球的顶缘的表面共面于该底胶层的顶面。
9.如权利要求8所述的倒装芯片封装中制备凸块的工艺，其中于步骤(f)时，去除局部的该底胶层及局部的该凸块球的方式包括研磨。
10.如权利要求1所述的倒装芯片封装中制备凸块的工艺，还包括步骤(g)：形成一表面加工层在该凸块球的暴露于该底胶层的表面。
CNB031423418A 2003-06-13 2003-06-13 倒装芯片封装中制备凸块的工艺 Expired - Lifetime CN1277291C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031423418A CN1277291C (zh) 2003-06-13 2003-06-13 倒装芯片封装中制备凸块的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031423418A CN1277291C (zh) 2003-06-13 2003-06-13 倒装芯片封装中制备凸块的工艺

Publications (2)

Publication Number Publication Date
CN1479349A CN1479349A (zh) 2004-03-03
CN1277291C true CN1277291C (zh) 2006-09-27

Family

ID=34155694

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031423418A Expired - Lifetime CN1277291C (zh) 2003-06-13 2003-06-13 倒装芯片封装中制备凸块的工艺

Country Status (1)

Country Link
CN (1) CN1277291C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752596A (zh) * 2013-12-30 2015-07-01 江西省晶瑞光电有限公司 一种led倒装晶片的固晶方法
CN114496824B (zh) * 2020-10-23 2024-08-23 长鑫存储技术有限公司 裸片取出方法

Also Published As

Publication number Publication date
CN1479349A (zh) 2004-03-03

Similar Documents

Publication Publication Date Title
US6291264B1 (en) Flip-chip package structure and method of fabricating the same
US6900534B2 (en) Direct attach chip scale package
US7423348B2 (en) Chip structure and chip package structure
KR20010032804A (ko) Ｚ축 전기 접속부를 제조하는 장치 및 그 방법
TWI261330B (en) Contact structure on chip and package thereof
TWI240399B (en) Chip package structure and process for fabricating the same
KR20050098694A (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지및 제조방법
JP5090610B2 (ja) フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
TWI289921B (en) Bump process of flip chip package
CN117747448A (zh) 一种能解决芯片底部填充胶溢胶问题的SiP封装方法
US20240145397A1 (en) Semiconductor package
US5895976A (en) Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
US20050001301A1 (en) Semiconductor device, electronic device, electronic equipment, and method of manufacturing semiconductor device
TW480685B (en) Wafer-level package process
CN1277291C (zh) 倒装芯片封装中制备凸块的工艺
US20050056933A1 (en) Bumped wafer with adhesive layer encompassing bumps and manufacturing method thereof
US20020095784A1 (en) Bumping process for chip scale packaging
US6846719B2 (en) Process for fabricating wafer bumps
TW589727B (en) Bumping structure and fabrication process thereof
US20060065976A1 (en) Method for manufacturing wafer level chip scale package structure
US7189646B2 (en) Method of enhancing the adhesion between photoresist layer and substrate and bumping process
JP4248441B2 (ja) 超音波フリップチップ実装方法
TWI375307B (en) Flip chip package structure and method for manufacturing the same
CN115602555A (zh) 一种封装方法及其封装结构
WO2020122014A1 (ja) 半導体装置用配線基板とその製造方法、及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060927