JP3507349B2 - 弾性重合体を含む半導体集積回路素子の製造方法 - Google Patents
弾性重合体を含む半導体集積回路素子の製造方法Info
- Publication number
- JP3507349B2 JP3507349B2 JP34614798A JP34614798A JP3507349B2 JP 3507349 B2 JP3507349 B2 JP 3507349B2 JP 34614798 A JP34614798 A JP 34614798A JP 34614798 A JP34614798 A JP 34614798A JP 3507349 B2 JP3507349 B2 JP 3507349B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- elastic polymer
- semiconductor integrated
- manufacturing
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子の製造方法に関し、より詳しくは、弾性重合体円板か
ら提供される個別弾性重合体を含む半導体集積回路素子
の製造方法に関する。
子の製造方法に関し、より詳しくは、弾性重合体円板か
ら提供される個別弾性重合体を含む半導体集積回路素子
の製造方法に関する。
【０００２】
【従来の技術】近年、電子産業では、軽量化、小型化、
高速化、多機能化及び高性能化で技術開発が行われてお
り、且つ低いコストで高信頼性を有する製品を製造する
ことに努力が払われている。このような製品設計の目標
達成を可能にする重要技術の一つがパッケージ組立技術
であり、最近、開発されたパッケージの一種がいわゆる
チップサイズパッケージ（chip size package ；ＣＳ
Ｐ）である。ＣＳＰは、最近の数年間、アメリカ、日本
及び韓国などの十数の会社からいろいろな類型が紹介さ
れ、現在も活発に開発されている。
高速化、多機能化及び高性能化で技術開発が行われてお
り、且つ低いコストで高信頼性を有する製品を製造する
ことに努力が払われている。このような製品設計の目標
達成を可能にする重要技術の一つがパッケージ組立技術
であり、最近、開発されたパッケージの一種がいわゆる
チップサイズパッケージ（chip size package ；ＣＳ
Ｐ）である。ＣＳＰは、最近の数年間、アメリカ、日本
及び韓国などの十数の会社からいろいろな類型が紹介さ
れ、現在も活発に開発されている。
【０００３】アメリカのテセラ（Tessera ）社が開発し
たマイクロボールグリッドアレー（μ−ＢＧＡ）パッケ
ージが、ＣＳＰの代表的な一例である。μ−ＢＧＡに適
用される印刷回路基板は、厚さが薄くて、柔軟性を有す
るテープ配線基板である。また、μ−ＢＧＡの特徴の一
つは、半導体チップ及びテープ配線基板の間に弾性重合
体が介在されることである。
たマイクロボールグリッドアレー（μ−ＢＧＡ）パッケ
ージが、ＣＳＰの代表的な一例である。μ−ＢＧＡに適
用される印刷回路基板は、厚さが薄くて、柔軟性を有す
るテープ配線基板である。また、μ−ＢＧＡの特徴の一
つは、半導体チップ及びテープ配線基板の間に弾性重合
体が介在されることである。
【０００４】図１は、弾性重合体１７を含む典型的な半
導体集積回路素子１０であり、μ−ＢＧＡの一例を示す
断面図である。図１を参照すると、ポリイミドテープ１
３に形成された銅配線１４及びビームリード１５がテー
プ配線基板１６を構成し、弾性重合体１７がテープ配線
基板１６及び半導体チップ１１の間に介在される。金材
質のビームリード１５は、半導体チップ１１のボンディ
ングパッド１２に接合され、ポリイミドテープ１３に形
成されたビアホール１８を介して、銅配線１４及びソル
ダボール２０が接続される。ボンディングパッド１２及
びビームリード１５の接合部は、封止樹脂１９により保
護される。
導体集積回路素子１０であり、μ−ＢＧＡの一例を示す
断面図である。図１を参照すると、ポリイミドテープ１
３に形成された銅配線１４及びビームリード１５がテー
プ配線基板１６を構成し、弾性重合体１７がテープ配線
基板１６及び半導体チップ１１の間に介在される。金材
質のビームリード１５は、半導体チップ１１のボンディ
ングパッド１２に接合され、ポリイミドテープ１３に形
成されたビアホール１８を介して、銅配線１４及びソル
ダボール２０が接続される。ボンディングパッド１２及
びビームリード１５の接合部は、封止樹脂１９により保
護される。
【０００５】図２には、図１に示したような構造を有す
る半導体集積回路素子１０の従来の製造方法３０の流れ
図が示されている。図２に示した各製造段階は、図１の
半導体集積回路素子１０の構造に関連して説明すると、
次のようである。まず、ホトリソグラフィ（photolitho
graphy）を利用してテープ配線基板１６を製造する（段
階３１）。即ち、ポリイミドテープ１３に、銅配線１４
及びビームリード１５を形成し且つソルダボール２０の
ためのビアホール１８を設ける。それから、テープ配線
基板１６に、所定厚さの弾性重合体１７を形成する（段
階３２）。弾性重合体１７の形成方法としては、通常、
スクリーンプリント（screen print）法が用いられる
が、充分な厚さを有する弾性重合体を形成するため、２
回スクリーンプリント法が行われることもある。弾性重
合体１７が形成された後、半導体チップ１１を接着し
（段階３３）、テープ配線基板１６のビームリード１５
を半導体チップ１１のボンディングパッド１２に接合す
る（段階３４）。次に、封止樹脂１９にて上記接合部を
封止し（段階３５）、テープ配線基板１６のビアホール
１８にソルダボール２０を形成する（段階３６）。最後
に、各々の個別半導体集積回路素子１０に分離する（段
階３７）と、製造工程３０が完了する。
る半導体集積回路素子１０の従来の製造方法３０の流れ
図が示されている。図２に示した各製造段階は、図１の
半導体集積回路素子１０の構造に関連して説明すると、
次のようである。まず、ホトリソグラフィ（photolitho
graphy）を利用してテープ配線基板１６を製造する（段
階３１）。即ち、ポリイミドテープ１３に、銅配線１４
及びビームリード１５を形成し且つソルダボール２０の
ためのビアホール１８を設ける。それから、テープ配線
基板１６に、所定厚さの弾性重合体１７を形成する（段
階３２）。弾性重合体１７の形成方法としては、通常、
スクリーンプリント（screen print）法が用いられる
が、充分な厚さを有する弾性重合体を形成するため、２
回スクリーンプリント法が行われることもある。弾性重
合体１７が形成された後、半導体チップ１１を接着し
（段階３３）、テープ配線基板１６のビームリード１５
を半導体チップ１１のボンディングパッド１２に接合す
る（段階３４）。次に、封止樹脂１９にて上記接合部を
封止し（段階３５）、テープ配線基板１６のビアホール
１８にソルダボール２０を形成する（段階３６）。最後
に、各々の個別半導体集積回路素子１０に分離する（段
階３７）と、製造工程３０が完了する。
【０００６】
【発明が解決しようとする課題】前述の半導体集積回路
素子及びその製造方法は、従来の一例に過ぎない。弾性
重合体を含むμ−ＢＧＡパッケージは、いろいろの変更
された構造を含み、その製造方法も様々である。しかし
ながら、いずれの場合においても、弾性重合体を含む半
導体素子は、弾性重合体の形成に関する下記の共通的な
問題点を有する。
素子及びその製造方法は、従来の一例に過ぎない。弾性
重合体を含むμ−ＢＧＡパッケージは、いろいろの変更
された構造を含み、その製造方法も様々である。しかし
ながら、いずれの場合においても、弾性重合体を含む半
導体素子は、弾性重合体の形成に関する下記の共通的な
問題点を有する。
【０００７】前述したように、従来の弾性重合体は、ス
クリーンプリント法により形成される。即ち、所定の粘
度を有する液状の弾性重合体をプリントした後、硬化さ
せる方法が用いられる。しかるに、液状の弾性重合体を
利用する場合、その厚さを一定に形成することが容易で
ない。弾性重合体の厚さ分布が一定でないと、弾性重合
体に接着される半導体チップの水平が破れ、ビームリー
ドが接合されなく、たとえ接合されてもビームリードの
接合部がボンディングパッドからずれる現象が生じるこ
とになる。なお、弾性重合体が硬化される前に弾性重合
体が移動すると、封止不良を招くことになり、かつチッ
プの位置移動を引き起こし、個別素子に分離する際に問
題をもたらす。
クリーンプリント法により形成される。即ち、所定の粘
度を有する液状の弾性重合体をプリントした後、硬化さ
せる方法が用いられる。しかるに、液状の弾性重合体を
利用する場合、その厚さを一定に形成することが容易で
ない。弾性重合体の厚さ分布が一定でないと、弾性重合
体に接着される半導体チップの水平が破れ、ビームリー
ドが接合されなく、たとえ接合されてもビームリードの
接合部がボンディングパッドからずれる現象が生じるこ
とになる。なお、弾性重合体が硬化される前に弾性重合
体が移動すると、封止不良を招くことになり、かつチッ
プの位置移動を引き起こし、個別素子に分離する際に問
題をもたらす。
【０００８】そこで、本発明の目的は、信頼性に優れた
弾性重合体を供給して、半導体集積回路素子を製造する
ことにある。本発明の他の目的は、大量の弾性重合体を
安定的に供給して、半導体集積回路素子を製造すること
にある。本発明の更に他の目的は、固体状の弾性重合体
をテープ配線基板に接着して、弾性重合体の形成工程に
おける信頼性を向上させることにある。
弾性重合体を供給して、半導体集積回路素子を製造する
ことにある。本発明の他の目的は、大量の弾性重合体を
安定的に供給して、半導体集積回路素子を製造すること
にある。本発明の更に他の目的は、固体状の弾性重合体
をテープ配線基板に接着して、弾性重合体の形成工程に
おける信頼性を向上させることにある。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
素子の製造方法は、（ａ）平らな面を有する固体状の弾
性重合体円板を準備する段階と、（ｂ）前記弾性重合体
円板を複数個の個別弾性重合体に切断する段階と、
（ｃ）第１面に各々ビームリードを有する複数の単位テ
ープ配線基板を含むテープ配線基板の前記単位テープ配
線基板第１面に前記記個別弾性重合体を各々接着する段
階と、（ｄ）活性面上のボンディングパッドが前記単位
テープ配線基板の第１面に対向されるようにして、前記
各個別弾性重合体に半導体チップを接着する段階と、
（ｅ）前記半導体チップ活性面上のボンディングパッド
に前記単位テープ配線基板第１面上のビームリードを接
合する段階と、（ｆ）前記半導体チップ及び前記ビーム
リードの接合部を封止する段階とを含むことを特徴とす
る。
素子の製造方法は、（ａ）平らな面を有する固体状の弾
性重合体円板を準備する段階と、（ｂ）前記弾性重合体
円板を複数個の個別弾性重合体に切断する段階と、
（ｃ）第１面に各々ビームリードを有する複数の単位テ
ープ配線基板を含むテープ配線基板の前記単位テープ配
線基板第１面に前記記個別弾性重合体を各々接着する段
階と、（ｄ）活性面上のボンディングパッドが前記単位
テープ配線基板の第１面に対向されるようにして、前記
各個別弾性重合体に半導体チップを接着する段階と、
（ｅ）前記半導体チップ活性面上のボンディングパッド
に前記単位テープ配線基板第１面上のビームリードを接
合する段階と、（ｆ）前記半導体チップ及び前記ビーム
リードの接合部を封止する段階とを含むことを特徴とす
る。
【００１０】上記の本発明による製造方法は、特に、平
らな面を有する固体状の弾性重合体円板を準備する。ま
た、前記（ｂ）段階の前に、前記弾性重合体円板を接着
テープに取り付けて固定する段階を更に含むことができ
る。さらに、前記単位テープ配線基板は第２面に複数の
ビアホールを有し、前記（ｆ）段階以後、前記ビアホー
ルに複数個の金属バンプを形成する段階を更に含み、そ
の後、前記テープ配線基板を切断することにより、複数
の個別半導体素子に分離する段階を更に含むことができ
る。
らな面を有する固体状の弾性重合体円板を準備する。ま
た、前記（ｂ）段階の前に、前記弾性重合体円板を接着
テープに取り付けて固定する段階を更に含むことができ
る。さらに、前記単位テープ配線基板は第２面に複数の
ビアホールを有し、前記（ｆ）段階以後、前記ビアホー
ルに複数個の金属バンプを形成する段階を更に含み、そ
の後、前記テープ配線基板を切断することにより、複数
の個別半導体素子に分離する段階を更に含むことができ
る。
【００１１】また、上記の本発明による製造方法におい
て、弾性重合体円板は１８０〜２２０μｍの厚さと、６
インチ又は８インチの直径とを有し、シリコン化合物か
らなることが好ましい。一方、テープ配線基板は銅配線
が形成されたポリイミドテープであり、前記ビームリー
ドが銅配線上に形成される。前記（ｃ）段階の前に前記
単位テープ配線基板の第１面に供給された接着剤によ
り、個別弾性重合体が前記各単位テープ配線基板に接着
されることが好ましい。
て、弾性重合体円板は１８０〜２２０μｍの厚さと、６
インチ又は８インチの直径とを有し、シリコン化合物か
らなることが好ましい。一方、テープ配線基板は銅配線
が形成されたポリイミドテープであり、前記ビームリー
ドが銅配線上に形成される。前記（ｃ）段階の前に前記
単位テープ配線基板の第１面に供給された接着剤によ
り、個別弾性重合体が前記各単位テープ配線基板に接着
されることが好ましい。
【００１２】なお、上記本発明による製造方法におい
て、前記（ｄ）段階は、熱を印加することにより、半導
体チップが個別弾性重合体に接着されることが望まし
い。また、前記（ｆ）段階は、所定の粘度を有する液状
の封止樹脂を塗布してなり、前記液状の封止樹脂が漏れ
ないように、前記テープ配線基板の第１面と反対側の第
２面にカバーフィルムが取り付けられて行われる。一
方、前記金属バンプとしては、ソルダボールが用いられ
る。
て、前記（ｄ）段階は、熱を印加することにより、半導
体チップが個別弾性重合体に接着されることが望まし
い。また、前記（ｆ）段階は、所定の粘度を有する液状
の封止樹脂を塗布してなり、前記液状の封止樹脂が漏れ
ないように、前記テープ配線基板の第１面と反対側の第
２面にカバーフィルムが取り付けられて行われる。一
方、前記金属バンプとしては、ソルダボールが用いられ
る。
【００１３】
【発明の実施の形態】以下、図面を参照しつつ本発明の
一実施形態をより詳しく説明する。図３は、弾性重合体
を含む半導体集積回路素子の本発明による製造方法４０
の一実施形態を示す流れ図である。また、図４乃至図１
２は、図３に示す製造方法４０の各段階を示す。図３乃
至図１２を参照して本発明による製造方法の一実施形態
を説明する。全図面において、同一符号は同一構成要素
を示す。
一実施形態をより詳しく説明する。図３は、弾性重合体
を含む半導体集積回路素子の本発明による製造方法４０
の一実施形態を示す流れ図である。また、図４乃至図１
２は、図３に示す製造方法４０の各段階を示す。図３乃
至図１２を参照して本発明による製造方法の一実施形態
を説明する。全図面において、同一符号は同一構成要素
を示す。
【００１４】一実施形態の製造工程は、弾性重合体円板
の準備段階（図３の４１）から始まる。図４に示すよう
に、弾性重合体円板５０は、平らな面を有する固体状で
あり、６インチ又は８インチの直径ｄを有する。上記の
ように、実際の半導体ウェハと類似する形態は、既存の
半導体素子の製造設備を利用可能にする。さらに、固体
状の弾性重合体円板は、従来の液状の弾性重合体円板に
比べ充分な厚さが確保可能である。そこで、従来の弾性
重合体円板に関する重要な問題が防止される。弾性重合
体円板５０の厚さｔは、約１８０〜２２０μｍの範囲で
所望の厚さに形成することができる。弾性重合体をなす
物質としてはシリコンが好ましいが、その他の物質も使
用可能である。
の準備段階（図３の４１）から始まる。図４に示すよう
に、弾性重合体円板５０は、平らな面を有する固体状で
あり、６インチ又は８インチの直径ｄを有する。上記の
ように、実際の半導体ウェハと類似する形態は、既存の
半導体素子の製造設備を利用可能にする。さらに、固体
状の弾性重合体円板は、従来の液状の弾性重合体円板に
比べ充分な厚さが確保可能である。そこで、従来の弾性
重合体円板に関する重要な問題が防止される。弾性重合
体円板５０の厚さｔは、約１８０〜２２０μｍの範囲で
所望の厚さに形成することができる。弾性重合体をなす
物質としてはシリコンが好ましいが、その他の物質も使
用可能である。
【００１５】次は、図５に示すように、弾性重合体円板
５０を接着テープ５２により固定手段５１に取り付けて
固定させる段階（図３の４２）である。このように固定
する理由は、引き続く工程の切断段階（図３の４３）に
おいて、弾性重合体円板５０が動くことを防止するため
である。固定手段５１としては金属支持リングが好まし
いが、その他の部品を用いることもできる。
５０を接着テープ５２により固定手段５１に取り付けて
固定させる段階（図３の４２）である。このように固定
する理由は、引き続く工程の切断段階（図３の４３）に
おいて、弾性重合体円板５０が動くことを防止するため
である。固定手段５１としては金属支持リングが好まし
いが、その他の部品を用いることもできる。
【００１６】接着テープ５２が取り付けられている弾性
重合体円板５０は、接着テープ５２で覆われた状態で、
次の工程の切断段階（図３の４３）に投入される。図６
には、弾性重合体円板５０を個別弾性重合体に切断する
段階（図３の４３）が示されている。図６のように、切
削器５３にて弾性重合体円板５０を所望のサイズに切断
すると、半導体素子の製造に必要な個別弾性重合体が得
られる。しかしながら、個別弾性重合体は、接着テープ
５２に接着されたまま固定されている。
重合体円板５０は、接着テープ５２で覆われた状態で、
次の工程の切断段階（図３の４３）に投入される。図６
には、弾性重合体円板５０を個別弾性重合体に切断する
段階（図３の４３）が示されている。図６のように、切
削器５３にて弾性重合体円板５０を所望のサイズに切断
すると、半導体素子の製造に必要な個別弾性重合体が得
られる。しかしながら、個別弾性重合体は、接着テープ
５２に接着されたまま固定されている。
【００１７】図７は、個別弾性重合体５７をテープ配線
基板５４に接着する段階（図３の４４）を示している。
テープ配線基板５４は、多数の単位テープ配線基板５５
から構成され、多数の半導体素子を同時に製造すること
ができる。テープ配線基板５４の構造、材質、製造方法
は、図１に示した従来のテープ配線基板１６と同様であ
る。一般的に、ポリイミドテープ５５ａからなる単位テ
ープ配線基板５５は、図８（Ｂ）に示すように、第１面
にはビームリード５５ｃ及び銅配線５５ｂを含み、第２
面には金属バンプのためのビアホール５５ｄを含む。個
別弾性重合体５７は、接着剤５６により単位テープ配線
基板５５の第１面に接着される。より効率的な接着のた
め、第１面には前記接着剤５６が塗布される。接着剤５
６としては、エポキシ又はシリコン系列の樹脂が用いら
れ、ドッティング（dotting ）又はプリント（printin
g）法により単位テープ配線基板５５上に塗布される。
個別弾性重合体５７の接着後、必要により硬化工程を経
ることもできる。
基板５４に接着する段階（図３の４４）を示している。
テープ配線基板５４は、多数の単位テープ配線基板５５
から構成され、多数の半導体素子を同時に製造すること
ができる。テープ配線基板５４の構造、材質、製造方法
は、図１に示した従来のテープ配線基板１６と同様であ
る。一般的に、ポリイミドテープ５５ａからなる単位テ
ープ配線基板５５は、図８（Ｂ）に示すように、第１面
にはビームリード５５ｃ及び銅配線５５ｂを含み、第２
面には金属バンプのためのビアホール５５ｄを含む。個
別弾性重合体５７は、接着剤５６により単位テープ配線
基板５５の第１面に接着される。より効率的な接着のた
め、第１面には前記接着剤５６が塗布される。接着剤５
６としては、エポキシ又はシリコン系列の樹脂が用いら
れ、ドッティング（dotting ）又はプリント（printin
g）法により単位テープ配線基板５５上に塗布される。
個別弾性重合体５７の接着後、必要により硬化工程を経
ることもできる。
【００１８】以上のように、単位テープ配線基板５５に
取り付けられて半導体集積回路素子を構成する個別弾性
重合体５７は固体状であり、予め所望の厚さに均一に形
成されている。したがって、液状の弾性重合体を使用す
る従来の方法に比べ、優れた信頼性を保障することがで
き、従来の問題点を解決可能になる。単位テープ配線基
板５５に接着される個別弾性重合体５７は、特に弾性重
合体円板５０の中央部から供給されることが好ましい。
その理由は、弾性重合体円板５０の中央部の厚さの分布
が端部の厚さ分布に比べて一層均一であるためである。
取り付けられて半導体集積回路素子を構成する個別弾性
重合体５７は固体状であり、予め所望の厚さに均一に形
成されている。したがって、液状の弾性重合体を使用す
る従来の方法に比べ、優れた信頼性を保障することがで
き、従来の問題点を解決可能になる。単位テープ配線基
板５５に接着される個別弾性重合体５７は、特に弾性重
合体円板５０の中央部から供給されることが好ましい。
その理由は、弾性重合体円板５０の中央部の厚さの分布
が端部の厚さ分布に比べて一層均一であるためである。
【００１９】図８（Ａ）のように、個別弾性重合体５７
がテープ配線基板５４の単位テープ配線基板５５上に形
成された後、各半導体チップ５８が各々の個別弾性重合
体５７に接着される（図３の４５）。図８（Ｂ）は、半
導体チップ５８が個別弾性重合体５７に完全に接着され
た状態を示す。半導体チップ５８は、活性面に多数のボ
ンディングパッド５８ａを含む。半導体チップ５８が個
別弾性重合体５７に接着される際、上記活性面は単位テ
ープ配線基板５５に向き、ボンディングパッド５８ａは
単位テープ配線基板５５の第１面に向いて露出される。
そのため、ビームリード５５ｃが、次の段階でボンディ
ングパッド５８ａにボンディングされる。接着工程で
は、別途の接着手段が用いられるが、約１４０℃の熱を
印加することにより、半導体チップ５８が個別弾性重合
体５７に直接接着されるようにすることが好ましい。図
８（Ｂ）において、″５７ａ″は、半導体チップ５８に
接着された個別弾性重合体５７上部の接着層を示す。一
方、図８（Ｂ）に示す断面構造のように、単位テープ配
線基板５５は、ポリイミドテープ５５ａに形成された銅
配線５５ｂと、半導体チップ５８のボンディングパッド
５８ａに接合されるための金材質のビームリード５５ｃ
と、ソルダボール（図１１の６２）が形成されるための
ビアホール５５ｄとを含む。
がテープ配線基板５４の単位テープ配線基板５５上に形
成された後、各半導体チップ５８が各々の個別弾性重合
体５７に接着される（図３の４５）。図８（Ｂ）は、半
導体チップ５８が個別弾性重合体５７に完全に接着され
た状態を示す。半導体チップ５８は、活性面に多数のボ
ンディングパッド５８ａを含む。半導体チップ５８が個
別弾性重合体５７に接着される際、上記活性面は単位テ
ープ配線基板５５に向き、ボンディングパッド５８ａは
単位テープ配線基板５５の第１面に向いて露出される。
そのため、ビームリード５５ｃが、次の段階でボンディ
ングパッド５８ａにボンディングされる。接着工程で
は、別途の接着手段が用いられるが、約１４０℃の熱を
印加することにより、半導体チップ５８が個別弾性重合
体５７に直接接着されるようにすることが好ましい。図
８（Ｂ）において、″５７ａ″は、半導体チップ５８に
接着された個別弾性重合体５７上部の接着層を示す。一
方、図８（Ｂ）に示す断面構造のように、単位テープ配
線基板５５は、ポリイミドテープ５５ａに形成された銅
配線５５ｂと、半導体チップ５８のボンディングパッド
５８ａに接合されるための金材質のビームリード５５ｃ
と、ソルダボール（図１１の６２）が形成されるための
ビアホール５５ｄとを含む。
【００２０】図９は、ビームリード５５ｃの接合段階
（図３の４６）を示す。同図に示すように、ボンディン
グツール（bonding tool）５９により、ビームリード５
５ｃが半導体チップ５８のボンディングパッド５８ａに
接合される。ビームリード５５ｃが切断される部分に予
め切り込み（ノッチ；notch ）を形成しておき、ボンデ
ィングツール５９の押圧力によりビームリード５５ｃを
容易に切断することができる。
（図３の４６）を示す。同図に示すように、ボンディン
グツール（bonding tool）５９により、ビームリード５
５ｃが半導体チップ５８のボンディングパッド５８ａに
接合される。ビームリード５５ｃが切断される部分に予
め切り込み（ノッチ；notch ）を形成しておき、ボンデ
ィングツール５９の押圧力によりビームリード５５ｃを
容易に切断することができる。
【００２１】図１０は、封止段階（図３の４７）を示し
ている。封止工程は、外部に露出される半導体チップ５
８の活性面５８ｂ及びビームリード５５ｃのチップ接合
部分などを保護するために必要であり、所定の粘度を有
する液状の封止樹脂６１を塗布して硬化させる。一方、
封止樹脂６１を塗布する前に、テープ配線基板５４の第
１面と反対側の第２面に、カバーフィルム６０を取り付
けて、封止樹脂６１が漏れることを防止する。カバーフ
ィルム６０は、封止樹脂６１の硬化後、除去される。
ている。封止工程は、外部に露出される半導体チップ５
８の活性面５８ｂ及びビームリード５５ｃのチップ接合
部分などを保護するために必要であり、所定の粘度を有
する液状の封止樹脂６１を塗布して硬化させる。一方、
封止樹脂６１を塗布する前に、テープ配線基板５４の第
１面と反対側の第２面に、カバーフィルム６０を取り付
けて、封止樹脂６１が漏れることを防止する。カバーフ
ィルム６０は、封止樹脂６１の硬化後、除去される。
【００２２】カバーフィルム６０が除去され、ビアホー
ル５５ｂが外部に露出されることにより、ソルダボール
６２の形成が可能になる。図１１は、ソルダボール６２
の形成段階（図３の４８）を示す。ビアホール５５ｄを
介して露出される銅配線５５ｂにフラックスを塗布した
後、球形のソルダボールを載せて、リフロー（reflow）
させることにより、ソルダボール６２が形成される。ソ
ルダボール６２の代わりに、ニッケル（Ｎｉ）又は金材
質のバンプを利用することができる。
ル５５ｂが外部に露出されることにより、ソルダボール
６２の形成が可能になる。図１１は、ソルダボール６２
の形成段階（図３の４８）を示す。ビアホール５５ｄを
介して露出される銅配線５５ｂにフラックスを塗布した
後、球形のソルダボールを載せて、リフロー（reflow）
させることにより、ソルダボール６２が形成される。ソ
ルダボール６２の代わりに、ニッケル（Ｎｉ）又は金材
質のバンプを利用することができる。
【００２３】本発明による半導体集積回路素子の製造方
法の最終段階は、図１２に示すように、各々の個別半導
体集積回路素子７０に分離する段階（図３の４９）であ
る。即ち、分離手段６３にて封止樹脂６１の外郭および
テープ配線基板５４を切断することにより、個別半導体
集積回路素子７０が得られる。
法の最終段階は、図１２に示すように、各々の個別半導
体集積回路素子７０に分離する段階（図３の４９）であ
る。即ち、分離手段６３にて封止樹脂６１の外郭および
テープ配線基板５４を切断することにより、個別半導体
集積回路素子７０が得られる。
【００２４】以上のように、本発明の方法により製造さ
れる半導体集積回路素子７０は、図１に示した従来の半
導体集積回路素子１０に比べ、その構造面において別の
差異はない。しかしながら、個別弾性重合体５７を形成
する方法が異なることは明らかで、それによる効果の差
異も大きい。
れる半導体集積回路素子７０は、図１に示した従来の半
導体集積回路素子１０に比べ、その構造面において別の
差異はない。しかしながら、個別弾性重合体５７を形成
する方法が異なることは明らかで、それによる効果の差
異も大きい。
【００２５】
【発明の効果】以上説明したように、本発明の製造方法
によると、予め所望の厚さに均一に形成されている固体
状の弾性重合体をテープ配線基板に接着して半導体集積
回路素子を製造するため、液状の弾性重合体をテープ配
線基板に直接プリントして硬化する従来の方法に比べ、
一層信頼性が向上する。また、半導体ウェハと類似する
形態に弾性重合体を製造して個別弾性重合体を供給する
ため、大量生産に適合し、既存の設備をそのまま使用し
て、追加費用の負担が少なくなる。
によると、予め所望の厚さに均一に形成されている固体
状の弾性重合体をテープ配線基板に接着して半導体集積
回路素子を製造するため、液状の弾性重合体をテープ配
線基板に直接プリントして硬化する従来の方法に比べ、
一層信頼性が向上する。また、半導体ウェハと類似する
形態に弾性重合体を製造して個別弾性重合体を供給する
ため、大量生産に適合し、既存の設備をそのまま使用し
て、追加費用の負担が少なくなる。
【図１】従来の弾性重合体を含む典型的な半導体集積回
路素子の一例を示す断面図。
路素子の一例を示す断面図。
【図２】図１に示す半導体集積回路素子の従来の製造方
法を示す流れ図。
法を示す流れ図。
【図３】本発明による半導体集積回路素子の製造方法の
一実施例を示す流れ図。
一実施例を示す流れ図。
【図４】弾性重合体円板を準備する段階を示す斜視図。
【図５】弾性重合体円板を接着テープにより固定手段に
取り付けて固定させる段階を示す斜視図。
取り付けて固定させる段階を示す斜視図。
【図６】弾性重合体円板を個別弾性重合体に切断する段
階を示す斜視図。
階を示す斜視図。
【図７】個別弾性重合体をテープ配線基板に接着する段
階を示す斜視図。
階を示す斜視図。
【図８】半導体チップを個別弾性重合体に接着する段階
を示す斜視図及び断面図。
を示す斜視図及び断面図。
【図９】ビームリードの接合段階を示す断面図。
【図１０】封止段階を示す断面図。
【図１１】ソルダボールの形成段階を示す断面図。
【図１２】個別半導体集積回路素子に分離する段階を示
す断面図。
す断面図。
５０ 弾性重合体円板
５４ テープ配線基板
５５ 単位テープ配線基板
５６ 接着剤
５７ 個別弾性重合体
フロントページの続き
(56)参考文献 特開 平９−260536（ＪＰ，Ａ)
特開 平９−275161（ＪＰ，Ａ)
特開 平９−116041（ＪＰ，Ａ)
特開 平11−67848（ＪＰ，Ａ)
特開 平10−223805（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (13)
- 【請求項１】 （ａ）平らな面を有する固体状の弾性重
合体円板を準備する段階と、 （ｂ）前記弾性重合体円板を複数個の個別弾性重合体に
切断する段階と、 （ｃ）第１面に各々ビームリードを有する複数の単位テ
ープ配線基板を含むテープ配線基板の前記単位テープ配
線基板第１面に前記個別弾性重合体を各々接着する段階
と、 （ｄ）活性面上のボンディングパッドが前記単位テープ
配線基板の第１面に対向されるようにして、前記各個別
弾性重合体に半導体チップを接着する段階と、 （ｅ）前記半導体チップ活性面上のボンディングパッド
に前記単位テープ配線基板第１面上のビームリードを接
合する段階と、 （ｆ）前記半導体チップ及び前記ビームリードの接合部
を封止する段階とを含むことを特徴とする半導体集積回
路素子の製造方法。 - 【請求項２】 前記（ｂ）段階の前に、前記弾性重合体
円板を接着テープに取り付けて固定手段に固定する段階
を更に含むことを特徴とする請求項１に記載の半導体集
積回路素子の製造方法。 - 【請求項３】 前記弾性重合体円板は１８０〜２２０μ
ｍの厚さを有することを特徴とする請求項１に記載の半
導体集積回路素子の製造方法。 - 【請求項４】 前記弾性重合体円板は６インチ又は８イ
ンチの直径を有することを特徴とする請求項１に記載の
半導体集積回路素子の製造方法。 - 【請求項５】 前記弾性重合体円板はシリコン化合物か
らなることを特徴とする請求項１に記載の半導体集積回
路素子の製造方法。 - 【請求項６】 前記テープ配線基板は、銅配線が形成さ
れたポリイミドテープであり、前記ビームリードが銅配
線上に形成されることを特徴とする請求項１に記載の半
導体集積回路素子の製造方法。 - 【請求項７】 前記（ｃ）段階の前に前記単位テープ配
線基板の第１面に供給された接着剤により、前記個別弾
性重合体が前記各単位テープ配線基板に接着されること
を特徴とする請求項１に記載の半導体集積回路素子の製
造方法。 - 【請求項８】 前記（ｄ）段階は、熱を印加することに
より、半導体チップが個別弾性重合体に直接接着される
ことを特徴とする請求項１に記載の半導体集積回路素子
の製造方法。 - 【請求項９】 前記（ｆ）段階は、所定の粘度を有する
液状の封止樹脂を塗布してなることを特徴とする請求項
１に記載の半導体集積回路素子の製造方法。 - 【請求項１０】 前記（ｆ）段階は、前記液状の封止樹
脂が漏れないように、前記テープ配線基板の第１面と反
対側の第２面にカバーフィルムが取り付けられて行われ
ることを特徴とする請求項９に記載の半導体集積回路素
子の製造方法。 - 【請求項１１】 前記単位テープ配線基板は第２面に複
数のビアホールを有し、前記（ｆ）段階以後、前記ビア
ホールに複数個の金属バンプを形成する段階を更に含む
ことを特徴とする請求項１に記載の半導体集積回路素子
の製造方法。 - 【請求項１２】 前記金属バンプとしてはソルダボール
が用いられることを特徴とする請求項１１に記載の半導
体集積回路素子の製造方法。 - 【請求項１３】 前記テープ配線基板を切断することに
より、複数の個別半導体素子に分離する段階を更に含む
ことを特徴とする請求項１１に記載の半導体集積回路素
子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998P-290 | 1998-01-08 | ||
| KR1019980000290A KR100247463B1 (ko) | 1998-01-08 | 1998-01-08 | 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251474A JPH11251474A (ja) | 1999-09-17 |
| JP3507349B2 true JP3507349B2 (ja) | 2004-03-15 |
Family
ID=19531129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34614798A Expired - Fee Related JP3507349B2 (ja) | 1998-01-08 | 1998-12-04 | 弾性重合体を含む半導体集積回路素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6103554A (ja) |
| JP (1) | JP3507349B2 (ja) |
| KR (1) | KR100247463B1 (ja) |
| TW (1) | TW497229B (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100267667B1 (ko) * | 1998-07-18 | 2000-10-16 | 윤종용 | 센터 패드형 반도체 패키지 소자의 제조 방법 |
| US6274937B1 (en) * | 1999-02-01 | 2001-08-14 | Micron Technology, Inc. | Silicon multi-chip module packaging with integrated passive components and method of making |
| US6656765B1 (en) * | 2000-02-02 | 2003-12-02 | Amkor Technology, Inc. | Fabricating very thin chip size semiconductor packages |
| US7264991B1 (en) * | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
| JP3542080B2 (ja) * | 2001-03-30 | 2004-07-14 | リンテック株式会社 | 半導体チップ担持用接着テープ・シート、半導体チップ担持体、半導体チップマウント方法および半導体チップ包装体 |
| US6927471B2 (en) * | 2001-09-07 | 2005-08-09 | Peter C. Salmon | Electronic system modules and method of fabrication |
| US7297572B2 (en) * | 2001-09-07 | 2007-11-20 | Hynix Semiconductor, Inc. | Fabrication method for electronic system modules |
| US6881609B2 (en) * | 2001-09-07 | 2005-04-19 | Peter C. Salmon | Component connections using bumps and wells |
| US20030132513A1 (en) * | 2002-01-11 | 2003-07-17 | Motorola, Inc. | Semiconductor package device and method |
| US7505862B2 (en) * | 2003-03-07 | 2009-03-17 | Salmon Technologies, Llc | Apparatus and method for testing electronic systems |
| US7408258B2 (en) * | 2003-08-20 | 2008-08-05 | Salmon Technologies, Llc | Interconnection circuit and electronic module utilizing same |
| US20050184376A1 (en) * | 2004-02-19 | 2005-08-25 | Salmon Peter C. | System in package |
| US20050255722A1 (en) * | 2004-05-07 | 2005-11-17 | Salmon Peter C | Micro blade assembly |
| US6981880B1 (en) * | 2004-06-22 | 2006-01-03 | International Business Machines Corporation | Non-oriented wire in elastomer electrical contact |
| US7427809B2 (en) * | 2004-12-16 | 2008-09-23 | Salmon Technologies, Llc | Repairable three-dimensional semiconductor subsystem |
| US20070007983A1 (en) * | 2005-01-06 | 2007-01-11 | Salmon Peter C | Semiconductor wafer tester |
| JP5022576B2 (ja) * | 2005-07-08 | 2012-09-12 | 株式会社ジャパンディスプレイイースト | 表示パネルおよび表示装置 |
| US20070023923A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Flip chip interface including a mixed array of heat bumps and signal bumps |
| US20070023889A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Copper substrate with feedthroughs and interconnection circuits |
| US7586747B2 (en) | 2005-08-01 | 2009-09-08 | Salmon Technologies, Llc. | Scalable subsystem architecture having integrated cooling channels |
| US20070023904A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Electro-optic interconnection apparatus and method |
| US7967184B2 (en) * | 2005-11-16 | 2011-06-28 | Sandisk Corporation | Padless substrate for surface mounted components |
| US7684205B2 (en) * | 2006-02-22 | 2010-03-23 | General Dynamics Advanced Information Systems, Inc. | System and method of using a compliant lead interposer |
| US7554198B2 (en) * | 2006-06-29 | 2009-06-30 | Intel Corporation | Flexible joint methodology to attach a die on an organic substrate |
| TWI339865B (en) * | 2007-08-17 | 2011-04-01 | Chipmos Technologies Inc | A dice rearrangement package method |
| TWI345276B (en) * | 2007-12-20 | 2011-07-11 | Chipmos Technologies Inc | Dice rearrangement package structure using layout process to form a compliant configuration |
| TWI364801B (en) * | 2007-12-20 | 2012-05-21 | Chipmos Technologies Inc | Dice rearrangement package structure using layout process to form a compliant configuration |
| US8957518B2 (en) * | 2012-01-04 | 2015-02-17 | Mediatek Inc. | Molded interposer package and method for fabricating the same |
| US9698070B2 (en) * | 2013-04-11 | 2017-07-04 | Infineon Technologies Ag | Arrangement having a plurality of chips and a chip carrier, and a processing arrangement |
| CN109037874B (zh) * | 2018-07-26 | 2020-08-25 | 胡南 | 在石英电路上制作梁式引线的方法 |
| CN109192764B (zh) * | 2018-09-11 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种柔性显示面板及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4716081A (en) * | 1985-07-19 | 1987-12-29 | Ercon, Inc. | Conductive compositions and conductive powders for use therein |
| US5477611A (en) * | 1993-09-20 | 1995-12-26 | Tessera, Inc. | Method of forming interface between die and chip carrier |
| US5776796A (en) * | 1994-05-19 | 1998-07-07 | Tessera, Inc. | Method of encapsulating a semiconductor package |
| US5518964A (en) * | 1994-07-07 | 1996-05-21 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation and bonding |
| US5659952A (en) * | 1994-09-20 | 1997-08-26 | Tessera, Inc. | Method of fabricating compliant interface for semiconductor chip |
| JP3224978B2 (ja) * | 1995-10-27 | 2001-11-05 | 富士通株式会社 | 半導体装置 |
| JP3604248B2 (ja) * | 1997-02-25 | 2004-12-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-01-08 KR KR1019980000290A patent/KR100247463B1/ko not_active IP Right Cessation
- 1998-08-24 TW TW087113926A patent/TW497229B/zh not_active IP Right Cessation
- 1998-12-04 JP JP34614798A patent/JP3507349B2/ja not_active Expired - Fee Related
- 1998-12-23 US US09/219,015 patent/US6103554A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100247463B1 (ko) | 2000-03-15 |
| KR19990065152A (ko) | 1999-08-05 |
| US6103554A (en) | 2000-08-15 |
| JPH11251474A (ja) | 1999-09-17 |
| TW497229B (en) | 2002-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507349B2 (ja) | 弾性重合体を含む半導体集積回路素子の製造方法 | |
| US6260264B1 (en) | Methods for making z-axis electrical connections | |
| US6710454B1 (en) | Adhesive layer for an electronic apparatus having multiple semiconductor devices | |
| KR100652242B1 (ko) | 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법 | |
| JP2000058709A (ja) | 突起電極構造および突起電極形成方法 | |
| US6815831B2 (en) | Flip-chip device with multi-layered underfill having graded coefficient of thermal expansion | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| JP5090610B2 (ja) | フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング | |
| JPH1154556A (ja) | 半導体装置とその製造方法 | |
| US20070102827A1 (en) | Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding | |
| JP2701589B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000133738A (ja) | チップスケ―ルパッケ―ジの製造方法 | |
| US6562663B2 (en) | Microelectronic assembly with die support and method | |
| US6916687B2 (en) | Bump process for flip chip package | |
| KR100405771B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3892359B2 (ja) | 半導体チップの実装方法 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| US6475829B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| US6869832B2 (en) | Method for planarizing bumped die | |
| JP3319455B2 (ja) | 半導体装置の製造方法 | |
| JP2005019815A (ja) | 半導体装置およびその製造方法、回路基板ならびに電子機器 | |
| JP2001068603A (ja) | 半導体装置及びその製造方法 | |
| JPH09246326A (ja) | フリップチップ実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031218 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |