KR19990065152A - 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법 - Google Patents

탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법 Download PDF

Info

Publication number
KR19990065152A
KR19990065152A KR1019980000290A KR19980000290A KR19990065152A KR 19990065152 A KR19990065152 A KR 19990065152A KR 1019980000290 A KR1019980000290 A KR 1019980000290A KR 19980000290 A KR19980000290 A KR 19980000290A KR 19990065152 A KR19990065152 A KR 19990065152A
Authority
KR
South Korea
Prior art keywords
elastomer
integrated circuit
manufacturing
circuit device
semiconductor integrated
Prior art date
Application number
KR1019980000290A
Other languages
English (en)
Other versions
KR100247463B1 (ko
Inventor
손대우
이윤수
김병만
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980000290A priority Critical patent/KR100247463B1/ko
Priority to TW087113926A priority patent/TW497229B/zh
Priority to JP34614798A priority patent/JP3507349B2/ja
Priority to US09/219,015 priority patent/US6103554A/en
Publication of KR19990065152A publication Critical patent/KR19990065152A/ko
Application granted granted Critical
Publication of KR100247463B1 publication Critical patent/KR100247463B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 탄성중합체를 포함하는 반도체 집적회로 소자를 제조함에 있어서 신뢰성이 우수한 탄성중합체를 대량으로 공급하여 반도체 집적회로 소자를 제조하는 방법에 관한 것이다. μ-BGA와 같이 탄성중합체를 포함하는 반도체 소자들은 액상의 탄성중합체를 테이프 배선기판에 프린트한 후 경화하는 방법으로 탄성중합체를 형성해 왔다. 그러나 이와 같은 종래의 방법은 액상의 탄성중합체를 사용하다 보니 탄성중합체 두께의 불균일, 빔 리드 접합의 불량, 봉지 불량 등의 문제가 있다. 본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 소정의 직경과 두께를 가지는 웨이퍼 형태의 탄성중합체 원판으로부터 개별 탄성중합체를 절삭하여 분리한 후 테이프 배선기판에 접착하는 방법에 관한 것이다. 따라서, 본 발명은 미리 원하는 두께로 균일하게 형성되어 있는 고체 상태의 탄성중합체를 테이프 배선기판에 접착하기 때문에 신뢰성이 향상되며, 웨이퍼와 유사한 탄성중합체 원판으로부터 개별 탄성중합체들을 공급하기 때문에 대량 생산에 적합할 뿐만 아니라, 기존의 설비들을 그대로 이용할 수 있어서 추가 비용 부담이 덜하다는 장점이 있다.

Description

탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법 (Method for manufacturing semiconductor integrated circuit device having elastomer)
본 발명은 반도체 집적회로 소자의 제조 방법에 관한 것으로서, 보다 구체적으로는 탄성중합체를 포함하는 반도체 집적회로 소자를 제조함에 있어서 신뢰성이 우수한 탄성중합체를 대량으로 공급하여 반도체 집적회로 소자를 제조하는 방법에 관한 것이다.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(ball grid array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임(lead frame) 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면을 솔더 볼(solder ball)들의 형성 영역으로 제공할 수 있기 때문에, 모 기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 안고 있다. 즉, 반도체 칩의 실장을 위하여 회로 배선이 형성되지 않는 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 크기의 패키지(chip size package; CSP)이다.
CSP는 최근 몇 년 사이에 미국, 일본, 한국 등의 십수개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 CSP 중의 하나가 미국 테세라(Tessera) 사에서 개발한 마이크로 볼 그리드 어레이(μ-BGA) 패키지이다. μ-BGA에 적용되는 인쇄회로기판은 두께가 얇고 유연성을 갖는 테이프 배선기판이다. 그리고 μ-BGA의 특징 중의 하나는 반도체 칩과 테이프 배선기판 사이에 탄성중합체(elastomer)가 개재된다는 점이다.
도 1은 탄성중합체(17)를 포함하는 전형적인 반도체 집적회로 소자(10)로서, μ-BGA의 한 예를 나타내는 단면도이다. 도 1을 참조하면, 폴리이미드 테이프(13; polyimide tape)에 형성된 구리 배선(14; Cu trace)과 빔 리드(15; beam lead)가 테이프 배선기판(16)을 구성하며, 탄성중합체(17)가 테이프 배선기판(16)과 반도체 칩(11) 사이에 개재된다. 금(Au) 재질의 빔 리드(15)는 반도체 칩(11)의 본딩 패드(12; bonding pad)와 접합되며, 폴리이미드 테이프(13)에 형성된 비아 홀(18; via hole)을 통하여 구리 배선(14)과 솔더 볼(20; solder ball)이 접속된다. 본딩 패드(12)와 빔 리드(15)의 접합 부분은 봉지수지(19)에 의하여 보호된다.
이와 같은 구조를 가지는 반도체 집적회로 소자(10)의 종래의 제조 방법(30)이 도 2에 각 단계들의 흐름으로 나타나 있다. 도 2에 도시된 각 제조 단계들을 도 1에 도시된 집적회로 소자(10)의 구조와 연관지어 설명하자면 다음과 같다. 우선, 사진석판술(photolithography)을 이용하여 테이프 배선기판(16)을 제조(31)한다. 즉, 폴리이미드 테이프(13)에 구리 배선(14)과 빔 리드(15)의 패턴을 형성하며, 솔더 볼(20)을 위한 비아 홀(18)을 형성한다. 그리고 나서, 테이프 배선기판(16)에 소정의 두께로 탄성중합체(17)를 형성(32)한다. 탄성중합체(17)의 형성 방법은 보통 스크린 프린트(screen print)법이 이용되며, 2차에 걸쳐서 이루어지기도 한다. 탄성중합체(17)가 형성되고 나면 반도체 칩(11)을 접착(33)하며, 테이프 배선기판(16)의 빔 리드(15)들을 반도체 칩(11)의 본딩 패드(12)들에 접합(34)하게 된다. 계속해서 봉지수지(19)로 접합부분을 봉지(35)한 후, 테이프 배선기판(16)의 비아 홀(18)에 솔더 볼(20)을 형성(36)한다. 마지막으로 각각의 개별 소자(10)들로 분리(37)하게 되면 제조 공정(30)이 완료된다.
지금까지 설명한 반도체 집적회로 소자 및 그를 제조하는 종래의 방법은 한 예에 불과하다. 탄성중합체를 포함하는 μ-BGA는 여러 가지 변형된 구조를 가질 수 있으며, 그 제조 방법 또한 다양하다. 그러나 어느 경우든지 탄성중합체를 포함하는 반도체 소자들은 탄성중합체의 형성과 관련하여 공통적으로 문제점들을 안고 있다.
앞서 언급하였듯이 종래의 탄성중합체는 스크린 프린트법으로 형성된다. 즉, 소정의 점도를 가지는 액상의 탄성중합체를 프린트한 후 경화시키는 방법을 이용한다. 그런데, 액상의 탄성중합체를 이용하다 보니 그 두께를 일정하게 형성하기가 쉽지 않다. 탄성중합체의 두께 분포가 고르지 못할 경우, 탄성중합체에 접착되는 반도체 칩의 수평이 틀어지면서 빔 리드 접합이 되지 않거나, 접합되더라도 빔 리드의 접합부가 본딩 패드와 어긋나는 현상이 발생할 수 있다. 그리고, 탄성중합체의 형성시 액상의 탄성중합체가 본딩 패드 쪽으로 흘러 넘쳐 빔 리드 접합을 방해할 수 있다. 또한, 탄성중합체가 채 경화되기 전에 탄성중합체의 위치이동으로 말미암아 봉지 불량을 일으키거나, 칩의 위치이동을 야기하여 개별 소자로 분리될 때 문제를 낳을 수 있다.
따라서 본 발명의 목적은 신뢰성이 우수한 탄성중합체를 공급하여 반도체 집적회로 소자를 제조하기 위한 것이다.
본 발명의 다른 목적은 대량의 탄성중합체를 안정적으로 공급하여 반도체 집적회로 소자를 제조하기 위한 것이다.
본 발명의 또 다른 목적은 고체 상태의 탄성중합체를 테이프 배선기판에 접착시켜 탄성중합체 형성 공정의 신뢰성을 향상시키기 위한 것이다.
도 1은 탄성중합체를 포함하는 전형적인 반도체 집적회로 소자의 한 예를 나타내는 단면도,
도 2는 도 1에 도시된 반도체 집적회로 소자의 종래의 제조 방법을 나타내는 공정 흐름도,
도 3은 탄성중합체를 포함하는 반도체 집적회로 소자의 본 발명에 따른 제조 방법의 실시예를 나타내는 공정 흐름도,
도 4 내지 도 12는 도 3에 도시된 제조 방법의 각 단계들을 보여주는 도면들로서,
도 4는 탄성중합체 원판을 도시한 사시도,
도 5는 탄성중합체 원판을 고정 링에 링 테이프로 부착하는 단계를 보여주는 사시도,
도 6은 탄성중합체 원판을 개별 탄성중합체들로 절삭하는 단계를 보여주는 사시도,
도 7은 개별 탄성중합체를 테이프 배선기판에 접착하는 단계를 보여주는 사시도,
도 8a 및 도 8b는 반도체 칩을 개별 탄성중합체에 접착하는 단계를 보여주는 사시도 및 단면도,
도 9는 빔 리드 접합 단계를 보여주는 단면도,
도 10은 봉지 단계를 보여주는 단면도,
도 11은 솔더 볼의 형성 단계를 보여주는 단면도,
도 12는 개별 반도체 집적회로 소자로 분리하는 단계를 보여주는 단면도이다.
도면의 주요 부분에 대한 부호의 설명
10: 반도체 집적회로 소자 11: 반도체 칩
12: 본딩 패드(bonding pad) 13: 폴리이미드 테이프(polyimide tape)
14: 구리 배선 15: 빔 리드(beam lead)
16: 테이프 배선기판 17: 탄성중합체(elastomer)
18: 비아 홀(via hole) 19: 봉지수지
20: 솔더 볼(solder ball) 50: 탄성중합체 원판
51: 고정 링 52: 링 테이프(ring tape)
53: 절삭기 54: 테이프 배선기판
55: 단위 테이프 배선기판 55a: 폴리이미드 테이프(polyimide tape)
55b: 구리 배선 55c: 빔 리드(beam lead)
55d: 비아 홀(via hole) 56: 접착제
57: 개별 탄성중합체 57a: 접착층
58: 반도체 칩 58a: 본딩 패드(bonding pad)
58b: 활성면 59: 본딩 툴(bonding tool)
60: 커버 필름(cover film) 61: 봉지수지
62: 솔더 볼(solder ball) 63: 분리수단
70: 개별 반도체 집적회로 소자
상기 목적을 달성하기 위하여, 본 발명은 (a) 소정의 직경과 두께를 가지는 탄성중합체 원판을 준비하는 단계와, (b) 탄성중합체 원판을 복수개의 개별 탄성중합체들로 절삭하는 단계와, (c) 각각의 개별 탄성중합체를 복수개의 빔 리드들이 형성된 테이프 배선기판에 접착하는 단계와, (d) 반도체 칩을 개별 탄성중합체에 접착하는 단계와, (e) 반도체 칩과 빔 리드들을 접합하는 단계 및 (f) 반도체 칩과 빔 리드들의 접합부를 봉지하는 단계를 포함하는 반도체 집적회로 소자의 제조 방법을 제공한다.
특히, 본 발명에 따른 제조 방법은 (b) 단계 전에 탄성중합체 원판을 링 테이프로 고정 링에 부착하는 단계를 더 포함할 수 있으며, (f) 단계 후에 테이프 배선기판에 복수개의 외부접속단자를 형성하는 단계를, 그리고 외부접속단자를 형성하는 단계 후에 각각의 개별 반도체 소자로 분리하는 단계를 더 포함할 수 있다.
또한, 본 발명에 따른 제조 방법에 있어서, (a) 단계의 탄성중합체 원판은 약 180㎛ 내지 약 220㎛의 두께와 6인치 또는 8인치의 직경을 가지는 실리콘 화합물로 형성되는 것이 바람직하다. 한편, (c) 단계의 테이프 배선기판은 구리 배선들이 형성된 폴리이미드 테이프가 바람직하게 사용될 수 있으며, 빔 리드들은 구리 배선들 상에 형성된다. (c) 단계는 테이프 배선기판에 미리 인가된 접착제에 의하여 이루어지는 것이 바람직하다.
또한, 본 발명에 따른 제조 방법에 있어서, (d) 단계는 탄성중합체의 상부에 열을 가하여 탄성중합체가 직접 반도체 칩과 접착되는 것이 바람직하다. 그리고, (f) 단계는 소정의 점도를 가지는 액상의 봉지수지를 도포하여 이루어지는 것이 바람직하며, 액상의 봉지수지가 새지 않도록 테이프 배선기판에 커버 필름을 미리 부착할 수 있다. 한편, 외부접속단자의 형성 단계가 더 포함될 경우, 외부접속단자로는 솔더 볼이 사용될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도 3은 탄성중합체를 포함하는 반도체 집적회로 소자의 본 발명에 따른 제조 방법(40)의 실시예를 나타내는 공정 흐름도이다. 그리고, 도 4 내지 도 12는 도 3에 나타난 제조 방법(40)의 각 단계들을 보여주는 도면들이다. 도 3 내지 도 12를 참조하여 본 발명에 따른 제조 방법의 한가지 실시예에 대하여 설명하겠다. 도면을 통틀어 동일한 도면 부호는 동일한 구성 요소를 나타낸다.
본 실시예의 제조 공정은 탄성중합체 원판의 준비 단계(도 3의 41)로부터 시작된다. 탄성중합체 원판(50)은, 도 4에 도시된 바와 같이, 6인치 또는 8인치의 직경(d)을 가지며, 약 180~220㎛의 두께(t)로 제조된다. 탄성중합체 원판(50)의 직경(d)이 6인치 또는 8인치가 되도록 제조하는 이유는 반도체 웨이퍼(wafer)와 유사한 형태를 갖게 함으로써 기존의 반도체 소자 제조 설비들을 이용할 수 있기 때문이다. 탄성중합체 원판(50)의 두께(t)는 약 180㎛ 내지 약 220㎛의 범위에서 원하는 두께로 형성할 수 있다.
다음 단계는, 도 5에 나타나 있듯이, 탄성중합체 원판(50)이 링 테이프(52)에 의하여 고정 링(51)에 부착되어 고정되는 단계(도 3의 42)이다. 링 테이프(52)로 탄성중합체 원판(50)을 고정하는 이유는 후속 공정인 절삭 단계(도 3의 43)를 위해서이다.
링 테이프(52)가 부착된 탄성중합체 원판(50)은 뒤집어진 상태로 다음 공정인 절삭 단계(도 3의 43)로 투입된다. 도 6에 탄성중합체 원판(50)의 절삭 단계(도 3의 43)가 도시되어 있다. 도 6에 도시된 바와 같이, 절삭기(53)가 탄성중합체 원판(50)을 원하는 크기로 절삭하게 되면, 반도체 소자의 제조에 필요한 개별 탄성중합체들이 얻어지게 된다. 그러나 개별 탄성중합체들은 링 테이프(52)에 접착된 채 고정되어 있다.
도 7은 개별 탄성중합체(57)를 테이프 배선기판(54)에 접착하는 단계(도 3의 44)를 보여주고 있다. 테이프 배선기판(54)은 다수개의 반도체 소자들을 동시에 제조할 수 있도록 여러개의 단위 테이프 배선기판(55)을 포함하고 있다. 테이프 배선기판(54) 자체는 종래와 동일한 방법에 의하여 제조되고 공급되며, 그 구조도 도 8b에 도시된 것과 같이 종래의 구조와 다르지 않다. 반도체 소자의 제조가 완료된 후 각각의 반도체 소자에 포함되는 테이프 배선기판(54)을 편의상 단위 테이프 배선기판(55)이라고 지칭하기로 한다. 개별 탄성중합체(57)는 접착제(56)에 의하여 단위 테이프 배선기판(55)에 접착된다. 접착제(56)는 에폭시(epoxy) 계열 또는 실리콘(silicone) 계열의 수지가 사용될 수 있으며, 도팅(dotting) 또는 프린팅(printing) 방법에 의하여 단위 테이프 배선기판(55) 상에 도포된다. 개별 탄성중합체(57)의 접착 후 필요하면 경화 공정을 거칠 수도 있다.
이상과 같이 테이프 배선기판(55)에 접착되어 반도체 집적회로 소자를 구성하는 개별 탄성중합체(55)는 고체 상태이며 미리 원하는 두께로 균일하게 형성되어 있다. 따라서 액상의 탄성중합체를 사용하는 종래의 방법에 비하여 우수한 신뢰성을 보장할 수 있으며 종래의 문제점들을 해결할 수 있게 된다. 테이프 배선기판(55)에 접착되는 개별 탄성중합체(57)는 특히 탄성중합체 원판(50) 중앙부로부터 공급되는 것이 바람직하다. 그 이유는 탄성중합체 원판(50)의 중앙부 두께 분포가 가장자리부의 두께 분포에 비하여 더 균일할 수 있기 때문이다.
개별 탄성중합체(57)의 접착이 완료되면, 다음 단계는 반도체 칩(58)이 탄성중합체(57)에 접착되는 단계(도 3의 45)이다. 도 8a 및 도 8b에 도시된 바와 같이, 반도체 칩(58)은 각각의 탄성중합체(57)에 접착된다. 이 때 접착 공정은 별도의 접착수단을 사용할 수도 있으나, 약 140℃ 정도의 열을 가하여 탄성중합체(57)의 상부가 직접 반도체 칩(58)과 접착되도록 하는 것이 바람직하다. 도 8b의 도면 부호 57a번이 반도체 칩(58)과 접착된 탄성중합체(57) 상부의 접착층을 나타낸다. 한편, 도 8b에 단면 구조가 도시되어 있듯이, 단위 테이프 배선기판(55)은 폴리이미드 테이프(55a)에 형성된 구리 배선(55b)과, 반도체 칩(58)의 본딩 패드(58a)에 접합되기 위한 금(Au) 재질의 빔 리드(55c)와, 솔더 볼(도 11의 62)이 형성되기 위한 비아 홀(55d)을 포함한다.
도 9는 빔 리드 접합 단계(도 3의 46)를 보여주고 있다. 도 9에 도시된 바와 같이, 본딩 툴(59; bonding tool)에 의하여 빔 리드(55c)가 반도체 칩(58)의 본딩 패드(58a)에 접합된다. 빔 리드(55c)가 절단되는 부분에 미리 노치(notch)를 형성해 둠으로써, 본딩 툴(59)의 내려 누르는 힘에 의하여 빔 리드(55c)가 쉽게 절단되도록 할 수 있다.
도 10에는 다음 제조 단계인 봉지 단계(도 3의 47)가 도시되어 있다. 봉지 공정은 외부로 노출되는 반도체 칩(58)의 활성면(58b; active surface)과, 빔 리드(55c)의 칩 접합 부분 등을 보호하기 위하여 필요한 공정으로서, 소정의 점도를 가지는 액상의 봉지수지(61)를 도포하고 경화시키게 된다. 봉지수지(61)를 도포하기 전에 테이프 배선기판(54)의 폴리이미드 테이프(54) 전면에 커버 필름(60)을 부착하여 봉지수지(61)가 새는 걸 방지한다. 봉지수지(61)가 경화되면서 커버 필름(60)은 제거된다.
커버 필름이 제거되어 비아 홀(55d)이 외부로 노출됨으로써 솔더 볼(62)을 형성할 수 있게 된다. 도 11은 솔더 볼(62)의 형성 단계(도 3의 48)를 보여주는 도면이다. 비아 홀(55d)을 통하여 노출되는 구리 배선(55b)에 플럭스(flux)를 도포한 후 구형의 솔더 볼을 올리고 리플로우(reflow)시킴으로써 솔더 볼(62)이 형성된다. 솔더 볼(62) 대신에 니켈(Ni) 또는 금(Au) 범프(bump)가 형성될 수도 있다.
솔더 볼이 형성되면 마지막 단계로서, 도 12에 도시된 바와 같이, 각각의 개별 소자(70)로 분리하는 단계(도 3의 49)가 수행된다. 즉, 분리수단(63)으로 봉지수지(61)의 외곽을 절단함으로써 개별 반도체 집적회로 소자(70)가 얻어지게 된다.
이상과 같이 본 발명의 방법에 의하여 제조되는 반도체 집적회로 소자(70)는 도 1에 도시된 종래의 반도체 집적회로 소자(10)와 그 구조면에 있어서는 별다른 차이가 없다. 그러나, 탄성중합체(57)를 형성하는 방법이 명백하게 다르다는 것을 알 수 있으며, 그에 따른 효과의 차이도 크다.
이상 설명한 바와 같이, 본 발명의 제조 방법에 따르면, 미리 원하는 두께로 균일하게 형성되어 있는 고체 상태의 탄성중합체를 테이프 배선기판에 접착하여 반도체 집적회로 소자를 제조하기 때문에, 액상의 탄성중합체를 테이프 배선기판에 직접 프린트하여 경화하는 종래의 방법에 비하여 훨씬 신뢰성이 향상된다.
또한, 반도체 웨이퍼와 유사한 형태로 탄성중합체 원판을 제조하여 개별 탄성중합체들을 공급하기 때문에 대량 생산에 적합하며, 기존의 설비들을 그대로 이용할 수 있어서 추가 비용 부담이 덜하다는 점도 본 발명의 장점이다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 일반적이고 서술적인 의미에서 사용되었으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 본 발명의 범위는 다음의 특허청구범위에 나타난다.

Claims (13)

  1. (a) 소정의 직경과 두께를 가지는 탄성중합체 원판을 준비하는 단계;
    (b) 상기 탄성중합체 원판을 복수개의 개별 탄성중합체들로 절삭하는 단계;
    (c) 상기 각각의 개별 탄성중합체를 복수개의 빔 리드들이 형성된 테이프 배선기판에 접착하는 단계;
    (d) 반도체 칩을 상기 개별 탄성중합체에 접착하는 단계;
    (e) 상기 반도체 칩과 상기 빔 리드들을 접합하는 단계; 및
    (f) 상기 반도체 칩과 상기 빔 리드들의 접합부를 봉지하는 단계;
    를 포함하는 반도체 집적회로 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 (b) 단계 전에 상기 탄성중합체 원판을 링 테이프로 고정 링에 부착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 (a) 단계의 탄성중합체 원판은 약 180㎛ 내지 약 220㎛의 두께로 형성되는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  4. 제 1 항에 있어서, 상기 (a) 단계의 탄성중합체 원판은 6인치 또는 8인치의 직경으로 형성되는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  5. 제 1 항에 있어서, 상기 (a) 단계의 탄성중합체 원판은 실리콘 화합물인 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  6. 제 1 항에 있어서, 상기 (c) 단계의 테이프 배선기판은 구리 배선들이 형성된 폴리이미드 테이프이며, 상기 빔 리드들이 상기 구리 배선들 상에 형성되는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  7. 제 1 항에 있어서, 상기 (c) 단계는 상기 테이프 배선기판에 미리 인가된 접착제에 의하여 이루어지는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  8. 제 1 항에 있어서, 상기 (d) 단계는 상기 탄성중합체의 상부에 열을 가하여 상기 탄성중합체가 직접 상기 반도체 칩과 접착되는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  9. 제 1 항에 있어서, 상기 (f) 단계는 소정의 점도를 가지는 액상의 봉지수지를 도포하여 이루어지는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  10. 제 9 항에 있어서, 상기 (f) 단계는 상기 액상의 봉지수지가 새지 않도록 상기 테이프 배선기판에 커버 필름을 미리 부착한 상태에서 이루어지는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  11. 제 1 항에 있어서, 상기 (f) 단계 후에 상기 테이프 배선기판에 복수개의 외부접속단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  12. 제 11 항에 있어서, 상기 외부접속단자는 솔더 볼인 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
  13. 제 11 항에 있어서, 상기 외부접속단자를 형성하는 단계 후에 각각의 개별 반도체 소자로 분리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 집적회로 소자의 제조 방법.
KR1019980000290A 1998-01-08 1998-01-08 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법 KR100247463B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980000290A KR100247463B1 (ko) 1998-01-08 1998-01-08 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
TW087113926A TW497229B (en) 1998-01-08 1998-08-24 Method for manufacturing semiconductor integrated circuit device having elastomer
JP34614798A JP3507349B2 (ja) 1998-01-08 1998-12-04 弾性重合体を含む半導体集積回路素子の製造方法
US09/219,015 US6103554A (en) 1998-01-08 1998-12-23 Method for packaging integrated circuits with elastomer chip carriers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000290A KR100247463B1 (ko) 1998-01-08 1998-01-08 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990065152A true KR19990065152A (ko) 1999-08-05
KR100247463B1 KR100247463B1 (ko) 2000-03-15

Family

ID=19531129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000290A KR100247463B1 (ko) 1998-01-08 1998-01-08 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법

Country Status (4)

Country Link
US (1) US6103554A (ko)
JP (1) JP3507349B2 (ko)
KR (1) KR100247463B1 (ko)
TW (1) TW497229B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267667B1 (ko) * 1998-07-18 2000-10-16 윤종용 센터 패드형 반도체 패키지 소자의 제조 방법
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
US7264991B1 (en) * 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
JP3542080B2 (ja) * 2001-03-30 2004-07-14 リンテック株式会社 半導体チップ担持用接着テープ・シート、半導体チップ担持体、半導体チップマウント方法および半導体チップ包装体
US6881609B2 (en) * 2001-09-07 2005-04-19 Peter C. Salmon Component connections using bumps and wells
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
US20030132513A1 (en) * 2002-01-11 2003-07-17 Motorola, Inc. Semiconductor package device and method
US7505862B2 (en) * 2003-03-07 2009-03-17 Salmon Technologies, Llc Apparatus and method for testing electronic systems
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
US20050255722A1 (en) * 2004-05-07 2005-11-17 Salmon Peter C Micro blade assembly
US6981880B1 (en) * 2004-06-22 2006-01-03 International Business Machines Corporation Non-oriented wire in elastomer electrical contact
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
US20070007983A1 (en) * 2005-01-06 2007-01-11 Salmon Peter C Semiconductor wafer tester
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
US20070023904A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Electro-optic interconnection apparatus and method
US20070023889A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Copper substrate with feedthroughs and interconnection circuits
US7586747B2 (en) 2005-08-01 2009-09-08 Salmon Technologies, Llc. Scalable subsystem architecture having integrated cooling channels
US20070023923A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Flip chip interface including a mixed array of heat bumps and signal bumps
US7967184B2 (en) * 2005-11-16 2011-06-28 Sandisk Corporation Padless substrate for surface mounted components
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US7554198B2 (en) 2006-06-29 2009-06-30 Intel Corporation Flexible joint methodology to attach a die on an organic substrate
TWI339865B (en) * 2007-08-17 2011-04-01 Chipmos Technologies Inc A dice rearrangement package method
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
US8957518B2 (en) * 2012-01-04 2015-02-17 Mediatek Inc. Molded interposer package and method for fabricating the same
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
CN109037874B (zh) * 2018-07-26 2020-08-25 胡南 在石英电路上制作梁式引线的方法
CN109192764B (zh) * 2018-09-11 2021-01-26 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716081A (en) * 1985-07-19 1987-12-29 Ercon, Inc. Conductive compositions and conductive powders for use therein
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP3224978B2 (ja) * 1995-10-27 2001-11-05 富士通株式会社 半導体装置
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US6103554A (en) 2000-08-15
JPH11251474A (ja) 1999-09-17
TW497229B (en) 2002-08-01
JP3507349B2 (ja) 2004-03-15
KR100247463B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
KR100572813B1 (ko) 서브-칩-스케일패키지구조를갖는반도체장치및그제조방법
US8017448B2 (en) Method for manufacturing semiconductor device
US5985695A (en) Method of making a molded flex circuit ball grid array
US6338985B1 (en) Making chip size semiconductor packages
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US6710454B1 (en) Adhesive layer for an electronic apparatus having multiple semiconductor devices
KR100652242B1 (ko) 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법
KR100266698B1 (ko) 반도체 칩 패키지 및 그 제조방법
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
US10734328B2 (en) Semiconductor package and manufacturing method thereof
JP2000156435A (ja) 半導体装置及びその製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US6911737B2 (en) Semiconductor device package and method
US6207478B1 (en) Method for manufacturing semiconductor package of center pad type device
US7384805B2 (en) Transfer mold semiconductor packaging processes
JP4626063B2 (ja) 半導体装置の製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
US20070224779A1 (en) Method for fabricating a BGA device and BGA device
KR100648044B1 (ko) 반도체 패키지의 제조 방법
KR20000074909A (ko) 칩 스케일 패키지의 제조 방법
KR20090069382A (ko) 반도체 패키지
KR19980034118A (ko) 반도체 칩 스케일 패키지(csp)
KR19980058485A (ko) 칩 스케일 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980108

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980108

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991209

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991214

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021108

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031107

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051109

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061128

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20071203

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20081201

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20091113

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151109