JP2540787B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2540787B2 JP2540787B2 JP6170617A JP17061794A JP2540787B2 JP 2540787 B2 JP2540787 B2 JP 2540787B2 JP 6170617 A JP6170617 A JP 6170617A JP 17061794 A JP17061794 A JP 17061794A JP 2540787 B2 JP2540787 B2 JP 2540787B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- bump
- circuit board
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/384—Bump effects
- H01L2924/3841—Solder bridging
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体チップの実装方法に関する。
関し、特に半導体チップの実装方法に関する。
【０００２】
【従来の技術】半導体チップの実装方法の一つとしてバ
ンプを用いたフリップチップ法がある。
ンプを用いたフリップチップ法がある。
【０００３】図４は従来の半導体装置の製造方法の第１
の例を説明するための模式的断面図である。
の例を説明するための模式的断面図である。
【０００４】図４に示すように、半導体チップ１１に形
成したパッド電極１２の上に、めっきや蒸着等により半
田バンプ１５を形成し、回路基板６に形成した端子７に
半田バンプ１５を位置合わせして半導体チップ１１を載
置し、半田バンプ１５をリフローして端子７に接合す
る。なお、半導体チップ１１および回路基板６の表面に
はポリイミド膜１６を設けて保護している。
成したパッド電極１２の上に、めっきや蒸着等により半
田バンプ１５を形成し、回路基板６に形成した端子７に
半田バンプ１５を位置合わせして半導体チップ１１を載
置し、半田バンプ１５をリフローして端子７に接合す
る。なお、半導体チップ１１および回路基板６の表面に
はポリイミド膜１６を設けて保護している。
【０００５】図５は従来の半導体装置の製造方法の第２
の例を説明するための模式的断面図である。
の例を説明するための模式的断面図である。
【０００６】図５に示すように、半田バンプ１５の中に
Ｃｕボール１７を入れた以外は第１の例と同様の構成を
有しており、半田バンプ１５をリフローして端子７に接
合する際にＣｕボール１７をスペーサとして半導体チッ
プ１１と回路基板６との間隔を設定できるという利点が
ある。
Ｃｕボール１７を入れた以外は第１の例と同様の構成を
有しており、半田バンプ１５をリフローして端子７に接
合する際にＣｕボール１７をスペーサとして半導体チッ
プ１１と回路基板６との間隔を設定できるという利点が
ある。
【０００７】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法は、半田バンプがめっきや蒸着、スパッタ法
等により形成されるため、そのめっき条件のばらつきや
マスクの開口部の寸法あるいは膜厚のばらつき等の影響
により、大きさの不揃いを生じて図６に示すように半田
バンプ１５の過剰な半田が流れ出し、最近の微細化が進
んでいるデバイスでは特にバンプ間の距離も小さくなっ
ているので端子間相互の短絡を生じたり、またバンプの
高さが不揃いになって一部の電極パッドと接続不良を発
生するという問題があった。
の製造方法は、半田バンプがめっきや蒸着、スパッタ法
等により形成されるため、そのめっき条件のばらつきや
マスクの開口部の寸法あるいは膜厚のばらつき等の影響
により、大きさの不揃いを生じて図６に示すように半田
バンプ１５の過剰な半田が流れ出し、最近の微細化が進
んでいるデバイスでは特にバンプ間の距離も小さくなっ
ているので端子間相互の短絡を生じたり、またバンプの
高さが不揃いになって一部の電極パッドと接続不良を発
生するという問題があった。
【０００８】本発明の目的はバンプの寸法を一定にして
端子間の短絡や接続不良等の発生を防止する半導体装置
の製造方法を提供することにある。
端子間の短絡や接続不良等の発生を防止する半導体装置
の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の第１の半導体装
置の製造方法は、Ｂステージ特性を有する導電性樹脂を
シート状に形成した導電性粘着シートを低温の固体状態
で選択的に切断して小片を形成する工程と、前記小片が
軟化して粘着性を呈する温度に加熱した回路基板の端子
上に前記小片を接着してバンプを形成する工程と、前記
バンプ上に半導体チップの電極パッドを位置合わせして
載置し前記バンプを加熱して硬化させ前記バンプを介し
て前記回路基板の端子と前記半導体チップの電極パッド
とを電気的に接続する工程とを含んで構成される。
置の製造方法は、Ｂステージ特性を有する導電性樹脂を
シート状に形成した導電性粘着シートを低温の固体状態
で選択的に切断して小片を形成する工程と、前記小片が
軟化して粘着性を呈する温度に加熱した回路基板の端子
上に前記小片を接着してバンプを形成する工程と、前記
バンプ上に半導体チップの電極パッドを位置合わせして
載置し前記バンプを加熱して硬化させ前記バンプを介し
て前記回路基板の端子と前記半導体チップの電極パッド
とを電気的に接続する工程とを含んで構成される。
【００１０】本発明の第２の半導体装置の製造方法は、
金属シートの両面に半田膜又は金属膜を形成した積層金
属シートを選択的に切断して小片を形成する工程と、前
記小片を回路基板の端子上に載置してリフローしバンプ
を形成する工程と、前記バンプ上に半導体チップの電極
パッドを位置合わせして載置し前記バンプを加熱リフロ
ーして接合し前記バンプを介して前記回路基板の端子と
前記半導体チップの電極パッドとを電気的に接続する工
程とを含んで構成される。
金属シートの両面に半田膜又は金属膜を形成した積層金
属シートを選択的に切断して小片を形成する工程と、前
記小片を回路基板の端子上に載置してリフローしバンプ
を形成する工程と、前記バンプ上に半導体チップの電極
パッドを位置合わせして載置し前記バンプを加熱リフロ
ーして接合し前記バンプを介して前記回路基板の端子と
前記半導体チップの電極パッドとを電気的に接続する工
程とを含んで構成される。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１（ａ）〜（ｄ）は本発明の第１の実施
例を説明するための工程順に示した模式的断面図であ
る。
例を説明するための工程順に示した模式的断面図であ
る。
【００１３】まず、図１（ａ）に示すように、Ｂステー
ジ特性を有するエポキシ等の樹脂にＡｇ等の金属微粒子
を混入して厚さ１０〜５０μｍのシート状あるいはテー
プ状に形成した導電性粘着シート１を低温の固体状態に
保持してダイス２とポンチ３を有する打抜機のダイス２
に装着して固定する。
ジ特性を有するエポキシ等の樹脂にＡｇ等の金属微粒子
を混入して厚さ１０〜５０μｍのシート状あるいはテー
プ状に形成した導電性粘着シート１を低温の固体状態に
保持してダイス２とポンチ３を有する打抜機のダイス２
に装着して固定する。
【００１４】ここで、Ｂステージ特性とは、常温以下で
固体状態を示し、常温を超えて４０〜８０℃程度では粘
着性を示し、１００〜２００℃で液状化し加熱時間の経
過とともに熱硬化する特性である。
固体状態を示し、常温を超えて４０〜８０℃程度では粘
着性を示し、１００〜２００℃で液状化し加熱時間の経
過とともに熱硬化する特性である。
【００１５】次に、図１（ｂ）に示すように、ポンチ３
を駆動してダイス２に装着された導電性粘着シート１か
ら小片４を打抜き、ステージ５の上に装着して４０〜５
０℃に加熱した回路基板６の端子７に小片４を位置合わ
せし、小片４を小さな荷重（０．１〜５ｇ程度）で端子
７に圧着し、回路基板６の加熱で粘着性を生じた小片４
を端子７に接着固定してバンプ８を形成する。
を駆動してダイス２に装着された導電性粘着シート１か
ら小片４を打抜き、ステージ５の上に装着して４０〜５
０℃に加熱した回路基板６の端子７に小片４を位置合わ
せし、小片４を小さな荷重（０．１〜５ｇ程度）で端子
７に圧着し、回路基板６の加熱で粘着性を生じた小片４
を端子７に接着固定してバンプ８を形成する。
【００１６】次に、図１（ｃ）に示すように、半導体チ
ップ１１のパッド電極１２に形成したボールバンプ１３
を回路基板６に形成したバンプ８に対向するように位置
合わせする。
ップ１１のパッド電極１２に形成したボールバンプ１３
を回路基板６に形成したバンプ８に対向するように位置
合わせする。
【００１７】次に、図１（ｄ）に示すように、ステージ
５の加熱で軟化されたバンプ８に半導体チップ１１のボ
ールバンプ１３を圧着した後バンプ８を更に１２０〜２
００℃まで加熱して液状化から熱硬化まで変化させボー
ルバンプ１３とバンプ８を接合する。このように、導電
性樹脂を用いて接合することにより、金属バンプ同志を
接合する場合のフラックスを必要とせず、また、接合材
の量を制御できるため、接合材の流れ出しによる短絡事
故を防止できる。
５の加熱で軟化されたバンプ８に半導体チップ１１のボ
ールバンプ１３を圧着した後バンプ８を更に１２０〜２
００℃まで加熱して液状化から熱硬化まで変化させボー
ルバンプ１３とバンプ８を接合する。このように、導電
性樹脂を用いて接合することにより、金属バンプ同志を
接合する場合のフラックスを必要とせず、また、接合材
の量を制御できるため、接合材の流れ出しによる短絡事
故を防止できる。
【００１８】図２は本発明の第２の実施例を説明するた
めの模式的断面図である。
めの模式的断面図である。
【００１９】図２に示すように、カット台１４とダイス
２により装着されたテープ状の導電性粘着シート１を低
温の固体状態で真空チャック機能を有するポンチ３ａに
より順次カットして小片４を形成すると同時にポンチ３
ａに吸着させて保持する。
２により装着されたテープ状の導電性粘着シート１を低
温の固体状態で真空チャック機能を有するポンチ３ａに
より順次カットして小片４を形成すると同時にポンチ３
ａに吸着させて保持する。
【００２０】以後、このポンチ３ａをステージ上で加熱
した回路基板上まで移送し、第１の実施例と同様に回路
基板の端子に小片４を圧着して粘性を生じさせ接着して
バンプを形成する。
した回路基板上まで移送し、第１の実施例と同様に回路
基板の端子に小片４を圧着して粘性を生じさせ接着して
バンプを形成する。
【００２１】この第２の実施例では、打抜き法に比べて
導電性粘着シート１を無駄なく使用でき、コスト低減が
得られる。
導電性粘着シート１を無駄なく使用でき、コスト低減が
得られる。
【００２２】図３（ａ），（ｂ）は本発明の第３の実施
例を説明するための工程順に示した模式的断面図であ
る。
例を説明するための工程順に示した模式的断面図であ
る。
【００２３】図３（ａ）に示すように、Ａｕ，Ｃｕ，Ａ
ｌ等からなる厚さ１０〜１００μｍの金属シート９の両
面にＢステージ特性を有する導電性樹脂膜１０を１０〜
５０μｍの厚さに形成した積層構造からなる導電性粘着
シートをポンチ３で打抜き小片を形成し、ステージ５の
上に装着して４０〜５０℃に加熱した回路基板６の端子
７に粘着させバンプ８ａを形成する。
ｌ等からなる厚さ１０〜１００μｍの金属シート９の両
面にＢステージ特性を有する導電性樹脂膜１０を１０〜
５０μｍの厚さに形成した積層構造からなる導電性粘着
シートをポンチ３で打抜き小片を形成し、ステージ５の
上に装着して４０〜５０℃に加熱した回路基板６の端子
７に粘着させバンプ８ａを形成する。
【００２４】次に、図３（ｂ）に示すように、半導体チ
ップ１１のパッド電極１２とバンプ８ａを位置合わせし
て圧着し、バンプ８ａを１２０〜２００℃まで加熱して
硬化し、パット電極１２とバンプ８ａを接合する。
ップ１１のパッド電極１２とバンプ８ａを位置合わせし
て圧着し、バンプ８ａを１２０〜２００℃まで加熱して
硬化し、パット電極１２とバンプ８ａを接合する。
【００２５】この実施例では、金属シート９を介在させ
ることにより、半導体チップ１１と回路基板６との間隔
を広げることができ、半導体チップ１１と回路基板６と
の熱膨張率の相違によって生ずる熱ストレスに対する耐
久性を向上させることができる利点がある。
ることにより、半導体チップ１１と回路基板６との間隔
を広げることができ、半導体チップ１１と回路基板６と
の熱膨張率の相違によって生ずる熱ストレスに対する耐
久性を向上させることができる利点がある。
【００２６】なお、第１乃至第３の実施例で説明したＢ
ステージ特性を有する導電性樹脂に混入する導電性材料
としてはＡｇの代りにＣｕ，Ａｕ，半田等の微粒子又は
微粒状のプラスチック粒の表面にこれらの金属膜をめっ
きしたものを少くとも１種混入して用いても良い。
ステージ特性を有する導電性樹脂に混入する導電性材料
としてはＡｇの代りにＣｕ，Ａｕ，半田等の微粒子又は
微粒状のプラスチック粒の表面にこれらの金属膜をめっ
きしたものを少くとも１種混入して用いても良い。
【００２７】また、Ａｕ，Ｃｕ，Ａｌ，Ｎｉ等からなる
厚さ３０〜１００μｍの金属シートの両面にＰｂ−Ｓｎ
合金，Ａｕ−Ｓｎ合金，Ａｇ−Ｓｎ合金，Ａｕ，Ａｌ，
Ｉｎ等の金属膜を５〜５０μｍの厚さに形成した積層金
属シートを用いても良く、この場合、積層金属シートか
ら打抜き又はカッティングで形成された小片を回路基板
の端子に塗布したフラックスの粘着性を利用して粘着さ
せ第１のリフロー（ウェットバック）によりバンプを形
成し、このバンプ上に塗布したフラックスを介して半導
体チップの電極パッドと回路基板上のバンプとを合わせ
第２のリフローにより電極パッドとバンプを接合する。
厚さ３０〜１００μｍの金属シートの両面にＰｂ−Ｓｎ
合金，Ａｕ−Ｓｎ合金，Ａｇ−Ｓｎ合金，Ａｕ，Ａｌ，
Ｉｎ等の金属膜を５〜５０μｍの厚さに形成した積層金
属シートを用いても良く、この場合、積層金属シートか
ら打抜き又はカッティングで形成された小片を回路基板
の端子に塗布したフラックスの粘着性を利用して粘着さ
せ第１のリフロー（ウェットバック）によりバンプを形
成し、このバンプ上に塗布したフラックスを介して半導
体チップの電極パッドと回路基板上のバンプとを合わせ
第２のリフローにより電極パッドとバンプを接合する。
【００２８】ここで、金属シートの材質とその両面に形
成する金属膜の材質との組合わせは金属間のバリア特性
を考慮に入れる必要があり、その適切な例としてＰｂ−
Ｓｎ合金／Ｃｕ／Ｐｂ−Ｓｎ合金，Ｐｂ−Ｓｎ合金／Ｎ
ｉ／Ｐｂ−Ｓｎ合金，Ａｕ／Ｎｉ／Ａｕ等の組合わせを
挙げることができる。
成する金属膜の材質との組合わせは金属間のバリア特性
を考慮に入れる必要があり、その適切な例としてＰｂ−
Ｓｎ合金／Ｃｕ／Ｐｂ−Ｓｎ合金，Ｐｂ−Ｓｎ合金／Ｎ
ｉ／Ｐｂ−Ｓｎ合金，Ａｕ／Ｎｉ／Ａｕ等の組合わせを
挙げることができる。
【００２９】なお、回路基板の端子とバンプとの間又は
半導体チップの電極パッドとバンプとの間にそれぞれバ
リアメタル膜を設けても良い。
半導体チップの電極パッドとバンプとの間にそれぞれバ
リアメタル膜を設けても良い。
【００３０】
【発明の効果】以上説明したように本発明は、Ｂステー
ジ特性を有する導電性樹脂からなる導電性粘着シートを
小片に切離して回路基板の端子上に接着してバンプを形
成することにより、バンプの厚さおよび量を一定に設定
することができ、導電性接着剤の流れ出しによる端子間
の短絡不良やバンプの高さの不揃いによる接続不良を防
止できるという効果を有する。
ジ特性を有する導電性樹脂からなる導電性粘着シートを
小片に切離して回路基板の端子上に接着してバンプを形
成することにより、バンプの厚さおよび量を一定に設定
することができ、導電性接着剤の流れ出しによる端子間
の短絡不良やバンプの高さの不揃いによる接続不良を防
止できるという効果を有する。
【００３１】また、バンプの中間層に金属層を設けたも
のでは金属層がコアとなって半導体チップと回路基板と
の間隔を一定に設定でき、金属層の厚さを変えることで
間隔の大きさも任意に設定でき、半導体チップと回路基
板との熱膨張率の相違による熱ストレスの影響を低減で
きるという効果を有する。
のでは金属層がコアとなって半導体チップと回路基板と
の間隔を一定に設定でき、金属層の厚さを変えることで
間隔の大きさも任意に設定でき、半導体チップと回路基
板との熱膨張率の相違による熱ストレスの影響を低減で
きるという効果を有する。
【図１】本発明の第１の実施例を説明するための工程順
に示した模式的断面図。
に示した模式的断面図。
【図２】本発明の第２の実施例を説明するための模式的
断面図。
断面図。
【図３】本発明の第３の実施例を説明するための工程順
に示した模式的断面図。
に示した模式的断面図。
【図４】従来の半導体装置の製造方法の第１の例を説明
するための模式的断面図。
するための模式的断面図。
【図５】従来の半導体装置の製造方法の第２の例を説明
するための模式的断面図。
するための模式的断面図。
【図６】従来の半導体装置の問題点を説明するための模
式的断面図。
式的断面図。
１ 導電性粘着シート ２ ダイス ３，３ａ ポンチ ４ 小片 ５ ステージ ６ 回路基板 ７ 端子 ８，８ａ バンプ ９ 金属シート １０ 導電性粘着膜 １１ 半導体チップ １２ 電極パッド １３ ボールバンプ １５ 半田バンプ １６ ポリイミド膜 １７ Ｃｕボール
Claims (9)
- 【請求項１】 Ｂステージ特性を有する導電性樹脂をシ
ート状に形成した導電性粘着シートを低温の固体状態で
選択的に切断して小片を形成する工程と、前記小片が軟
化して粘着性を呈する温度に加熱した回路基板の端子上
に前記小片を接着してバンプを形成する工程と、前記バ
ンプ上に半導体チップの電極パッドを位置合わせして載
置し前記バンプを加熱して硬化させ前記バンプを介して
前記回路基板の端子と前記半導体チップの電極パッドと
を電気的に接続する工程とを含むことを特徴とする半導
体装置の製造方法。 - 【請求項２】 導電性粘着シートが金属シートの両面に
Ｂステージ特性を有する導電性樹脂膜を形成した積層構
造からなる請求項１記載の半導体装置の製造方法。 - 【請求項３】 金属シートがＡｕ，Ｃｕ，Ａｌのいずれ
か１種からなる請求項２記載の半導体装置の製造方法。 - 【請求項４】 Ｂステージ特性を有する導電性樹脂がＡ
ｇ，Ｃｕ，Ａｕあるいは半田からなる金属微粒子又は微
粒状のプラスチック粒の表面に前記金属のいずれかをめ
っきした微粒子の少くとも１種を混入してなる請求項１
又は請求項２記載の半導体装置の製造方法。 - 【請求項５】 導電性粘着シートを固体状態で打抜き法
あるいはカッティング法により切離して小片を形成する
請求項１又は請求項２記載の半導体装置の製造方法。 - 【請求項６】 金属シートの両面に半田膜又は金属膜を
形成した積層金属シートを選択的に切断して小片を形成
する工程と、前記小片を回路基板の端子上に載置してリ
フローしバンプを形成する工程と、前記バンプ上に半導
体チップの電極パッドを位置合わせして載置し前記バン
プを加熱リフローして接合し前記バンプを介して前記回
路基板の端子と前記半導体チップの電極パッドとを電気
的に接続する工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項７】 金属シートがＡｕ，Ｃｕ，Ａｌ，Ｎｉの
いずれか１種からなる請求項６記載の半導体装置の製造
方法。 - 【請求項８】 半田膜又は金属膜がＰｂ−Ｓｎ合金，Ａ
ｕ−Ｓｎ合金，Ａｇ−Ｓｎ合金，Ａｕ，Ａｌ，Ｉｎのい
ずれか１種からなる請求項６記載の半導体装置の製造方
法。 - 【請求項９】 積層金属シートを打抜き法あるいはカッ
ティング法で切離して小片を形成する請求項６記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6170617A JP2540787B2 (ja) | 1994-07-22 | 1994-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6170617A JP2540787B2 (ja) | 1994-07-22 | 1994-07-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837206A JPH0837206A (ja) | 1996-02-06 |
| JP2540787B2 true JP2540787B2 (ja) | 1996-10-09 |
Family
ID=15908195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6170617A Expired - Fee Related JP2540787B2 (ja) | 1994-07-22 | 1994-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540787B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1223612A4 (en) | 2000-05-12 | 2005-06-29 | Matsushita Electric Ind Co Ltd | PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB |
| US6888167B2 (en) | 2001-07-23 | 2005-05-03 | Cree, Inc. | Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding |
| EP2731126A1 (en) | 2012-11-09 | 2014-05-14 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Method for bonding bare chip dies |
| JP6634109B2 (ja) * | 2018-03-07 | 2020-01-22 | 日本特殊陶業株式会社 | 静電チャックの製造方法 |
-
1994
- 1994-07-22 JP JP6170617A patent/JP2540787B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0837206A (ja) | 1996-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6600224B1 (en) | Thin film attachment to laminate using a dendritic interconnection | |
| KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
| JP2769491B2 (ja) | 電気的装置 | |
| US6253986B1 (en) | Solder disc connection | |
| KR100832653B1 (ko) | 부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| EP0973197A2 (en) | Wafer-scale package structure and circuit board used therein | |
| JP2002151551A (ja) | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| TWI284973B (en) | Flip-chip joint structure, and fabricating process thereof | |
| JP4846633B2 (ja) | 部品内蔵基板の製造方法 | |
| JP2003282819A (ja) | 半導体装置の製造方法 | |
| JP2000022040A (ja) | 半導体装置およびその製造方法 | |
| JP4168887B2 (ja) | 半導体装置の製造方法 | |
| JP2540787B2 (ja) | 半導体装置の製造方法 | |
| JP2910397B2 (ja) | 半田接続方法 | |
| JP2002158307A (ja) | 半導体装置及びその製造方法 | |
| WO2000026959A1 (en) | Semiconductor device, method of manufacture thereof, circuit board and electronic device | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JPH10209591A (ja) | 配線基板 | |
| JP3456576B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP2001168232A (ja) | 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板 | |
| JPH08316641A (ja) | 一括接続法による多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960521 |
|
| LAPS | Cancellation because of no payment of annual fees |