JPH10303365A - マルチレイヤボトムリードパッケージ - Google Patents
マルチレイヤボトムリードパッケージInfo
- Publication number
- JPH10303365A JPH10303365A JP9069105A JP6910597A JPH10303365A JP H10303365 A JPH10303365 A JP H10303365A JP 9069105 A JP9069105 A JP 9069105A JP 6910597 A JP6910597 A JP 6910597A JP H10303365 A JPH10303365 A JP H10303365A
- Authority
- JP
- Japan
- Prior art keywords
- bottom lead
- layer bottom
- package according
- package
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 大容量化及び軽薄短小型化を図ったマルチレ
イヤボトムリードパッケージの提供。 【解決手段】 少くとも２つ以上の半導体チップ、絶縁
性ベースフィルム上に形成された絶縁回路フィルムと、
絶縁回路のアウトパンドを外部装置に電気的に連結する
ためのリードフレームからなるマルチレイヤボトムリー
ドパッケージは、半導体チップ、絶縁回路フィルム、リ
ードフレームのインナーリードを含む一定の面積を囲
み、外部装置との信号伝達のための電気的な連結位置に
形成された多数のディンプル６ａを含むパッケージボデ
ィ６を含み、アウタリード７はディンプルで引き出され
て、パッケージボディの下面と同一平面として露出され
る。
イヤボトムリードパッケージの提供。 【解決手段】 少くとも２つ以上の半導体チップ、絶縁
性ベースフィルム上に形成された絶縁回路フィルムと、
絶縁回路のアウトパンドを外部装置に電気的に連結する
ためのリードフレームからなるマルチレイヤボトムリー
ドパッケージは、半導体チップ、絶縁回路フィルム、リ
ードフレームのインナーリードを含む一定の面積を囲
み、外部装置との信号伝達のための電気的な連結位置に
形成された多数のディンプル６ａを含むパッケージボデ
ィ６を含み、アウタリード７はディンプルで引き出され
て、パッケージボディの下面と同一平面として露出され
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
係り、特にリードフレームのアウトリードがパッケージ
ボディの下面に露出されたマルチレイヤボトムリードパ
ッケージに関する。
係り、特にリードフレームのアウトリードがパッケージ
ボディの下面に露出されたマルチレイヤボトムリードパ
ッケージに関する。
【０００２】
【従来の技術】一般に知れられている従来の大部分の半
導体パッケージは、一つの半導体チップをエポキシモー
ルディングコンパウンドのような樹脂でモールディング
した構造からなっており、チップと外部装置との信号伝
達経路を提供するために、リードフレームのアウトリー
ドがパッケージボディの外側に突出した形状を有する。
このような従来の半導体パッケージは、半導体チップを
リードフレームのパドル上に付着させるダイボンディン
グ工程と、パドル上の半導体チップとリードフレームの
インナーリードを金属ワイヤで電気的に連結するワイヤ
ボンディング工程と、チップ、インナーリード、及び金
属ワイヤを含む一定の面積をエポキシ樹脂などで密封し
てパッケージボディを形成するモールディング工程と、
リードフレームの各リードを支持しているダムバーを切
断してそれぞれの独立したパッケージに分離すると同時
に、パッケージボディの外側に突出したアウトリードを
所定の形状に折り曲げて形成するトリム／フォーミング
工程を通して製造する。このように製造された半導体パ
ッケージはそのアウトリードを印刷回路基板のパターン
に一致させてソルダリングすることにより実装され、外
部装置との信号入出力動作を行う。
導体パッケージは、一つの半導体チップをエポキシモー
ルディングコンパウンドのような樹脂でモールディング
した構造からなっており、チップと外部装置との信号伝
達経路を提供するために、リードフレームのアウトリー
ドがパッケージボディの外側に突出した形状を有する。
このような従来の半導体パッケージは、半導体チップを
リードフレームのパドル上に付着させるダイボンディン
グ工程と、パドル上の半導体チップとリードフレームの
インナーリードを金属ワイヤで電気的に連結するワイヤ
ボンディング工程と、チップ、インナーリード、及び金
属ワイヤを含む一定の面積をエポキシ樹脂などで密封し
てパッケージボディを形成するモールディング工程と、
リードフレームの各リードを支持しているダムバーを切
断してそれぞれの独立したパッケージに分離すると同時
に、パッケージボディの外側に突出したアウトリードを
所定の形状に折り曲げて形成するトリム／フォーミング
工程を通して製造する。このように製造された半導体パ
ッケージはそのアウトリードを印刷回路基板のパターン
に一致させてソルダリングすることにより実装され、外
部装置との信号入出力動作を行う。
【０００３】しかし、前述した従来の半導体パッケージ
は一つのチップのみを内蔵するに適した構造であって、
容量の拡張には限界がある。また、前記構造に２つ以上
のチップを内蔵するためにはリードフレームのダイパド
ルを大きくするより他はないので、パッケージの小型化
に制限が伴い、工程上においても高度の技術を要求す
る。また、従来の半導体パッケージは国際標準化規格に
基づいてパッケージボディの大きさとピン配列（pin co
nfiguration)を持つべきなので、場合によっては使用者
の要求に適切に対応し得ないという問題点があった。一
方、従来の技術によるアウトリードの突出するリード突
出形パッケージの実装の問題を解消するために、アウト
リードをパッケージボディの下面へ露出させて構成す
る、いわゆるボトムリードパッケージ（bottom lead pa
ckage)が提示されたが、これもやはり、チップの支持の
ためのダイパドルと、このダイパドルを支持するための
タイバーを必要とし、構造上においてはチップとリード
フレームのインナーリードを金属ワイヤで連結してやら
なければならないので、水分の浸透及びワイヤフォイル
のような信頼性の低下問題が発生し、且つパッケージの
大きさの減少に限界を持つ。さらに、従来のボトムリー
ドパッケージは、その構造的な観点からトリム、フォー
ミング、モールディング、トリムの順にその製造工程を
行わなければならないので、リフラッシュ(reflash) と
スクラビング(scrubbing) 工程を施さなければならない
という工程上の難しさをもつ。
は一つのチップのみを内蔵するに適した構造であって、
容量の拡張には限界がある。また、前記構造に２つ以上
のチップを内蔵するためにはリードフレームのダイパド
ルを大きくするより他はないので、パッケージの小型化
に制限が伴い、工程上においても高度の技術を要求す
る。また、従来の半導体パッケージは国際標準化規格に
基づいてパッケージボディの大きさとピン配列（pin co
nfiguration)を持つべきなので、場合によっては使用者
の要求に適切に対応し得ないという問題点があった。一
方、従来の技術によるアウトリードの突出するリード突
出形パッケージの実装の問題を解消するために、アウト
リードをパッケージボディの下面へ露出させて構成す
る、いわゆるボトムリードパッケージ（bottom lead pa
ckage)が提示されたが、これもやはり、チップの支持の
ためのダイパドルと、このダイパドルを支持するための
タイバーを必要とし、構造上においてはチップとリード
フレームのインナーリードを金属ワイヤで連結してやら
なければならないので、水分の浸透及びワイヤフォイル
のような信頼性の低下問題が発生し、且つパッケージの
大きさの減少に限界を持つ。さらに、従来のボトムリー
ドパッケージは、その構造的な観点からトリム、フォー
ミング、モールディング、トリムの順にその製造工程を
行わなければならないので、リフラッシュ(reflash) と
スクラビング(scrubbing) 工程を施さなければならない
という工程上の難しさをもつ。
【０００４】
【発明が解決しようとする課題】本発明の目的は、パッ
ケージの大容量化及び軽薄短小型化を図ったマルチレイ
ヤボトムリードパッケージを提供することにある。本発
明の他の目的は、パッケージの組立が容易であり、信頼
性を向上させ且つ使用者の要求に楽に対応することので
きるマルチレイヤボトムリードパッケージを提供するこ
とにある。
ケージの大容量化及び軽薄短小型化を図ったマルチレイ
ヤボトムリードパッケージを提供することにある。本発
明の他の目的は、パッケージの組立が容易であり、信頼
性を向上させ且つ使用者の要求に楽に対応することので
きるマルチレイヤボトムリードパッケージを提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明によれば、マルチ
レイヤボトムリードパッケージは、(a) 多数のボンディ
ングパッドを有する、少くとも２つ以上の半導体チッ
プ；(b) 多数の貫通ホールを有する絶縁性のベースフィ
ルムと、前記ベースフィルムの上、下面に形成された多
数の第１メタルラインと、前記各第１メタルライン上に
形成されて、前記各半導体チップのボンディングパッド
と電気的に連結される多数の突出された導電性のインナ
ーパッドと、前記インナーパッドと所定の間隔を有する
前記各第１メタルラインの上に形成された多数の突出さ
れた導電性のアウトパッドと、前記ベースフィルムの
上、下に位置した各チップの同一端子等を、互いに電気
的に連結するため、前記貫通ホールの壁面に沿って形成
されて、前記インナーパッドと連結する多数の第２メタ
ルラインとを含む絶縁回路フィルムと、(c) 前記絶縁連
結する多数の第２メタルラインを含む絶縁回路フィルム
と、(d）前記絶縁回路フィルムのアウトパッドを、外部
装置に電気的に連結するためのインナーリードとアウト
リードを含むリードフレームと、(e) 前記半導体チッ
プ、絶縁回路フィルム、リードフレームとのインナーリ
ードを含む一定の面積を囲み、前記外部装置との信号伝
達のための電気的な連結位置に形成された、多数のディ
ンプルを含むパッケージボディを含み、前記アウトリー
ドは、前記ディンプルで引き出されて、前記パッケージ
ボディの下面と同一平面として露出されることを特徴と
する。
レイヤボトムリードパッケージは、(a) 多数のボンディ
ングパッドを有する、少くとも２つ以上の半導体チッ
プ；(b) 多数の貫通ホールを有する絶縁性のベースフィ
ルムと、前記ベースフィルムの上、下面に形成された多
数の第１メタルラインと、前記各第１メタルライン上に
形成されて、前記各半導体チップのボンディングパッド
と電気的に連結される多数の突出された導電性のインナ
ーパッドと、前記インナーパッドと所定の間隔を有する
前記各第１メタルラインの上に形成された多数の突出さ
れた導電性のアウトパッドと、前記ベースフィルムの
上、下に位置した各チップの同一端子等を、互いに電気
的に連結するため、前記貫通ホールの壁面に沿って形成
されて、前記インナーパッドと連結する多数の第２メタ
ルラインとを含む絶縁回路フィルムと、(c) 前記絶縁連
結する多数の第２メタルラインを含む絶縁回路フィルム
と、(d）前記絶縁回路フィルムのアウトパッドを、外部
装置に電気的に連結するためのインナーリードとアウト
リードを含むリードフレームと、(e) 前記半導体チッ
プ、絶縁回路フィルム、リードフレームとのインナーリ
ードを含む一定の面積を囲み、前記外部装置との信号伝
達のための電気的な連結位置に形成された、多数のディ
ンプルを含むパッケージボディを含み、前記アウトリー
ドは、前記ディンプルで引き出されて、前記パッケージ
ボディの下面と同一平面として露出されることを特徴と
する。
【０００６】前記絶縁回路フィルムは、ポリマー系列の
ベースフィルムの上下面に所定のメタル層からなるメタ
ルラインが形成され、このメタルライン上にはチップの
ボンディングパッドに接続される多数のインナーパッ
ド、及びリードフレームのインナーリードに接続される
多数のアウトパッドが形成され、前記ベースフィルムを
貫通するように形成されたビアホールにメタルを充填し
てチップの同一端子を連結するビアを形成して構成され
る。ここで、前記メタルラインのメタル層は、Ｃｕ，Ｎ
ｉ，Ａｕ；Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ；Ｃｕ，Ｎｉ，Ｃ
ｏ，Ａｕ；或いは１０-8Ω／ｃｍ以上の電気伝導抵抗値
を有するメタルの中から選択されたいずれかで構成さ
れ、１ｍｉｌ以内に形成される。また、前記インナーパ
ッドとアウトパッドは１μｍから２０μｍの高さに突出
して形成され、５μｍ×５μｍ〜２００μｍ×２００μ
ｍの大きさを有するように形成され、前記ビアホールは
直径１０μｍ以上２００μｍ以下に形成される。前記リ
ードフレームはサイドレールの内側に絶縁回路フィルム
のアウトパッドに連結されるインナーリードと基板接続
のためのアウトリードを有する多数のリードがダムバー
によって支持される構造からなっており、最小２ｍｉｌ
以上の厚さに形成され、使用可能な材質はＣｕ，ＭＦ２
０２，Ａｌｌｏｙ４２，Ｏｒｉｎ１９４，或いはＡｌｌ
ｏｙ５０など、電気伝導性を有するほとんどすべての金
属である。
ベースフィルムの上下面に所定のメタル層からなるメタ
ルラインが形成され、このメタルライン上にはチップの
ボンディングパッドに接続される多数のインナーパッ
ド、及びリードフレームのインナーリードに接続される
多数のアウトパッドが形成され、前記ベースフィルムを
貫通するように形成されたビアホールにメタルを充填し
てチップの同一端子を連結するビアを形成して構成され
る。ここで、前記メタルラインのメタル層は、Ｃｕ，Ｎ
ｉ，Ａｕ；Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ；Ｃｕ，Ｎｉ，Ｃ
ｏ，Ａｕ；或いは１０-8Ω／ｃｍ以上の電気伝導抵抗値
を有するメタルの中から選択されたいずれかで構成さ
れ、１ｍｉｌ以内に形成される。また、前記インナーパ
ッドとアウトパッドは１μｍから２０μｍの高さに突出
して形成され、５μｍ×５μｍ〜２００μｍ×２００μ
ｍの大きさを有するように形成され、前記ビアホールは
直径１０μｍ以上２００μｍ以下に形成される。前記リ
ードフレームはサイドレールの内側に絶縁回路フィルム
のアウトパッドに連結されるインナーリードと基板接続
のためのアウトリードを有する多数のリードがダムバー
によって支持される構造からなっており、最小２ｍｉｌ
以上の厚さに形成され、使用可能な材質はＣｕ，ＭＦ２
０２，Ａｌｌｏｙ４２，Ｏｒｉｎ１９４，或いはＡｌｌ
ｏｙ５０など、電気伝導性を有するほとんどすべての金
属である。
【０００７】前記異方性導電体は液体及び固体状態の樹
脂と導電性のパーチクルを含み、前記レジンではエポキ
シまたは変形されたエポキシ樹脂、ポリエステルまたは
変形されたポリマー、アクリルエステルまたは変形され
たエステル、シリコン樹脂、フェノキシ樹脂、ポリウレ
タン、ポリスルフィド、シアノアクリラート、ポリアレ
キシン、及びその他の熱、紫外線、室温で硬化するポリ
マーなどが用いられ、電気的導通のためのパーチクルを
含有している。ここで、前記パーチクルはＡｇ，Ｎｉ，
Ｉｎ，Ｓｎ，インジウム酸化スズのいずれか又はこれら
の合金からなり、或いは１０-8Ω／ｃｍ以上の電気伝導
抵抗値を有する金属からなり、その適切な大きさは３μ
ｍから５μｍ程度であり、その形状は球形、四角形、三
角形、六面体、四角錐、及び三角錐などいかなる形態を
とっても構わない。
脂と導電性のパーチクルを含み、前記レジンではエポキ
シまたは変形されたエポキシ樹脂、ポリエステルまたは
変形されたポリマー、アクリルエステルまたは変形され
たエステル、シリコン樹脂、フェノキシ樹脂、ポリウレ
タン、ポリスルフィド、シアノアクリラート、ポリアレ
キシン、及びその他の熱、紫外線、室温で硬化するポリ
マーなどが用いられ、電気的導通のためのパーチクルを
含有している。ここで、前記パーチクルはＡｇ，Ｎｉ，
Ｉｎ，Ｓｎ，インジウム酸化スズのいずれか又はこれら
の合金からなり、或いは１０-8Ω／ｃｍ以上の電気伝導
抵抗値を有する金属からなり、その適切な大きさは３μ
ｍから５μｍ程度であり、その形状は球形、四角形、三
角形、六面体、四角錐、及び三角錐などいかなる形態を
とっても構わない。
【０００８】一方、本発明は、パッケージボディの下面
にその内方へ陥没する多数のディンプルが形成され、こ
のディンプルにリードフレームのアウトリードがボディ
の下面と同一の平面を保つように位置して構成されるマ
ルチレイヤボトムリードパッケージを提供する。ここ
で、前記ディンプルは両側が互いにずれるように配列さ
れてジグザグ状に構成され、且つ両側のディンプル間に
所定の間隔を維持することもできる。このようなディン
プルは、大きさ４ｍｉｌ×４ｍｉｌ〜４ｍｉｌ×５ｍｉ
ｌの直四角形または正四角形からなり、最小１ｍｉｌ〜
４００μｍの深さを有するように形成される。前記両側
のディンプルの間隔は、最小１ｍｉｌ〜５ｍｍ程度に保
持し、前記の間隔の保持のために、折り曲げられるイン
ナーリードの折曲げ角度は、−１０°〜＋１０°にする
のが好ましい。
にその内方へ陥没する多数のディンプルが形成され、こ
のディンプルにリードフレームのアウトリードがボディ
の下面と同一の平面を保つように位置して構成されるマ
ルチレイヤボトムリードパッケージを提供する。ここ
で、前記ディンプルは両側が互いにずれるように配列さ
れてジグザグ状に構成され、且つ両側のディンプル間に
所定の間隔を維持することもできる。このようなディン
プルは、大きさ４ｍｉｌ×４ｍｉｌ〜４ｍｉｌ×５ｍｉ
ｌの直四角形または正四角形からなり、最小１ｍｉｌ〜
４００μｍの深さを有するように形成される。前記両側
のディンプルの間隔は、最小１ｍｉｌ〜５ｍｍ程度に保
持し、前記の間隔の保持のために、折り曲げられるイン
ナーリードの折曲げ角度は、−１０°〜＋１０°にする
のが好ましい。
【０００９】このような本発明によるマルチレイヤボト
ムリードパッケージは、所定のメタルパターンと接続パ
ッドの形成された絶縁回路フィルムをチップ支持用と電
気的導通用の媒介体として用いて、このフィルムの上下
にチップを直接付着させることにより既存の組立工程を
最大に用いることができ、少くとも２つ以上のチップを
搭載することができてパッケージの大容量化を具現する
ことができる。しかも、前記のような絶縁回路フィルム
と異方性導電体を使用することにより、大容量化及び軽
薄短小を図ったパッケージを具現することのできる効果
がある。
ムリードパッケージは、所定のメタルパターンと接続パ
ッドの形成された絶縁回路フィルムをチップ支持用と電
気的導通用の媒介体として用いて、このフィルムの上下
にチップを直接付着させることにより既存の組立工程を
最大に用いることができ、少くとも２つ以上のチップを
搭載することができてパッケージの大容量化を具現する
ことができる。しかも、前記のような絶縁回路フィルム
と異方性導電体を使用することにより、大容量化及び軽
薄短小を図ったパッケージを具現することのできる効果
がある。
【００１０】また、本発明によるマルチレイヤボトムリ
ードパッケージはリードフレームのダイパドルとこのダ
イパドルを連結するためのタイバーなどを除去すること
により、タイバーによるマイクロギャップを通した湿気
浸透を効果的に防止することができ、ワイヤボンディン
グを行わないことによるモールディング時の不良減少を
期することができ、チップのフェースダウン付着でエポ
キシモールディングコンパウンドから出るαパーチクル
によるビードエラーなどを防止することができるなど、
信頼性を向上させる効果がある。また、本発明は絶縁回
路フィルムの設計自由化でピン配列の自律性を提供する
ことにより、使用者の要求に容易に対応することのでき
る効果もある。
ードパッケージはリードフレームのダイパドルとこのダ
イパドルを連結するためのタイバーなどを除去すること
により、タイバーによるマイクロギャップを通した湿気
浸透を効果的に防止することができ、ワイヤボンディン
グを行わないことによるモールディング時の不良減少を
期することができ、チップのフェースダウン付着でエポ
キシモールディングコンパウンドから出るαパーチクル
によるビードエラーなどを防止することができるなど、
信頼性を向上させる効果がある。また、本発明は絶縁回
路フィルムの設計自由化でピン配列の自律性を提供する
ことにより、使用者の要求に容易に対応することのでき
る効果もある。
【００１１】
【発明の実施の形態】以下、本発明による好ましい実施
の形態を添付図面に基づいて説明する。図１、図２、図
３Ａ及び図３Ｂを参照すると、半導体チップ１，２は絶
縁回路フィルム３の上、下面上にチップの上面、即ち電
極の配列されている面が向かい合うようにフェースダウ
ン（face-down)方式で付着している。絶縁回路フィルム
３の一側にはリードフレームのインナーリード４が接続
され、チップと外部装置との電気的信号伝達経路をなし
ている。各半導体チップ１，２と絶縁回路フィルム３の
接続部、そして絶縁回路フィルム３とリードフレームの
インナーリード４との接続部の間には異方性導電体５が
充填されて各々の接続部を電気的に連結させている。
の形態を添付図面に基づいて説明する。図１、図２、図
３Ａ及び図３Ｂを参照すると、半導体チップ１，２は絶
縁回路フィルム３の上、下面上にチップの上面、即ち電
極の配列されている面が向かい合うようにフェースダウ
ン（face-down)方式で付着している。絶縁回路フィルム
３の一側にはリードフレームのインナーリード４が接続
され、チップと外部装置との電気的信号伝達経路をなし
ている。各半導体チップ１，２と絶縁回路フィルム３の
接続部、そして絶縁回路フィルム３とリードフレームの
インナーリード４との接続部の間には異方性導電体５が
充填されて各々の接続部を電気的に連結させている。
【００１２】また、半導体チップ１，２と絶縁回路フィ
ルム３とリードフレームのインナーリード４を含む一定
の面積はパッケージボディ６によって密閉されている。
パッケージボディ６の下面には所定大きさのディンプル
６ａが形成されており、このディンプル６ａにリードフ
レームのアウトリード７が位置している。図４及び図５
Ａ〜図５Ｃを参照すると、絶縁回路フィルム３はポリマ
ー系列のベースフィルム３ａと、その上下面に所定のメ
タル層から形成されたメタルライン３ｂを含み、図５Ｂ
に示すように、このメタルライン３ｂ上にはチップ１，
２のボンディングパッド１ａ，２ａに接続される多数の
インナーパッド３ｃ、及びリードフレームのインナーリ
ード４に接続される多数のアウトパッド３ｄが形成さ
れ、半導体チップ１，２及びリードフレームのインナー
リード４とそれぞれ電気的な接続を成すようになってい
る。また、このような絶縁回路フィルム３にはその上下
に付着する半導体チップ１，２の同一端子を連結して一
つの端子（例えば、ＣＡＳはＣＡＳなりに、ＲＡＳはＲ
ＡＳなりに）を電気的に連結するためのビア８が形成さ
れている。この貫通ホール８の両側の壁面には、図５Ｃ
に示すように、相互に電気的に分離されたメタル９が形
成されて、前記ベースフィルム３ａの上部側のインナー
パッドと、前記ベースフィルム３ａの下部側のインナー
パッドを連結する。
ルム３とリードフレームのインナーリード４を含む一定
の面積はパッケージボディ６によって密閉されている。
パッケージボディ６の下面には所定大きさのディンプル
６ａが形成されており、このディンプル６ａにリードフ
レームのアウトリード７が位置している。図４及び図５
Ａ〜図５Ｃを参照すると、絶縁回路フィルム３はポリマ
ー系列のベースフィルム３ａと、その上下面に所定のメ
タル層から形成されたメタルライン３ｂを含み、図５Ｂ
に示すように、このメタルライン３ｂ上にはチップ１，
２のボンディングパッド１ａ，２ａに接続される多数の
インナーパッド３ｃ、及びリードフレームのインナーリ
ード４に接続される多数のアウトパッド３ｄが形成さ
れ、半導体チップ１，２及びリードフレームのインナー
リード４とそれぞれ電気的な接続を成すようになってい
る。また、このような絶縁回路フィルム３にはその上下
に付着する半導体チップ１，２の同一端子を連結して一
つの端子（例えば、ＣＡＳはＣＡＳなりに、ＲＡＳはＲ
ＡＳなりに）を電気的に連結するためのビア８が形成さ
れている。この貫通ホール８の両側の壁面には、図５Ｃ
に示すように、相互に電気的に分離されたメタル９が形
成されて、前記ベースフィルム３ａの上部側のインナー
パッドと、前記ベースフィルム３ａの下部側のインナー
パッドを連結する。
【００１３】前記構成を有する絶縁回路フィルム３は１
ｍｉｌ内外の厚さに形成され、メタルライン３ｂのメタ
ル層は、Ｃｕ，Ｎｉ，Ａｕ；Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ；
Ｃｕ，Ｎｉ，Ｃｏ，Ａｕ；或いは１０-8Ω／ｃｍ以上の
電気伝導抵抗値を有するメタルのいずれかから構成する
ことができる。また、前記インナーパッド３ｃとアウト
パッド３ｄはメタルライン３ｂの表面から所定の高さだ
け突出し、その突出高さは１μｍから２０μｍの範囲を
有し、その大きさは、５μｍ×５μｍ〜２００μｍ×２
００μｍの範囲を有する。また、貫通ホール８の大きさ
は１０μｍ以上２００μｍ以下の直径を有するように形
成される。に形成される。図６を参照すると、リードフ
レームはサイドレールＳの内側に絶縁回路フィルム３の
アウトパッド３ｄに連結されるインナーリード４と印刷
回路の基板との接続のためのアウトリード７を有する多
数のリードがダムバーＤによって支持される構造からな
っている。これは従来のリードフレームからダイパドル
とこのダイパドルを支持するためのタイバーを除去した
構造なので、これらダイパドルとタイバーによる信頼性
の問題及び軽薄短小型化の問題を除去し得る構造であ
る。
ｍｉｌ内外の厚さに形成され、メタルライン３ｂのメタ
ル層は、Ｃｕ，Ｎｉ，Ａｕ；Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ；
Ｃｕ，Ｎｉ，Ｃｏ，Ａｕ；或いは１０-8Ω／ｃｍ以上の
電気伝導抵抗値を有するメタルのいずれかから構成する
ことができる。また、前記インナーパッド３ｃとアウト
パッド３ｄはメタルライン３ｂの表面から所定の高さだ
け突出し、その突出高さは１μｍから２０μｍの範囲を
有し、その大きさは、５μｍ×５μｍ〜２００μｍ×２
００μｍの範囲を有する。また、貫通ホール８の大きさ
は１０μｍ以上２００μｍ以下の直径を有するように形
成される。に形成される。図６を参照すると、リードフ
レームはサイドレールＳの内側に絶縁回路フィルム３の
アウトパッド３ｄに連結されるインナーリード４と印刷
回路の基板との接続のためのアウトリード７を有する多
数のリードがダムバーＤによって支持される構造からな
っている。これは従来のリードフレームからダイパドル
とこのダイパドルを支持するためのタイバーを除去した
構造なので、これらダイパドルとタイバーによる信頼性
の問題及び軽薄短小型化の問題を除去し得る構造であ
る。
【００１４】前記した本発明のリードフレームは最小２
ｍｉｌ以上の厚さに形成され、材質はＣｕ，ＭＦ２０
２，Ａｌｌｏｙ４２，Ｏｒｉｎ１９４，及びＡｌｌｏｙ
５０のいずれかが用いられるが、その他にも１０-8Ω／
ｃｍ以上の電気伝導抵抗値を有するほとんどすべての金
属が用いられてもよい。また、図２を参照すると、絶縁
回路フィルム３のアウトパッド３ｄに接続されるインナ
ーリード４の部位には所定のメタルが塗布されて結合力
を向上させる。前記メタルとしては銀、錫、またはイン
ジウムなどが用いられる。図４に示した異方性導電体５
は、液体及び固体状態のレジンと導電性のパーチクルを
含み、前記レジンではエポキシまたは変形されたエポキ
シ樹脂、ポリエステルまたは変形されたポリマー、アク
リルエステルまたは変形されたエステル、シリコン樹
脂、フェノキシ樹脂、ポリウレタン、ポリスルフィド、
シアノアクリラート、ポリアレキシン、及びその他の
熱、紫外線、室温で硬化するポリマーなどが用いらる。
前記パーチクルとしてはＡｇ，Ｎｉ，Ｉｎ，Ｓｎ，イン
ジウム酸化スズのいずれか又はこれらの合金が用いら
れ、且つ１０-8Ω／ｃｍ以上の電気伝導抵抗値を有する
金属が用いられてもよい。用いられるパーチクルは大き
さは３μｍから５μｍ程度のものが適し、その形状は球
形、四角形、三角形、六面体、四角錐、及び三角錐など
いかなる形態をとっても構わない。
ｍｉｌ以上の厚さに形成され、材質はＣｕ，ＭＦ２０
２，Ａｌｌｏｙ４２，Ｏｒｉｎ１９４，及びＡｌｌｏｙ
５０のいずれかが用いられるが、その他にも１０-8Ω／
ｃｍ以上の電気伝導抵抗値を有するほとんどすべての金
属が用いられてもよい。また、図２を参照すると、絶縁
回路フィルム３のアウトパッド３ｄに接続されるインナ
ーリード４の部位には所定のメタルが塗布されて結合力
を向上させる。前記メタルとしては銀、錫、またはイン
ジウムなどが用いられる。図４に示した異方性導電体５
は、液体及び固体状態のレジンと導電性のパーチクルを
含み、前記レジンではエポキシまたは変形されたエポキ
シ樹脂、ポリエステルまたは変形されたポリマー、アク
リルエステルまたは変形されたエステル、シリコン樹
脂、フェノキシ樹脂、ポリウレタン、ポリスルフィド、
シアノアクリラート、ポリアレキシン、及びその他の
熱、紫外線、室温で硬化するポリマーなどが用いらる。
前記パーチクルとしてはＡｇ，Ｎｉ，Ｉｎ，Ｓｎ，イン
ジウム酸化スズのいずれか又はこれらの合金が用いら
れ、且つ１０-8Ω／ｃｍ以上の電気伝導抵抗値を有する
金属が用いられてもよい。用いられるパーチクルは大き
さは３μｍから５μｍ程度のものが適し、その形状は球
形、四角形、三角形、六面体、四角錐、及び三角錐など
いかなる形態をとっても構わない。
【００１５】図３Ａと図３Ｂを参照すると、パッケージ
ボディ６の下面にはその内側に陥没する多数のディンプ
ル６ａが形成され、このディンプル６ａにリードフレー
ムのアウトリード７がボディの下面と同一の平面を保つ
ように位置して構成されている。前記アウトリード７は
印刷回路基板とのボンディング作業を容易にするため
に、その端部が所定の長さほど折り曲げられ、パッケー
ジボディの下面と同一の平面を保つようにするのが好ま
しい。前記ディンプル６ａは両側に配列されており、両
側が互いにずれるように配列されてジグザグ状に構成さ
れ、これに対応するアウトリードもジグザグ状を有する
ようにする。また、ディンプル６ａは大きさ４ｍｉｌ×
４ｍｉｌ〜４ｍｉｌ×５ｍｉｌの直四角形または正四角
形からなり、最小１ｍｉｌ〜４００μｍの深さを有する
ように形成される。このようなディンプル６ａは、図３
Ｂに示すように、両側のディンプルが所定の間隔を保ち
ながらジグザグ状に配列されることもできるが、この場
合、両側のディンプルの間隔は最小１ｍｉｌ〜５ｍｍに
するのが好ましい。前記の間隔の保持のためにインナー
リード４は、所定の角度に折り曲げられ、、その折り曲
げ角度は−１０°〜＋１０°にするのが好ましい。
ボディ６の下面にはその内側に陥没する多数のディンプ
ル６ａが形成され、このディンプル６ａにリードフレー
ムのアウトリード７がボディの下面と同一の平面を保つ
ように位置して構成されている。前記アウトリード７は
印刷回路基板とのボンディング作業を容易にするため
に、その端部が所定の長さほど折り曲げられ、パッケー
ジボディの下面と同一の平面を保つようにするのが好ま
しい。前記ディンプル６ａは両側に配列されており、両
側が互いにずれるように配列されてジグザグ状に構成さ
れ、これに対応するアウトリードもジグザグ状を有する
ようにする。また、ディンプル６ａは大きさ４ｍｉｌ×
４ｍｉｌ〜４ｍｉｌ×５ｍｉｌの直四角形または正四角
形からなり、最小１ｍｉｌ〜４００μｍの深さを有する
ように形成される。このようなディンプル６ａは、図３
Ｂに示すように、両側のディンプルが所定の間隔を保ち
ながらジグザグ状に配列されることもできるが、この場
合、両側のディンプルの間隔は最小１ｍｉｌ〜５ｍｍに
するのが好ましい。前記の間隔の保持のためにインナー
リード４は、所定の角度に折り曲げられ、、その折り曲
げ角度は−１０°〜＋１０°にするのが好ましい。
【００１６】以下、前記本発明によるマルチレイヤボト
ムリードパッケージの製造方法及び作用効果を説明す
る。まず、絶縁回路フィルム３を製作するが、この時、
一般的なＰＷＢ（PrintedWiring Board) 製作法を用い
る。即ち、ベースフィルム３ａの上下面に所定のメタル
層を塗布及びメッキ（plating)することによりメタルラ
インを形成し、最終的に貫通ホール８にメタルをメッキ
して、多数のパッドと貫通ホールを有する絶縁回路フィ
ルム３を制作する。制作された絶縁回路フィルム３に異
方性導電体５を塗布した後、リードフレームのインナー
リード４を絶縁回路フィルム３のアウトパッドに接続す
る。以後、第１半導体チップ１をフェ−スダウン方法で
絶縁回路フィルム３の一側面にボンディングする。即
ち、半導体チップのボンディングパッドと絶縁回路フィ
ルム３のインナーパッドをアラインしてボンディングす
る。次に硬化過程を進行させるところで、普通熱的オ−
ブンキュア、紫外線キュア、或いは熱圧着などの方法を
用いる。第１半導体チップ１のボンディング後には絶縁
回路フィルム３の反対側に同一の方法で異方性導電体５
を塗布し、第２半導体チップ２を付着させた後、キュア
リングする。
ムリードパッケージの製造方法及び作用効果を説明す
る。まず、絶縁回路フィルム３を製作するが、この時、
一般的なＰＷＢ（PrintedWiring Board) 製作法を用い
る。即ち、ベースフィルム３ａの上下面に所定のメタル
層を塗布及びメッキ（plating)することによりメタルラ
インを形成し、最終的に貫通ホール８にメタルをメッキ
して、多数のパッドと貫通ホールを有する絶縁回路フィ
ルム３を制作する。制作された絶縁回路フィルム３に異
方性導電体５を塗布した後、リードフレームのインナー
リード４を絶縁回路フィルム３のアウトパッドに接続す
る。以後、第１半導体チップ１をフェ−スダウン方法で
絶縁回路フィルム３の一側面にボンディングする。即
ち、半導体チップのボンディングパッドと絶縁回路フィ
ルム３のインナーパッドをアラインしてボンディングす
る。次に硬化過程を進行させるところで、普通熱的オ−
ブンキュア、紫外線キュア、或いは熱圧着などの方法を
用いる。第１半導体チップ１のボンディング後には絶縁
回路フィルム３の反対側に同一の方法で異方性導電体５
を塗布し、第２半導体チップ２を付着させた後、キュア
リングする。
【００１７】前記工程後には一般的な半導体パッケ−ジ
組立工程を行う。即ち、モールディング、トリム／フォ
ーミング、テスト工程が順次行われる。モールディング
工程時にモールド金型のアウトリードのモ−ルディング
領域の金型模様をジグザグ状にして、ソルダ部位のリー
ドフレームがフォーミング時にモールドボディの内部に
入るように所定の深さのディンプル６ａを形成する。そ
して、前記トリム工程はダムバーＡ及びサイドレール３
をスプリッドカッティングする工程であり、フォーミン
グ工程は、ソルダリングされたアウトリード７を、ジグ
ザグ状にモールディング領域に形成されているディンプ
ル６ａの部位に、フォーミングしてリードの底がモール
ドの底と一致するようにする。前記工程を経て図１及び
図２に示したマルチレイヤボトムリードパッケージが製
造される。製造されたパッケ−ジが製造される。製造さ
れたパッケージはそのボディの下面に露出されているリ
ードを印刷回路基板にソルダリングすることにより実装
され、信号入出力動作を行えるように準備される。
組立工程を行う。即ち、モールディング、トリム／フォ
ーミング、テスト工程が順次行われる。モールディング
工程時にモールド金型のアウトリードのモ−ルディング
領域の金型模様をジグザグ状にして、ソルダ部位のリー
ドフレームがフォーミング時にモールドボディの内部に
入るように所定の深さのディンプル６ａを形成する。そ
して、前記トリム工程はダムバーＡ及びサイドレール３
をスプリッドカッティングする工程であり、フォーミン
グ工程は、ソルダリングされたアウトリード７を、ジグ
ザグ状にモールディング領域に形成されているディンプ
ル６ａの部位に、フォーミングしてリードの底がモール
ドの底と一致するようにする。前記工程を経て図１及び
図２に示したマルチレイヤボトムリードパッケージが製
造される。製造されたパッケ−ジが製造される。製造さ
れたパッケージはそのボディの下面に露出されているリ
ードを印刷回路基板にソルダリングすることにより実装
され、信号入出力動作を行えるように準備される。
【００１８】
【発明の効果】以上説明したように、本発明によるマル
チレイヤボトムリードパッケージは所定のメタルパター
ンと接続パッドの形成された絶縁回路フィルムをチップ
支持用と電気的導通用の媒介体として用いて、このフィ
ルムの上下にチップを直接付着させることにより、既存
の組立工程を最大に利用することができ、少なくとも２
つ以上のチップを搭載することができてパッケージの大
容量化を具現することができる。しかも、前記絶縁回路
フィルムと異方性導電体を使用することにより、大容量
化及び軽薄短小を図ったパッケ−ジを具現し得る効果を
提供する。尚、本発明によるマルチレイヤボトムリード
パッケージは、リードフレームのダイパドルとこのダイ
パドルを連結するためのタイバーなどを除去することに
より、タイバーによるマイクロギャップを通して湿気が
浸透するのを効果的に防止することができ、チップをフ
ェースダウン方法で付着させることにより、エポキシモ
ールディングコンパウンドから出るαパーチクルによる
ビードエラーなどを防止することができるなど、信頼性
を向上させる効果を提供する。また、本発明は絶縁回路
フィルムの設計自由化でピン配列の自律性をもつことに
より、使用者の要求に楽に対応する効果を提供する。
チレイヤボトムリードパッケージは所定のメタルパター
ンと接続パッドの形成された絶縁回路フィルムをチップ
支持用と電気的導通用の媒介体として用いて、このフィ
ルムの上下にチップを直接付着させることにより、既存
の組立工程を最大に利用することができ、少なくとも２
つ以上のチップを搭載することができてパッケージの大
容量化を具現することができる。しかも、前記絶縁回路
フィルムと異方性導電体を使用することにより、大容量
化及び軽薄短小を図ったパッケ−ジを具現し得る効果を
提供する。尚、本発明によるマルチレイヤボトムリード
パッケージは、リードフレームのダイパドルとこのダイ
パドルを連結するためのタイバーなどを除去することに
より、タイバーによるマイクロギャップを通して湿気が
浸透するのを効果的に防止することができ、チップをフ
ェースダウン方法で付着させることにより、エポキシモ
ールディングコンパウンドから出るαパーチクルによる
ビードエラーなどを防止することができるなど、信頼性
を向上させる効果を提供する。また、本発明は絶縁回路
フィルムの設計自由化でピン配列の自律性をもつことに
より、使用者の要求に楽に対応する効果を提供する。
【図１】本発明の一実施例によるマルチレイヤボトムリ
ードパッケージの構造を示す断面図。
ードパッケージの構造を示す断面図。
【図２】本発明の他の実施例によるマルチレイヤボトム
リードパッケージの構造を示す断面図。
リードパッケージの構造を示す断面図。
【図３】図３Ａと図３Ｂは本発明によるマルチレイヤボ
トムリードパッケージでアウトリードの底面をそれぞれ
示す図面。
トムリードパッケージでアウトリードの底面をそれぞれ
示す図面。
【図４】本発明によるマルチレイヤボトムリードパッケ
ージの要部拡大断面図。
ージの要部拡大断面図。
【図５】図５Ａは本発明のマルチレイヤボトムリードパ
ッケージに用いられる絶縁回路フィルムの部分拡大縦断
面図、図５Ｂは図５Ａの平面図、図５Ｃはビアホールの
構造を示す拡大断面図。
ッケージに用いられる絶縁回路フィルムの部分拡大縦断
面図、図５Ｂは図５Ａの平面図、図５Ｃはビアホールの
構造を示す拡大断面図。
【図６】本発明のマルチレイヤボトムリードパッケージ
に用いられるリードフレームの平面図。
に用いられるリードフレームの平面図。
【図７】本発明によるマルチレイヤボトムリードパッケ
ージのモールディング直後状態を示す平面図。
ージのモールディング直後状態を示す平面図。
１，２ 半導体チップ ３ 絶縁回路フィルム ４ インナリード ５ 異方性導電体 ６ パッケージボディ ６ａ ディンプル ７ アウトリード ８ 貫通ホール ９ メタル
Claims (22)
- 【請求項１】 (a) 多数のボンディングパッドを有す
る、少くとも２つ以上の半導体チップ； (b) 多数の貫通ホールを有する絶縁性のベースフィルム
と、前記ベースフィルムの上、下面に形成された多数の
第１メタルラインと、前記各第１メタルライン上に形成
されて、前記各半導体チップのボンディングパッドと電
気的に連結される、多数個の突出された導電性のインナ
ーパッドと、前記のインナーパッドと所定の間隔をおい
て、前記各第１メタルライン上に形成された、多数個の
突出された導電性のアウトパッドと、前記のベースフィ
ルムの上、下に位置した各チップの同一端子等を相互に
電気的に連結するために、前記貫通ホールの壁面に沿っ
て形成されて、前記インナーパッドと連結される多数の
第２メタルラインとを含む絶縁回路フィルムと、 (c) 前記絶縁回路フィルムのアウトパッドを、外部装置
に電気的に連結するためのインナーリードとアウトリー
ドを含むリードフレームと、 (d)前記半導体チップ、絶縁回路フィルム、リードフレ
ームのインナーリードを含む一定の面積を囲み、前記外
部装置との信号伝達のための電気的な連結位置に形成さ
れた、多数のディンプルを含むパッケージボディを含
み、前記アウトリードは、前記ディンプルで引き出され
て、前記パッケージボディの下面と同一平面に露出され
ることを特徴とするマルチレイヤボトムリードパッケー
ジ。 - 【請求項２】 前記第１、第２メタルラインは、Ｃｕ，
Ｎｉ，Ａｕの合金、Ｃｕ，Ｎｉ，Ｃｒ，Ａｕの合金、Ｃ
ｕ，Ｎｉ，Ｃｏ，Ａｕの合金、および１０-8Ω／ｃｍ以
上の電気伝導抵抗値を有するメタルの中から選択される
ことを特徴とする請求項１記載のマルチレイヤボトムリ
ードパッケージ。 - 【請求項３】 前記メタルラインのメタル層は、その厚
さが１ｍｉｌ以内に形成されることを特徴とする、請求
項１記載のマルチレイヤボトムリードパッケージ。 - 【請求項４】 前記インナーパッドとアウトパッドは、
前記メタル層の表面から１μｍ〜２０μｍの高さに突出
されることを特徴とする、請求項１記載のマルチレイヤ
ボトムリードパッケージ。 - 【請求項５】 前記インナーパッドとアウトパッドは５
μｍ×５μｍ〜２００μｍ×２００μｍの大きさを有す
ることを特徴とする請求項４記載のマルチレイヤボトム
リードパッケージ。 - 【請求項６】 前記インナーパッドとアウトパッドは５
μｍ×５μｍ〜２００μｍ×２００μｍの大きさを有す
ることを特徴とする、請求項１記載のマルチレイヤボト
ムリードパッケージ。 - 【請求項７】 前記貫通ホールは、１０μｍ以上２００
μｍ以下の直径を有することを特徴とする請求項１記載
のマルチレイヤボトムリードパッケージ。 - 【請求項８】 前記リードフレームは、サイドレールの
内側に２絶縁回路フィルムのアウトパッドに連結される
インナーリードと基板接続のためのアウトリードを有す
る、多数のリードがダムバーによって支持される構造で
あることを特徴とする、請求項１記載のマルチレイヤボ
トムリードパッケージ。 - 【請求項９】 前記リードフレームの厚さは、最小２ｍ
ｉｌ以上であることを特徴とする、請求項８記載のマル
チレイヤボトムリードパッケージ。 - 【請求項１０】 前記リードフレームは、Ｃｕ，ＭＦ２
０２，Ａｌｌｏｙ４２，Ｏｒｉｎｌ９４，およびＡｌｌ
ｏｙ５０の中から選択されたいずれか一つであることを
特徴とする、請求項８記載のマルチレイヤボトムリード
パッケージ。 - 【請求項１１】 レジンとその内部に含有された、電導
性のパーチクルを含み、前記パーチクルを通じて、前記
ボンディングパッド等を絶縁回路フィルムに電気的に連
結すると同時に、前記連結部を固定させるための異方性
導電体をさらに含むことを特徴とする、マルチレイヤボ
トムリードパッケージ。 - 【請求項１２】前記レジンは、液体また固体の状態で、
エポキシまたは変形されたエポキシレジン、ポリエステ
ルまたは変形されたポリマー、アクリルエステルまたは
変形されたエステル、シリコンレジン、フェノキシレジ
ン、ポリウレタン、ポリサルファイド、シアノアクリル
レート、ポリアレキシン、およびその他の熱、紫外線、
室温で硬化するポリマーの中から選択されたいずれか一
つであることを特徴とする、請求項１１記載のマルチレ
イヤボトムリードパッケージ。 - 【請求項１３】 前記パーチクルは、Ａｇ，Ｎｉ，Ｉ
ｎ，Ｓｎおよびインディウム チン オキサイドの中か
ら選択された一つ以上のものであることを特徴とする、
請求項１１記載のマルチレイヤボトムリードパッケー
ジ。 - 【請求項１４】 前記パーチクルは、１０-8Ω／ｃｍ以
上の電気伝導抵抗値を有する金属であることを特徴とす
る、請求項１１記載のマルチレイヤボトムリードパッケ
ージ。 - 【請求項１５】 前記パーチクルは、球形、四角形、三
角形、六面体、四角錐、及び三角錐の中から選択された
一つ以上の形状を含み、その大きさは３μｍ〜１５μｍ
の範囲を有することを特徴とする請求項１１記載のマル
チレイヤボトムリードパッケージ。 - 【請求項１６】 前記アウトリードは、その端部から所
定の長さほど折り曲げられて、その折り曲げられた面が
前記パッケージボディの下面と同一平面を保つように位
置することを特徴とする、請求項１記載のマルチレイヤ
ボトムリードパッケージ。 - 【請求項１７】 前記ディンプルは、大きさ４ｍｉｌ×
４ｍｉｌ〜４ｍｉｌ×５ｍｉｌの直四角形または正四角
形からなり、最小１ｍｉｌ〜４００μｍの深さを有する
ことを特徴とする、請求項１記載のマルチレイヤボトム
リードパッケージ。 - 【請求項１８】 前記ディンプルは、正四角形の形状を
有することを特徴とする、請求項１７記載のマルチレイ
ヤボトムリードパッケージ。 - 【請求項１９】 前記ディンプルは両側のディンプルが
互いにずれるように配列され、ジグザグ形状を有するこ
とを特徴とする、請求項１記載のマルチレイヤボトムリ
ードパッケージ。 - 【請求項２０】 前記ディンプルは、前記ボンディング
パッドの配列と対応して二つの列に形成され、前記二つ
の列のディンプルは、所定の間隔に分離されることを特
徴とする、請求項１９記載のマルチレイヤボトムリード
パッケージ。 - 【請求項２１】 前記間隔は最小１ｍｉｌ〜５ｍｍであ
ることを特徴とする請求項２０記載のマルチレイヤボト
ムリードパッケージ。 - 【請求項２２】 前記二つの列のディンプルの間の分離
のため、インナーリードが所定の角度に折り曲げられ、
その折り曲げ角度は−１０°〜＋１０°であることを特
徴とする、請求項２０記載のマルチレイヤボトムリード
パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005799A KR100192180B1 (ko) | 1996-03-06 | 1996-03-06 | 멀티-레이어 버텀 리드 패키지 |
| KR1996P5799 | 1996-03-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303365A true JPH10303365A (ja) | 1998-11-13 |
| JP2997744B2 JP2997744B2 (ja) | 2000-01-11 |
Family
ID=19452482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9069105A Expired - Fee Related JP2997744B2 (ja) | 1996-03-06 | 1997-03-06 | マルチレイヤボトムリードパッケージ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5834836A (ja) |
| JP (1) | JP2997744B2 (ja) |
| KR (1) | KR100192180B1 (ja) |
| CN (1) | CN1085409C (ja) |
| DE (1) | DE19709259B4 (ja) |
| GB (1) | GB2310954B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945130A (en) * | 1994-11-15 | 1999-08-31 | Vlt Corporation | Apparatus for circuit encapsulation |
| JP3359846B2 (ja) * | 1997-07-18 | 2002-12-24 | シャープ株式会社 | 半導体装置 |
| US6646354B2 (en) | 1997-08-22 | 2003-11-11 | Micron Technology, Inc. | Adhesive composition and methods for use in packaging applications |
| US6353268B1 (en) | 1997-08-22 | 2002-03-05 | Micron Technology, Inc. | Semiconductor die attachment method and apparatus |
| US5861678A (en) | 1997-12-23 | 1999-01-19 | Micron Technology, Inc. | Method and system for attaching semiconductor dice to substrates |
| KR100631910B1 (ko) * | 1999-12-13 | 2006-10-04 | 삼성전자주식회사 | 동일한 칩을 사용하는 멀티-칩 패키지 |
| US6828884B2 (en) * | 2001-05-09 | 2004-12-07 | Science Applications International Corporation | Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices |
| JP2003017645A (ja) * | 2001-07-03 | 2003-01-17 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
| US6949818B2 (en) * | 2002-12-30 | 2005-09-27 | Dongbu Electronics Co., Inc. | Semiconductor package and structure thereof |
| CN100382263C (zh) * | 2004-03-05 | 2008-04-16 | 沈育浓 | 具有多层布线结构的半导体晶片装置及其封装方法 |
| US7947535B2 (en) * | 2005-10-22 | 2011-05-24 | Stats Chippac Ltd. | Thin package system with external terminals |
| SG135066A1 (en) | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies |
| US8198709B2 (en) * | 2006-10-18 | 2012-06-12 | Vishay General Semiconductor Llc | Potted integrated circuit device with aluminum case |
| US7812430B2 (en) * | 2008-03-04 | 2010-10-12 | Powertech Technology Inc. | Leadframe and semiconductor package having downset baffle paddles |
| US20100314730A1 (en) * | 2009-06-16 | 2010-12-16 | Broadcom Corporation | Stacked hybrid interposer through silicon via (TSV) package |
| US8120158B2 (en) * | 2009-11-10 | 2012-02-21 | Infineon Technologies Ag | Laminate electronic device |
| WO2014049740A1 (ja) * | 2012-09-26 | 2014-04-03 | トヨタ自動車株式会社 | 電気部品 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480032A (en) * | 1987-09-21 | 1989-03-24 | Hitachi Maxell | Semiconductor device and manufacture thereof |
| JP2855719B2 (ja) * | 1989-03-20 | 1999-02-10 | セイコーエプソン株式会社 | 半導体装置 |
| JPH0671062B2 (ja) * | 1989-08-30 | 1994-09-07 | 株式会社東芝 | 樹脂封止型半導体装置 |
| EP0513743B1 (en) * | 1991-05-17 | 1997-09-10 | Fujitsu Limited | Semiconductor package for surface mounting |
| US5204287A (en) * | 1991-06-28 | 1993-04-20 | Texas Instruments Incorporated | Integrated circuit device having improved post for surface-mount package |
| US5438224A (en) * | 1992-04-23 | 1995-08-01 | Motorola, Inc. | Integrated circuit package having a face-to-face IC chip arrangement |
| JP2829188B2 (ja) * | 1992-04-27 | 1998-11-25 | 株式会社東芝 | 樹脂封止型半導体装置 |
| US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
| US5548087A (en) * | 1993-05-07 | 1996-08-20 | At&T Corp. | Molded plastic packaging of electronic devices |
| JP2565091B2 (ja) * | 1993-07-01 | 1996-12-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
| US5477082A (en) * | 1994-01-11 | 1995-12-19 | Exponential Technology, Inc. | Bi-planar multi-chip module |
| KR0149798B1 (ko) * | 1994-04-15 | 1998-10-01 | 모리시다 요이치 | 반도체 장치 및 그 제조방법과 리드프레임 |
| US5527740A (en) * | 1994-06-28 | 1996-06-18 | Intel Corporation | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities |
| US5600181A (en) * | 1995-05-24 | 1997-02-04 | Lockheed Martin Corporation | Hermetically sealed high density multi-chip package |
| US5677567A (en) * | 1996-06-17 | 1997-10-14 | Micron Technology, Inc. | Leads between chips assembly |
-
1996
- 1996-03-06 KR KR1019960005799A patent/KR100192180B1/ko not_active IP Right Cessation
-
1997
- 1997-03-06 GB GB9704631A patent/GB2310954B/en not_active Expired - Fee Related
- 1997-03-06 JP JP9069105A patent/JP2997744B2/ja not_active Expired - Fee Related
- 1997-03-06 CN CN97109573A patent/CN1085409C/zh not_active Expired - Fee Related
- 1997-03-06 US US08/812,612 patent/US5834836A/en not_active Expired - Lifetime
- 1997-03-06 DE DE19709259A patent/DE19709259B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5834836A (en) | 1998-11-10 |
| GB2310954A (en) | 1997-09-10 |
| CN1164764A (zh) | 1997-11-12 |
| JP2997744B2 (ja) | 2000-01-11 |
| KR100192180B1 (ko) | 1999-06-15 |
| KR970067809A (ko) | 1997-10-13 |
| DE19709259B4 (de) | 2006-02-23 |
| GB2310954B (en) | 2000-09-20 |
| DE19709259A1 (de) | 1997-11-06 |
| GB9704631D0 (en) | 1997-04-23 |
| CN1085409C (zh) | 2002-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2997744B2 (ja) | マルチレイヤボトムリードパッケージ | |
| US6943100B2 (en) | Method of fabricating a wiring board utilizing a conductive member having a reduced thickness | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| KR100192179B1 (ko) | 반도체 패키지 | |
| KR970008356B1 (ko) | 반도체장치 | |
| US8030135B2 (en) | Methods for a multiple die integrated circuit package | |
| US7352058B2 (en) | Methods for a multiple die integrated circuit package | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JP3826253B2 (ja) | チップスタックパッケージ | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JP2001077294A (ja) | 半導体装置 | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| KR19990069438A (ko) | 칩 스택 패키지 | |
| TW201241978A (en) | Flip chip device | |
| JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002190544A (ja) | 配線基板、半導体装置、及びその製造方法 | |
| JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| CN211125640U (zh) | 一种封装结构、封装模块及计算机设备 | |
| JP2012227320A (ja) | 半導体装置 | |
| JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム | |
| JPS63228726A (ja) | 電気的接続部材及びそれを用いた電気回路部材 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |