CN211125640U - 一种封装结构、封装模块及计算机设备 - Google Patents

一种封装结构、封装模块及计算机设备 Download PDF

Info

Publication number
CN211125640U
CN211125640U CN201922498322.4U CN201922498322U CN211125640U CN 211125640 U CN211125640 U CN 211125640U CN 201922498322 U CN201922498322 U CN 201922498322U CN 211125640 U CN211125640 U CN 211125640U
Authority
CN
China
Prior art keywords
pad
chip
substrate
package structure
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922498322.4U
Other languages
English (en)
Inventor
张瑾
杨旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longxin Zhongke Nanjing Technology Co ltd
Original Assignee
Longxin Zhongke Nanjing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Longxin Zhongke Nanjing Technology Co ltd filed Critical Longxin Zhongke Nanjing Technology Co ltd
Priority to CN201922498322.4U priority Critical patent/CN211125640U/zh
Application granted granted Critical
Publication of CN211125640U publication Critical patent/CN211125640U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型实施例提供了一种封装结构、封装模块及计算机设备，涉及封装技术领域。本实用新型实施例通过在基板上设置封装芯片，在基板背离封装芯片一侧形成多个焊盘，每个焊盘具有焊盘开窗；其中，基板被划分为中心区域和围绕中心区域的边缘区域，多个焊盘分布在中心区域和边缘区域内。由于在基板的中心区域和边缘区域均设置有多个焊盘，则封装芯片可以通过基板中心区域的焊盘与印刷电路板进行连接，则印刷电路板上无需再安装滤波电容，使得BGA封装形式的封装结构和LGA封装形式的封装结构可以使用同一款式的印刷电路板进行连接，提高印刷电路板的利用率，减少印刷电路板设计的冗余度，从而降低印刷电路板的设计和制作成本。

Description

一种封装结构、封装模块及计算机设备
技术领域
本实用新型涉及封装技术领域，特别是涉及一种封装结构、封装模块及计算机设备。
背景技术
为了适用不同的应用环境，需要将芯片封装后得到的封装结构设计成不同的封装形式；BGA(Ball Grid Array，焊球阵列封装)和LGA(Land Grid Array，栅格阵列封装)是目前芯片比较常见的封装形式，BGA是将芯片引脚通过基板底部的焊球焊接到PCB(PrintedCircuit Board，印刷电路板)上实现连接，LGA是将芯片引脚通过基板底部的焊盘，与安装到PCB的插座上的金属触须进行压接以实现连接。
对于不同封装形式的封装结构，如BGA封装形式的封装结构和LGA封装形式的封装结构，由于封装特性的区别，在其与印刷电路板进行连接时，需要提供不同的印刷电路板方可实现封装；但是，对于不同封装形式的封装结构，其包括的芯片仅仅存在封装形式的不同，而芯片的外围接口完全一样，此时，若提供不同款式的印刷电路板与封装结构进行连接，会增加印刷电路板设计的冗余度。
实用新型内容
鉴于上述问题，提出了本实用新型实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种封装结构、封装模块及计算机设备，以减少印刷电路板设计的冗余度。
为了解决上述问题，本实用新型实施例公开了一种封装结构，包括：基板、位于所述基板上的封装芯片，以及形成在所述基板背离所述封装芯片一侧的多个焊盘，每个焊盘具有焊盘开窗；
其中，所述基板被划分为中心区域和围绕所述中心区域的边缘区域，所述多个焊盘分布在所述中心区域和所述边缘区域内。
可选的，所述焊盘包括依次形成在所述基板背离所述封装芯片一侧的导电层和绝缘层，所述焊盘开窗所在的区域为所述焊盘中不包含绝缘层且仅包含导电层的区域。
可选的，所述封装结构还包括设置在每个所述焊盘开窗上的焊球。
可选的，所述焊盘和所述焊盘开窗的形状均为圆形。
可选的，所述导电层为锡层，所述导电层的厚度大于1μm。
可选的，所述焊盘和所述焊盘开窗的形状均为四边形。
可选的，所述导电层为金层，所述导电层的厚度为15μm至30μm。
可选的，所述封装芯片包括芯片、覆盖所述芯片和所述基板的散热盖，所述散热盖与所述芯片通过导热胶粘接，所述散热盖与所述基板通过密封胶粘接；
其中，所述芯片与所述基板通过焊球焊接，在所述基板与所述芯片之间还设置有填充胶。
本实用新型实施例还公开了一种封装模块，包括印刷电路板以及上述的封装结构；所述印刷电路板在朝向所述封装结构的一侧具有多个焊接点，所述焊接点与焊盘开窗一一对应。
可选的，所述印刷电路板与所述封装结构通过每个所述焊盘开窗上的焊球焊接。
可选的，所述封装模块还包括焊接在所述印刷电路板上的插座，所述插座背向所述印刷电路板的一侧具有金属触须，所述金属触须与所述焊盘开窗压接。
本实用新型实施例另外公开了一种计算机设备，包括上述的封装模块。
本实用新型实施例包括以下优点：
通过在基板上设置封装芯片，在基板背离封装芯片一侧形成多个焊盘，每个焊盘具有焊盘开窗；其中，基板被划分为中心区域和围绕中心区域的边缘区域，多个焊盘分布在中心区域和边缘区域内。由于在基板的中心区域和边缘区域均设置有多个焊盘，则封装芯片可以通过基板中心区域的焊盘与印刷电路板进行连接，则印刷电路板上无需再安装滤波电容，使得BGA封装形式的封装结构和LGA封装形式的封装结构可以使用同一款式的印刷电路板进行连接，提高印刷电路板的利用率，减少印刷电路板设计的冗余度，从而降低印刷电路板的设计和制作成本。
附图说明
图1示出了现有的BGA封装形式的封装结构与印刷电路板连接后的结构示意图；
图2示出了现有的BGA封装形式的封装结构对应的印刷电路板的示意图；
图3示出了现有的LGA封装形式的封装结构与印刷电路板连接后的结构示意图；
图4示出了现有的LGA封装形式的封装结构对应的印刷电路板的示意图；
图5示出了本实用新型实施例的一种封装结构的示意图；
图6示出了本实用新型实施例的另一种封装结构的示意图；
图7示出了图5所示的封装结构的仰视图；
图8示出了图5所示的封装结构中的焊盘的示意图；
图9示出了图6所示的封装结构中的焊盘的示意图；
图10示出了本实用新型实施例的一种封装结构的制作方法的流程图；
图11示出了图5所示的封装结构对应的封装模块的示意图；
图12示出了图6所示的封装结构对应的封装模块的示意图；
图13示出了本实用新型实施例的印刷电路板的示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参照图1，示出了现有的BGA封装形式的封装结构与印刷电路板连接后的结构示意图，图2示出了现有的BGA封装形式的封装结构对应的印刷电路板的示意图。
如图1所示，BGA封装形式的封装结构是将封装芯片12组装在基板11上，然后，在基板11背离封装芯片12的一侧形成多个焊盘(图中未示出)，在每个焊盘上植入焊球13；具体的，焊球13仅位于基板11的边缘区域，在基板11的中心区域未设置有焊球13。
如图2所示，与图1中的封装结构相对应，在印刷电路板(即PCB)14上的边缘区域设置有与焊球13一一对应的焊接点141，而PCB14上的中心区域140上未设置有焊接点；在实际应用中，将植入焊球13的BGA封装形式的封装结构与PCB14接触，具体是将封装结构中基板11上边缘区域设置的焊球13与PCB14中的焊接点141接触，通过加热使得焊球13融化，将BGA封装形式的封装结构焊接在PCB14的焊接点141上，以实现BGA封装形式的封装结构与PCB14的连接。
其中，如图1所示，封装芯片12包括芯片121、覆盖芯片121和基板11的散热盖122，散热盖122与芯片121通过导热胶123粘接，散热盖122与基板11通过密封胶124粘接，芯片121与基板11通过焊球125焊接，在基板11与芯片121之间还设置有填充胶126。
参照图3，示出了现有的LGA封装形式的封装结构与印刷电路板连接后的结构示意图，图4示出了现有的LGA封装形式的封装结构对应的印刷电路板的示意图。
如图3所示，LGA封装形式的封装结构是将封装芯片22组装在基板21上，然后，在基板21背离封装芯片22的一侧形成多个焊盘23；具体的，焊盘23位于基板21的边缘区域，而在基板21的中心区域设置有第一电容24。如图4所示，与图1中的封装结构相对应，在印刷电路板(即PCB)25上的边缘区域设置有与焊盘23一一对应的焊接点251，而在PCB25上的中心区域250设置有第二电容28；PCB25上的插座26通过焊球27焊接在PCB25的焊接点251上，插座26包括底座261和金属触须262，将PCB25上的插座26中的金属触须262与焊盘23压接，以实现LGA封装形式的封装结构与PCB25的连接。
其中，如图3所示，封装芯片22包括芯片221、覆盖芯片221和基板21的散热盖222，散热盖222与芯片221通过导热胶223粘接，散热盖222与基板21通过密封胶224粘接，芯片221与基板21通过焊球225焊接，在基板21与芯片221之间还设置有填充胶226。
需要说明的是，LGA封装形式的封装结构对应的PCB25，其中心区域250设置有第二电容28，若将BGA封装形式的封装结构与LGA封装形式的结构对应的PCB25进行连接，则由于第二电容28的厚度大于BGA封装形式的封装结构中焊球13的厚度，使得焊球13无法焊接到PCB25的焊接点251上，因此，BGA封装形式的封装结构无法使用LGA封装形式的封装结构对应的印刷电路板25进行连接。
进一步的，若将LGA封装形式的封装结构与BGA封装形式的封装结构对应的PCB14进行连接，则由于LGA封装形式的封装结构的基板21上设置有第一电容24，且第一电容24的厚度也大于BGA封装形式的封装结构中焊球13的厚度，使得焊球13无法焊接到PCB14的焊接点141上。若去除基板21上设置的第一电容24，以将LGA封装形式的封装结构与PCB14通过焊球13连接时，则会导致芯片221出现IR压降问题，即在大电流的情况下，无法再通过第一电容24对大电流进行滤波，且芯片221的引脚需要绕至基板21的边缘区域，以与边缘区域内的焊盘23连接，芯片221的引脚与焊盘23之间的线路较长，进而使得该线路的阻抗较大，最终导致芯片221的电压下降幅度较大，影响芯片221的正常使用。因此，LGA封装形式的封装结构同样无法使用BGA封装形式的封装结构对应的PCB14进行连接。
由此可见，若需实现BGA封装形式的封装结构和LGA封装形式的封装结构，则需要提供两种款式的PCB，从而增加了印刷电路板设计的冗余度。基于该技术问题，本实用新型实施例提供一种封装方法和封装结构，能够同时实现BGA封装形式的封装结构和LGA封装形式的封装结构，无须分别针对不同封装形式的封装结构，设计不同的PCB，从而降低了印刷电路板设计的冗余度。
实施例一
参照图5，示出了本实用新型实施例的一种封装结构的示意图，图6示出了本实用新型实施例的另一种封装结构的示意图，图7示出了图5所示的封装结构的仰视图。
本实用新型实施例提供了一种封装结构，包括：基板51、位于基板51上的封装芯片52，以及形成在基板51背离封装芯片52一侧的多个焊盘53(未在图5中示出)，每个焊盘53具有焊盘开窗；其中，基板51被划分为中心区域511和围绕中心区域511的边缘区域，多个焊盘53分布在中心区域511和边缘区域内。
在本实用新型实施例中，基板51为封装基板，实际上由多层有机基板组成，具体的层数本实用新型实施例不做限制，可以为6层、8层、10层等；基板51被划分为中心区域511和围绕中心区域511的边缘区域，封装芯片52中的芯片在基板51上的正投影，其大部分位于中心区域511而少部分位于边缘区域，或者封装芯片52中的芯片在基板51上的正投影全部位于中心区域511。
具体的，基板51的中心区域511的面积与封装芯片52中的芯片在基板51上的正投影的面积相关，例如，基板51的中心区域511的面积与封装芯片52中的芯片在基板51上的正投影的面积的比值为0.9至1.2；当基板51的中心区域511的面积与封装芯片52中的芯片在基板51上的正投影的面积的比值为0.9时，封装芯片52中的芯片在基板51上的正投影大部分位于中心区域511而少部分位于边缘区域；当基板51的中心区域511的面积与封装芯片52中的芯片在基板51上的正投影的面积的比值为1.2时，封装芯片52中的芯片在基板51上的正投影全部位于中心区域511；优选的，基板51的中心区域511的面积与封装芯片52中的芯片在基板51上的正投影的面积的比值为1，即基板51的中心区域511的面积与封装芯片52中的芯片在基板51上的正投影的面积相等。
进一步的，中心区域511与封装芯片52中芯片的引脚之间的距离较短，而边缘区域与封装芯片52中芯片的引脚之间的距离较长，中心区域511和边缘区域与封装芯片52中芯片的引脚之间的距离，与基板51的厚度、封装芯片52中芯片的尺寸等相关，具体的距离大小视情况而定。在中心区域511和边缘区域内均设置多个焊盘53，每个焊盘53具有焊盘开窗，焊盘开窗的位置处导电，而焊盘53中除焊盘开窗外的其他区域不导电。
通常，每个焊盘53与PCB上的一个焊接点连接，因此，本实用新型实施例的封装结构对应的PCB的中心区域和边缘区域也均设置有与焊盘53一一对应的焊接点，则封装芯片52中芯片的引脚可以与中心区域511内的焊盘53连接，焊盘53再与PCB上对应的焊接点连接；具体的，封装芯片52中芯片的引脚与PCB上的焊接点实际上都是与焊盘53中的焊盘开窗连接的。
与现有技术相比，本实用新型实施例中，由于封装芯片52中芯片的引脚可以直接与中心区域511内的焊盘53连接，而不需要绕至基板51的边缘区域，与边缘区域内的焊盘53连接，使得封装芯片52中的芯片的引脚与中心区域511内的焊盘53之间的线路较短，由于较短线路的阻抗较小，在大电流的情况下，能够使得芯片的电压下降幅度较小，减少了芯片的IR压降，因此，无需在基板51以及封装结构对应的印刷电路板上设置滤波电容。
进一步的，当在基板51以及封装结构对应的PCB上不设置电容时，BGA封装形式的封装结构可以通过焊盘53上设置的焊球直接与PCB进行连接，而LGA封装形式的封装结构可以通过焊盘53与PCB上的插座中的金属触须直接压接；并且，BGA封装形式的封装结构对应的PCB和LGA封装形式的封装结构对应的PCB仅需设置焊接点，该焊接点也位于PCB的中心区域和围绕中心区域的边缘区域，且该焊接点与基板51上设置的焊盘开窗位置和数量均对应即可，使得BGA封装形式的封装结构和LGA封装形式的封装结构可以使用同一款式PCB进行连接，减少印刷电路板设计的冗余度。
需要说明的是，芯片包括多个引脚，与基板51的中心区域511内的焊盘53连接的芯片的引脚，实际上是通过中心区域511内的焊盘53、PCB分别与电源端和接地端连接的，该电源端用于向与其连接的芯片的引脚提供所需电源，当封装芯片52中的芯片的引脚与中心区域511内的焊盘53之间的线路较短时，与电源端连接的芯片的引脚与电源端之间的线路也就越短，从而减少了芯片的IR压降；而与基板51的边缘区域内的焊盘53连接的芯片的引脚，实际上是通过边缘区域内的焊盘53、PCB分别与信号端连接的，该信号端连接其他器件，使得芯片可以与其他器件之间可以传输信号，因此，与信号端连接的芯片的引脚与电源端之间的线路无需设置的较短，信号端连接的封装芯片52中的芯片的引脚与边缘区域内的焊盘53连接即可。
进一步的，封装芯片52包括芯片521、覆盖芯片521和基板51的散热盖522，散热盖522与芯片521通过导热胶523粘接，散热盖522与基板51通过密封胶524粘接，芯片521与基板51通过焊球525焊接，在基板51与芯片521之间还设置有填充胶526。
具体的，先形成芯片521，将芯片521与基板51通过焊球525焊接在一起，再在芯片521与基板51之间填入填充胶526；接着，将芯片521与散热盖522通过导热胶523粘接在一起，导热胶523用于将芯片521产生的热量导入至散热盖522上进行散热；最后，在散热盖522与基板51接触的位置填入密封胶524，以实现散热盖522与基板51的密封。其中，芯片521实际上是CPU(Central Processing Unit，中央处理器)芯片，当然，也可以是其他芯片，本实用新型实施例对此不做限制。
在本实用新型实施例中，焊盘53包括依次形成在基板51背离封装芯片52一侧的导电层和绝缘层；此外，由于焊盘开窗的位置处为导电区域，因此，焊盘开窗所在的区域为焊盘53中不包含绝缘层且仅包含导电层的区域。
在实际制作过程中，首先需要在基板51背离封装芯片52一侧形成导电层，该导电层不是完全覆盖基板51的，只是在与后续PCB进行连接的位置处形成导电层；然后在导电层上形成绝缘层，以在基板51上形成焊盘53；最后，去除焊盘53中的导电层上的部分区域的绝缘层，以形成焊盘开窗，也就是说，焊盘开窗的位置处仅包含导电层而不包含绝缘层，而焊盘53中除焊盘开窗外的其他区域设置有导电层和绝缘层。
如图5所示，针对BGA封装形式的封装结构，封装结构还包括设置在每个焊盘开窗上的焊球54。
图5对应的封装结构为BGA封装形式的封装结构，其与PCB通过焊球54连接，因此，在基板51背离封装芯片52一侧形成焊盘53以及焊盘开窗后，由于焊盘开窗实际上才是焊盘53中的导电区域，因此，在每个焊盘开窗上形成一个焊球54，焊球54具体位于焊盘开窗背离基板51的一侧。
可选的，焊球54的材料为锡。
如图8所示，BGA封装形式的封装结构中的焊盘53和焊盘开窗531的形状均为圆形。
本实用新型实施例中，首先在基板51背离封装芯片52一侧形成导电层，该导电层为锡层，且该导电层的厚度大于1μm；然后在导电层上形成绝缘层，以在基板51上形成焊盘53；最后，去除焊盘53中的导电层上的部分区域的绝缘层，以形成焊盘开窗531，该部分区域为焊盘53中的中心区域。由于焊球54的形状为球形，为了更好的与焊球54接触，将焊盘53和焊盘开窗531的形状设置成圆形。
如图9所示，LGA封装形式的封装结构中的焊盘53和焊盘开窗531的形状均为四边形。
本实用新型实施例中，首先在基板51背离封装芯片52一侧形成导电层，该导电层为金层，且导电层的厚度为15μm至30μm；然后在导电层上形成绝缘层，以在基板51上形成焊盘53；最后，去除焊盘53中的导电层上的部分区域的绝缘层，以形成焊盘开窗531，该部分区域为焊盘53中的中心区域。由于LGA封装形式的封装结构是与印刷电路板上设置的插座中的金属触须压接的，为了留出金属触须压接时的接触轨迹，需要将焊盘53和焊盘开窗531的形状设置为四边形，如平行四边形；此外，为了保证焊盘53与金属触须接触时有一定的硬度和耐磨度，采用金(Au)制作导电层。
由此可见，BGA封装形式的封装结构和LGA封装形式的封装结构的主要区别在于，焊盘53和焊盘开窗531的材料和形状不同；具体的，BGA封装形式的封装结构，其导电层的材料为锡，焊盘53和焊盘开窗531的形状为圆形，而LGA封装形式的封装结构，其导电层的材料为金，焊盘53和焊盘开窗531的形状为四边形；此外，BGA封装形式的封装结构还需要在焊盘开窗531上植入焊球54，而LGA封装形式的封装结构无需在焊盘开窗531上植入焊球。
在本实用新型实施例中，通过在基板上设置封装芯片，在基板背离封装芯片一侧形成多个焊盘，每个焊盘具有焊盘开窗；其中，基板被划分为中心区域和围绕中心区域的边缘区域，多个焊盘分布在中心区域和边缘区域内。由于在基板的中心区域和边缘区域均设置有多个焊盘，则封装芯片可以通过基板中心区域的焊盘与印刷电路板进行连接，则印刷电路板上无需再安装滤波电容，使得BGA封装形式的封装结构和LGA封装形式的封装结构可以使用同一款式的印刷电路板进行连接，提高印刷电路板的利用率，减少印刷电路板设计的冗余度，从而降低印刷电路板的设计和制作成本。
实施例二
参照图10，示出了本实用新型实施例的一种封装结构的制作方法的流程图，具体可以包括如下步骤：
步骤1001，提供一基板；所述基板被划分为中心区域和围绕所述中心区域的边缘区域。
在本实用新型实施例中，提供基板51，该基板为多层有机基板，基板划分为中心区域511和围绕中心区域511的边缘区域，该中心区域511与封装芯片52中的芯片521的引脚之间的距离较短，而边缘区域与封装芯片52中的芯片521的引脚之间的距离较长。
步骤1002，将封装芯片组装在所述基板上。
在本实用新型实施例中，将封装芯片52组装在基板51上，该封装芯片52包括芯片521、覆盖芯片521和基板51的散热盖522，散热盖522与芯片521通过导热胶523粘接，散热盖522与基板51通过密封胶524粘接，芯片521与基板51通过焊球525焊接，在基板51与芯片521之间还设置有填充胶526。
具体的，先形成芯片521，将芯片521与基板51通过焊球525焊接在一起，再在芯片521与基板51之间填入填充胶526，接着，将芯片521与散热盖522通过导热胶523粘接在一起，导热胶523用于将芯片521产生的热量导入至散热盖522上进行散热，最后，在散热盖522与基板51接触的位置填入密封胶524，以实现散热盖522与基板51的密封。
步骤1003，在所述基板背离所述封装芯片一侧形成多个焊盘；每个焊盘具有焊盘开窗，所述多个焊盘分布在所述中心区域和所述边缘区域内。
在本实用新型实施例中，在将封装芯片52组装在基板51上之后，在基板51背离封装芯片一侧形成多个焊盘53，每个焊盘53具有焊盘开窗531。
具体的，在所述基板背离所述封装芯片一侧形成导电层；在所述导电层上形成绝缘层，以形成焊盘；去除所述焊盘中的所述导电层上的部分区域的绝缘层，以形成焊盘开窗。
先在在基板51背离封装芯片52一侧形成导电层，接着，在导电层上形成绝缘层，以在基板51上形成焊盘53，最后，去除焊盘53中的导电层上的部分区域的绝缘层，以形成焊盘开窗；焊盘开窗531的位置处仅包含导电层而不包含绝缘层，而焊盘53中除焊盘开窗531外的其他区域设置有导电层和绝缘层。
在本实用新型实施例中，提供一基板，该基板被划分为中心区域和围绕中心区域的边缘区域，将封装芯片组装在所述基板上，在基板背离封装芯片一侧形成多个焊盘，每个焊盘具有焊盘开窗，多个焊盘分布在中心区域和边缘区域内。由于在基板的中心区域和边缘区域均设置有多个焊盘，则封装芯片可以通过基板中心区域的焊盘与印刷电路板进行连接，则印刷电路板上无需再安装滤波电容，使得BGA封装形式的封装结构和LGA封装形式的封装结构可以使用同一款式的印刷电路板进行连接，提高印刷电路板的利用率，减少印刷电路板设计的冗余度，从而降低印刷电路板的设计和制作成本。
实施例三
参照图11，示出了图5所示的封装结构对应的封装模块的示意图，图12示出了图6所示的封装结构对应的封装模块的示意图。
本实用新型实施例还提供了一种封装模块，包括印刷电路板61以及上述的封装结构；如图13所示，印刷电路板61在朝向封装结构的一侧具有多个焊接点611，焊接点611与焊盘开窗531一一对应。
针对BGA封装形式的封装结构，印刷电路板61与封装结构通过每个焊盘开窗531上的焊球54焊接。
如图13所示，印刷电路板61的中心区域610和围绕中心区域610的边缘区域均设置有焊接点611，该焊接点611与基板51上设置的焊盘开窗531以及焊盘开窗531上设置的焊球54一一对应，将形成有焊球54的封装结构与印刷电路板61上的焊接点611接触，通过加热使得焊球54融化，将BGA封装形式的封装结构焊接在印刷电路板61的焊接点611上，以实现BGA封装形式的封装结构与印刷电路板61的连接。
针对LGA封装形式的封装结构，封装模块还包括焊接在印刷电路板61上的插座62，插座62背向印刷电路板61的一侧具有金属触须622，金属触须622与焊盘开窗531压接。
如图13所示，印刷电路板61的中心区域610和围绕中心区域610的边缘区域均设置有焊接点611，该焊接点611通过焊球63与插座62进行焊接，以在印刷电路板61上形成插座62，该插座62为一体结构，包括底座621和设置在底座621背离印刷电路板61一侧的金属触须622，该金属触须622与印刷电路板61上的焊接点611一一对应，最后，将印刷电路板61上的插座62中的金属触须622与基板51上的焊盘开窗531压接，以实现LGA封装形式的封装结构与印刷电路板61的连接，焊盘开窗531与金属触须622也一一对应。
需要说明的是，本实用新型实施例的插座62与现有的插座26结构不同，在本实用新型实施例中，基板51与印刷电路板61之间的所有区域均通过插座62间隔，在插座62的边缘区域和中心区域均具有金属触须622；而现有的插座26仅设置在基板21的边缘区域对应的位置处，而基板21的中心区域由于设置有第一电容24，其中心区域对应的位置处没有设置插座26。
由此可以看出，针对BGA封装形式的封装结构，印刷电路板61直接与封装结构进行连接；而针对LGA封装形式的封装结构，还需在印刷电路板61上安装插座62，在安装完成后，通过插座62实现印刷电路板61与封装结构的连接。但是，图5所示的BGA封装形式的封装结构和图6所示的LGA封装形式的封装结构，两者对应的印刷电路板61为同一款式的印刷电路板，印刷电路板61上仅需设置焊接点611，该焊接点611位于印刷电路板61的中心区域610和围绕中心区域610的边缘区域，且该焊接点611与基板51上设置的焊盘开窗531的位置和数量均对应，该焊接点611的实际结构为一金属凸起，用于与封装结构进行连接。具体的，焊接点611在印刷电路板61上呈阵列排布，如均匀分布在印刷电路板61上。
本实用新型实施例还提供了一种计算机设备，包括上述的封装模块；该计算机设备可以是笔记本电脑、台式电脑等其他电子设备中。
由于BGA封装形式的封装结构仅通过焊球54焊接到印刷电路板61上，使得封装模块的制作成本低，且封装模块的面积小、高度低，因此，BGA封装形式对应的封装模块，可被广泛应用在笔记本电脑中。
由于LGA封装形式的封装结构通过印刷电路板61上的插座62压接，使得LGA封装形式的封装结构具有一定的可替换性，且对应的封装模块的成本也较低，因此，LGA封装形式对应的封装模块，可被应用在台式电脑，即包括有桌面级处理器的计算机设备中。
在本实用新型实施例中，通过在基板上设置封装芯片，在基板背向封装芯片一侧形成多个焊盘，每个焊盘具有焊盘开窗；其中，基板被划分为中心区域和围绕中心区域的边缘区域，多个焊盘分布在中心区域和边缘区域内。由于在基板的中心区域和边缘区域均设置有多个焊盘，则封装芯片可以通过基板中心区域的焊盘与印刷电路板进行连接，则印刷电路板上无需再安装滤波电容，使得BGA封装形式的封装结构和LGA封装形式的封装结构可以使用同一款式的印刷电路板进行连接，提高印刷电路板的利用率，减少印刷电路板设计的冗余度，从而降低印刷电路板的设计和制作成本。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
尽管已描述了本实用新型实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本实用新型所提供的一种封装结构、封装模块及计算机设备，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (12)

1.一种封装结构，其特征在于，包括：基板、位于所述基板上的封装芯片，以及形成在所述基板背离所述封装芯片一侧的多个焊盘，每个焊盘具有焊盘开窗；
其中，所述基板被划分为中心区域和围绕所述中心区域的边缘区域，所述多个焊盘分布在所述中心区域和所述边缘区域内。
2.根据权利要求1所述的封装结构，其特征在于，所述焊盘包括依次形成在所述基板背离所述封装芯片一侧的导电层和绝缘层，所述焊盘开窗所在的区域为所述焊盘中不包含绝缘层且仅包含导电层的区域。
3.根据权利要求2所述的封装结构，其特征在于，所述封装结构还包括设置在每个所述焊盘开窗上的焊球。
4.根据权利要求3所述的封装结构，其特征在于，所述焊盘和所述焊盘开窗的形状均为圆形。
5.根据权利要求3所述的封装结构，其特征在于，所述导电层为锡层，所述导电层的厚度大于1μm。
6.根据权利要求2所述的封装结构，其特征在于，所述焊盘和所述焊盘开窗的形状均为四边形。
7.根据权利要求2所述的封装结构，其特征在于，所述导电层为金层，所述导电层的厚度为15μm至30μm。
8.根据权利要求1至7中任一项所述的封装结构，其特征在于，所述封装芯片包括芯片、覆盖所述芯片和所述基板的散热盖，所述散热盖与所述芯片通过导热胶粘接，所述散热盖与所述基板通过密封胶粘接；
其中，所述芯片与所述基板通过焊球焊接，在所述基板与所述芯片之间还设置有填充胶。
9.一种封装模块，其特征在于，包括印刷电路板以及如权利要求1至8中任一项所述的封装结构；所述印刷电路板在朝向所述封装结构的一侧具有多个焊接点，所述焊接点与焊盘开窗一一对应。
10.根据权利要求9所述封装模块，其特征在于，所述印刷电路板与所述封装结构通过每个所述焊盘开窗上的焊球焊接。
11.根据权利要求9所述封装模块，其特征在于，所述封装模块还包括焊接在所述印刷电路板上的插座，所述插座背向所述印刷电路板的一侧具有金属触须，所述金属触须与所述焊盘开窗压接。
12.一种计算机设备，其特征在于，包括如权利要求9至11中任一项所述的封装模块。
CN201922498322.4U 2019-12-31 2019-12-31 一种封装结构、封装模块及计算机设备 Active CN211125640U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922498322.4U CN211125640U (zh) 2019-12-31 2019-12-31 一种封装结构、封装模块及计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922498322.4U CN211125640U (zh) 2019-12-31 2019-12-31 一种封装结构、封装模块及计算机设备

Publications (1)

Publication Number Publication Date
CN211125640U true CN211125640U (zh) 2020-07-28

Family

ID=71703623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922498322.4U Active CN211125640U (zh) 2019-12-31 2019-12-31 一种封装结构、封装模块及计算机设备

Country Status (1)

Country Link
CN (1) CN211125640U (zh)

Similar Documents

Publication Publication Date Title
JP4177119B2 (ja) 半導体ダイ・パッケージ用の金属突起を有するキャリヤ
US7514297B2 (en) Methods for a multiple die integrated circuit package
US8030135B2 (en) Methods for a multiple die integrated circuit package
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR101171842B1 (ko) 초미세 피치의 적층을 갖는 마이크로전자 조립체
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP2980046B2 (ja) 半導体装置の実装構造および実装方法
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP2738568B2 (ja) 半導体チップモジュール
US10121043B2 (en) Printed circuit board assembly with image sensor mounted thereon
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
CN1979836A (zh) 半导体装置以及使用该半导体装置的电子控制装置
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
CN111081673A (zh) 一种封装结构及其制作方法、封装模块及计算机设备
CN211125640U (zh) 一种封装结构、封装模块及计算机设备
KR20040006951A (ko) 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자
JPH0750726B2 (ja) 半導体チップの実装体
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP4172433B2 (ja) 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法
JP2954559B2 (ja) 配線基板の電極構造
KR20090094622A (ko) 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름
JP2006332465A (ja) チップオンフィルム半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant