JP2003068942A - 実装基板および半導体装置 - Google Patents
実装基板および半導体装置Info
- Publication number
- JP2003068942A JP2003068942A JP2001252564A JP2001252564A JP2003068942A JP 2003068942 A JP2003068942 A JP 2003068942A JP 2001252564 A JP2001252564 A JP 2001252564A JP 2001252564 A JP2001252564 A JP 2001252564A JP 2003068942 A JP2003068942 A JP 2003068942A
- Authority
- JP
- Japan
- Prior art keywords
- board
- circuit board
- bare chip
- insulating substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ベアチップＩＣを搭載した実装基板におい
て、取り扱いを容易とし、環境試験に強くすること。 【解決手段】 回路パターンを有する下側基板２１と、
一部が開口したパターンを有する上側基板２６とを貼り
合わせることによって、電子部品やベアチップＩＣを搭
載する部分を凹部とし、その凹部に電子部品やベアチッ
プＩＣ３２を搭載してワイヤボンディングし、さらにそ
の凹部をエポキシ系樹脂４により封止する。
て、取り扱いを容易とし、環境試験に強くすること。 【解決手段】 回路パターンを有する下側基板２１と、
一部が開口したパターンを有する上側基板２６とを貼り
合わせることによって、電子部品やベアチップＩＣを搭
載する部分を凹部とし、その凹部に電子部品やベアチッ
プＩＣ３２を搭載してワイヤボンディングし、さらにそ
の凹部をエポキシ系樹脂４により封止する。
Description
【０００１】
【発明の属する技術分野】本発明は、実装基板およびそ
の実装基板を用いた半導体装置に関し、特にインバータ
等の出力変換パワー回路とその駆動回路や制御回路など
を内蔵したインテリジェント・パワー・モジュール（以
下、ＩＰＭとする）に用いられる実装基板、およびＩＰ
Ｍを構成する半導体装置に関する。
の実装基板を用いた半導体装置に関し、特にインバータ
等の出力変換パワー回路とその駆動回路や制御回路など
を内蔵したインテリジェント・パワー・モジュール（以
下、ＩＰＭとする）に用いられる実装基板、およびＩＰ
Ｍを構成する半導体装置に関する。
【０００２】
【従来の技術】一般に、ＩＰＭでは片面基板または多層
基板でできた制御回路基板が用いられる。図５は従来の
制御回路基板の構造を示す断面図である。図５に示すよ
うに、制御回路基板１はベアチップＩＣ１１や図示しな
い電子部品などを搭載しており、ＩＰＭケース１２内に
収納される。その状態でＩＰＭケース１２内にはゲル状
のシリコーン樹脂１３が充填され、ベアチップＩＣ１
１、そのボンディング・ワイヤ１４および電子部品はシ
リコーン樹脂１３により封止される。なお、片面基板と
は、基板表面にだけ回路パターンが形成されているもの
であり、また多層基板とは、基板の表面だけでなく、基
板の裏面または基板の中にも回路パターンを設けたもの
である。
基板でできた制御回路基板が用いられる。図５は従来の
制御回路基板の構造を示す断面図である。図５に示すよ
うに、制御回路基板１はベアチップＩＣ１１や図示しな
い電子部品などを搭載しており、ＩＰＭケース１２内に
収納される。その状態でＩＰＭケース１２内にはゲル状
のシリコーン樹脂１３が充填され、ベアチップＩＣ１
１、そのボンディング・ワイヤ１４および電子部品はシ
リコーン樹脂１３により封止される。なお、片面基板と
は、基板表面にだけ回路パターンが形成されているもの
であり、また多層基板とは、基板の表面だけでなく、基
板の裏面または基板の中にも回路パターンを設けたもの
である。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の制御回路基板では、ベアチップＩＣやボンディ
ング・ワイヤが露出しているため、その取り扱いに注意
を要するという問題点がある。また、ベアチップＩＣや
抵抗チップ等の電子部品がゲル中にあるため、ＴＨＢ試
験や硫化水素試験やオイル試験などの環境試験に対して
比較的弱いという問題点がある。そこで、ベアチップＩ
Ｃに代えて、ベアチップを樹脂等に封入したパッケージ
ＩＣを用いることも考えられるが、その場合にはＩＣ自
体が大型化し、大幅なコスト増となり、近接したリード
端子をＡｇペーストなどで回路基板に接着する際のヒゲ
の発生により回路がショートし易いという問題点があ
る。
た従来の制御回路基板では、ベアチップＩＣやボンディ
ング・ワイヤが露出しているため、その取り扱いに注意
を要するという問題点がある。また、ベアチップＩＣや
抵抗チップ等の電子部品がゲル中にあるため、ＴＨＢ試
験や硫化水素試験やオイル試験などの環境試験に対して
比較的弱いという問題点がある。そこで、ベアチップＩ
Ｃに代えて、ベアチップを樹脂等に封入したパッケージ
ＩＣを用いることも考えられるが、その場合にはＩＣ自
体が大型化し、大幅なコスト増となり、近接したリード
端子をＡｇペーストなどで回路基板に接着する際のヒゲ
の発生により回路がショートし易いという問題点があ
る。
【０００４】本発明は、上記問題点に鑑みてなされたも
のであって、ベアチップＩＣを搭載し、取り扱いが容易
で環境試験にも強い実装基板、およびその実装基板を用
いた半導体装置を提供することを目的とする。
のであって、ベアチップＩＣを搭載し、取り扱いが容易
で環境試験にも強い実装基板、およびその実装基板を用
いた半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる実装基板は、電子部品やベアチップ
ＩＣを搭載する部分を凹部とし、その凹部に電子部品や
ベアチップＩＣを搭載してワイヤボンディングし、さら
にその凹部をエポキシ系樹脂により封止したものであ
る。この発明によれば、実装基板の凹部に電子部品やベ
アチップＩＣが搭載され、それらがボンディング・ワイ
ヤとともにエポキシ系樹脂により封止される。
め、本発明にかかる実装基板は、電子部品やベアチップ
ＩＣを搭載する部分を凹部とし、その凹部に電子部品や
ベアチップＩＣを搭載してワイヤボンディングし、さら
にその凹部をエポキシ系樹脂により封止したものであ
る。この発明によれば、実装基板の凹部に電子部品やベ
アチップＩＣが搭載され、それらがボンディング・ワイ
ヤとともにエポキシ系樹脂により封止される。
【０００６】また、上記目的を達成するため、本発明に
かかる半導体装置は、実装基板の凹部に電子部品やベア
チップＩＣが搭載され、それら電子部品、ベアチップＩ
Ｃおよびボンディング・ワイヤが、前記凹部に充填され
たエポキシ系樹脂により封止された構造の制御回路基板
と、スイッチング素子を搭載したパワー回路基板とを同
一のケース内に収納したものである。この発明によれ
ば、制御回路基板の凹部に電子部品やベアチップＩＣが
搭載され、それらがボンディング・ワイヤとともにエポ
キシ系樹脂により封止される。
かかる半導体装置は、実装基板の凹部に電子部品やベア
チップＩＣが搭載され、それら電子部品、ベアチップＩ
Ｃおよびボンディング・ワイヤが、前記凹部に充填され
たエポキシ系樹脂により封止された構造の制御回路基板
と、スイッチング素子を搭載したパワー回路基板とを同
一のケース内に収納したものである。この発明によれ
ば、制御回路基板の凹部に電子部品やベアチップＩＣが
搭載され、それらがボンディング・ワイヤとともにエポ
キシ系樹脂により封止される。
【０００７】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。以下の実施の形
態では、本発明にかかる実装基板を３相インバータ・モ
ジュールの制御回路基板に適用した例について説明す
る。図１は、本発明にかかる実装基板を適用した３相イ
ンバータ・モジュールの制御回路基板を示す平面図であ
り、図２および図３はそれぞれ図１の切断線Ａ−Ａおよ
びＢ−Ｂにおける構造を示す断面図である。
いて図面を参照しつつ詳細に説明する。以下の実施の形
態では、本発明にかかる実装基板を３相インバータ・モ
ジュールの制御回路基板に適用した例について説明す
る。図１は、本発明にかかる実装基板を適用した３相イ
ンバータ・モジュールの制御回路基板を示す平面図であ
り、図２および図３はそれぞれ図１の切断線Ａ−Ａおよ
びＢ−Ｂにおける構造を示す断面図である。
【０００８】図１〜図３に示すように、制御回路基板２
は、第１の絶縁基板である下側基板２１上に、第２の絶
縁基板である上側基板２６が貼り合わされて一体化され
た構成となっている。下側基板２１と上側基板２６との
貼り合わせには、図示省略するが、たとえば多層基板の
貼り合わせに用いられる基板貼り合わせ接着シートが用
いられる。ここで、下側基板２１および上側基板２６は
同種または同じ材料でできているのが好ましい。その理
由は、制御回路基板２の熱膨張により基板に反りが発生
するのをできるだけ抑えるためである。
は、第１の絶縁基板である下側基板２１上に、第２の絶
縁基板である上側基板２６が貼り合わされて一体化され
た構成となっている。下側基板２１と上側基板２６との
貼り合わせには、図示省略するが、たとえば多層基板の
貼り合わせに用いられる基板貼り合わせ接着シートが用
いられる。ここで、下側基板２１および上側基板２６は
同種または同じ材料でできているのが好ましい。その理
由は、制御回路基板２の熱膨張により基板に反りが発生
するのをできるだけ抑えるためである。
【０００９】下側基板２１は片面基板または多層基板で
できている。上側基板２６には、抵抗チップやコンデン
サチップなどの電子部品３１、またはベアチップＩＣ３
２の実装箇所に対応する位置に、表裏に貫通する１また
は２以上の開口部２７が設けられている。また、上側基
板２６には、下側基板２１の端子孔２２に対応する位置
に、表裏に貫通する複数の孔２８が設けられている。開
口部２７は電子部品３１やベアチップＩＣ３２を単独ま
たは２個以上を一つのグループとして包含する程度の大
きさである。一方、端子孔２２に対応する貫通孔２８は
１個の端子孔２２に対応しており、互いに他の貫通孔２
８から独立している。つまり、隣り合う貫通孔２８どう
しはつながっていない。
できている。上側基板２６には、抵抗チップやコンデン
サチップなどの電子部品３１、またはベアチップＩＣ３
２の実装箇所に対応する位置に、表裏に貫通する１また
は２以上の開口部２７が設けられている。また、上側基
板２６には、下側基板２１の端子孔２２に対応する位置
に、表裏に貫通する複数の孔２８が設けられている。開
口部２７は電子部品３１やベアチップＩＣ３２を単独ま
たは２個以上を一つのグループとして包含する程度の大
きさである。一方、端子孔２２に対応する貫通孔２８は
１個の端子孔２２に対応しており、互いに他の貫通孔２
８から独立している。つまり、隣り合う貫通孔２８どう
しはつながっていない。
【００１０】このような開口部２７および貫通孔２８を
有する上側基板２６が下側基板２１に貼り合わされてい
ることにより、制御回路基板２の、電子部品３１または
ベアチップＩＣ３２の実装箇所に凹部が形成される。こ
の凹部には面実装型の電子部品３１やベアチップＩＣ３
２がはんだ付けにより実装される。ベアチップＩＣ３２
はボンディング・ワイヤ３３により下側基板２１に電気
的に接続される。そして、凹部内にエポキシ系樹脂４が
充填され、それが固化することにより、電子部品３１、
ベアチップＩＣ３２およびボンディング・ワイヤ３３は
エポキシ系樹脂４中に封入される。したがって、この凹
部の深さ、すなわち上側基板２６の厚さは、この凹部内
に実装される電子部品３１、ベアチップＩＣ３２および
そのボンディング・ワイヤ３３のすべてがおさまる程度
である。なお、平面上に樹脂をポッティングすると流れ
てしまうため、樹脂の流れ止めのため、および樹脂高さ
を保持するためのコーディング治具が必要となる。しか
し、電子部品３１またはベアチップＩＣ３２の実装箇所
の凹部の壁面がコーティング治具の役割を果たすため、
コーティング治具を必要としない。また、端子孔２２に
対応する箇所に形成される凹部は、端子孔２２および貫
通孔２８に差し込まれたリードピンをはんだ付けする際
のはんだの受けとなる。
有する上側基板２６が下側基板２１に貼り合わされてい
ることにより、制御回路基板２の、電子部品３１または
ベアチップＩＣ３２の実装箇所に凹部が形成される。こ
の凹部には面実装型の電子部品３１やベアチップＩＣ３
２がはんだ付けにより実装される。ベアチップＩＣ３２
はボンディング・ワイヤ３３により下側基板２１に電気
的に接続される。そして、凹部内にエポキシ系樹脂４が
充填され、それが固化することにより、電子部品３１、
ベアチップＩＣ３２およびボンディング・ワイヤ３３は
エポキシ系樹脂４中に封入される。したがって、この凹
部の深さ、すなわち上側基板２６の厚さは、この凹部内
に実装される電子部品３１、ベアチップＩＣ３２および
そのボンディング・ワイヤ３３のすべてがおさまる程度
である。なお、平面上に樹脂をポッティングすると流れ
てしまうため、樹脂の流れ止めのため、および樹脂高さ
を保持するためのコーディング治具が必要となる。しか
し、電子部品３１またはベアチップＩＣ３２の実装箇所
の凹部の壁面がコーティング治具の役割を果たすため、
コーティング治具を必要としない。また、端子孔２２に
対応する箇所に形成される凹部は、端子孔２２および貫
通孔２８に差し込まれたリードピンをはんだ付けする際
のはんだの受けとなる。
【００１１】図４は、本発明にかかる半導体装置を適用
した３相インバータ・モジュールを示す分解斜視図であ
る。このモジュールは、モータ制御のためのインバータ
等のスイッチング素子を搭載したパワー回路基板５、お
よびそのスイッチング素子を制御するためのベアチップ
ＩＣを搭載した制御回路基板２を、ピン形状の端子を有
するコネクタ６とともに同一のケース７に収納して蓋体
８で塞ぎ、ガイドピン９を取り付けたものである。制御
回路基板２は、上述したように、開口部２７および貫通
孔２８を有する上側基板２６を下側基板２１に貼り合わ
せたものである。パワー回路基板５は、セラミック等の
絶縁基板の表面に回路パターンを形成したものであり、
図には現われていない銅の薄板を介して銅ベース上に搭
載されている。
した３相インバータ・モジュールを示す分解斜視図であ
る。このモジュールは、モータ制御のためのインバータ
等のスイッチング素子を搭載したパワー回路基板５、お
よびそのスイッチング素子を制御するためのベアチップ
ＩＣを搭載した制御回路基板２を、ピン形状の端子を有
するコネクタ６とともに同一のケース７に収納して蓋体
８で塞ぎ、ガイドピン９を取り付けたものである。制御
回路基板２は、上述したように、開口部２７および貫通
孔２８を有する上側基板２６を下側基板２１に貼り合わ
せたものである。パワー回路基板５は、セラミック等の
絶縁基板の表面に回路パターンを形成したものであり、
図には現われていない銅の薄板を介して銅ベース上に搭
載されている。
【００１２】パワー回路基板５は、ケース７の上面から
突出する外部接続用のリードピン７１にボンディング・
ワイヤにより電気的に接続されている。制御回路基板２
は、ケース７内の、パワー回路基板５にボンディング・
ワイヤにより電気的に接続された内部接続用のリードピ
ン７２が、上述した一部の端子孔２２にはんだ付けされ
ることにより、パワー回路基板５と電気的に接続され
る。コネクタ６は、蓋体８の上に突出する外部接続用の
リードピン６１と、制御回路基板２の一部の端子孔２２
にはんだ付けされる内部接続用のリードピン６２を有す
る。
突出する外部接続用のリードピン７１にボンディング・
ワイヤにより電気的に接続されている。制御回路基板２
は、ケース７内の、パワー回路基板５にボンディング・
ワイヤにより電気的に接続された内部接続用のリードピ
ン７２が、上述した一部の端子孔２２にはんだ付けされ
ることにより、パワー回路基板５と電気的に接続され
る。コネクタ６は、蓋体８の上に突出する外部接続用の
リードピン６１と、制御回路基板２の一部の端子孔２２
にはんだ付けされる内部接続用のリードピン６２を有す
る。
【００１３】上述した実施の形態によれば、制御回路基
板２の凹部に電子部品３１やベアチップＩＣ３２が搭載
され、それらがボンディング・ワイヤ３３とともにエポ
キシ系樹脂４により封止されるため、それら電子部品３
１、ベアチップＩＣ３２およびボンディング・ワイヤ３
３などが露出しないので、制御回路基板２の取り扱いが
カード方式のように容易になるとともに、制御回路基板
２の交換も容易におこなえる。
板２の凹部に電子部品３１やベアチップＩＣ３２が搭載
され、それらがボンディング・ワイヤ３３とともにエポ
キシ系樹脂４により封止されるため、それら電子部品３
１、ベアチップＩＣ３２およびボンディング・ワイヤ３
３などが露出しないので、制御回路基板２の取り扱いが
カード方式のように容易になるとともに、制御回路基板
２の交換も容易におこなえる。
【００１４】また、ＴＨＢ試験（高温高湿逆デバイス印
加試験）や硫化水素試験やオイル試験などの環境試験に
よる信頼性が向上するとともに、それによって硫化水素
対策として金電極を用いた高価なチップ抵抗などの部品
を用いる必要がないので、低コスト化および小型化が可
能である。また、従来のようなシリコーン樹脂による封
止が不要となるため、この制御回路基板２を用いたモジ
ュールを薄型にすることができる。また、制御回路基板
２の両面にシールド層を設けることが可能となり、そう
することによってノイズ耐量が向上するという効果が得
られる。
加試験）や硫化水素試験やオイル試験などの環境試験に
よる信頼性が向上するとともに、それによって硫化水素
対策として金電極を用いた高価なチップ抵抗などの部品
を用いる必要がないので、低コスト化および小型化が可
能である。また、従来のようなシリコーン樹脂による封
止が不要となるため、この制御回路基板２を用いたモジ
ュールを薄型にすることができる。また、制御回路基板
２の両面にシールド層を設けることが可能となり、そう
することによってノイズ耐量が向上するという効果が得
られる。
【００１５】なお、ＴＨＢ試験の条件は、特に限定しな
いが、たとえばＥＩＡＪ Ｂ−１２２Ａ 条件 Ｃの規
格に準拠し、保存温度８５±２℃、相対湿度８５±５
％、印加電圧０．８×Ｖｍａｘ、試験時間１０００時間
である。Ｖｍａｘは、ＩＣを搭載した基板であるので２
０Ｖである。また、硫化水素試験の条件は、ＪＥＩＤＡ
−３８を参考規格とし、温度６０℃、濃度３ｐｐｍ、湿
度９５％、試験時間２０００時間である。
いが、たとえばＥＩＡＪ Ｂ−１２２Ａ 条件 Ｃの規
格に準拠し、保存温度８５±２℃、相対湿度８５±５
％、印加電圧０．８×Ｖｍａｘ、試験時間１０００時間
である。Ｖｍａｘは、ＩＣを搭載した基板であるので２
０Ｖである。また、硫化水素試験の条件は、ＪＥＩＤＡ
−３８を参考規格とし、温度６０℃、濃度３ｐｐｍ、湿
度９５％、試験時間２０００時間である。
【００１６】以上において本発明は、制御回路基板２の
凹部を封止する樹脂はエポキシ系樹脂に限らず、エポキ
シ系樹脂と同様に、凹部内に充填されて固着する樹脂で
あればよい。また、下側基板２１の材料と上側基板２６
の材料は、それらの熱膨張係数がほぼ同じか、または完
全に同じであれば、必ずしも同種または同じ材料である
必要はない。
凹部を封止する樹脂はエポキシ系樹脂に限らず、エポキ
シ系樹脂と同様に、凹部内に充填されて固着する樹脂で
あればよい。また、下側基板２１の材料と上側基板２６
の材料は、それらの熱膨張係数がほぼ同じか、または完
全に同じであれば、必ずしも同種または同じ材料である
必要はない。
【００１７】
【発明の効果】本発明によれば、実装基板の凹部に電子
部品やベアチップＩＣが搭載され、それらがボンディン
グ・ワイヤとともにエポキシ系樹脂により封止されるた
め、実装基板の取り扱いおよび交換が容易となる。ま
た、環境試験による信頼性が向上し、安価な部品を用い
ることができるので低コスト化が図れ、また小型化が可
能となる。また、本発明によれば、シリコーン樹脂によ
る封止が不要であるため、薄型のモジュールが得られ
る。また、実装基板の両面にシールド層を設けることに
よって、ノイズ耐量が向上するという効果が得られる。
部品やベアチップＩＣが搭載され、それらがボンディン
グ・ワイヤとともにエポキシ系樹脂により封止されるた
め、実装基板の取り扱いおよび交換が容易となる。ま
た、環境試験による信頼性が向上し、安価な部品を用い
ることができるので低コスト化が図れ、また小型化が可
能となる。また、本発明によれば、シリコーン樹脂によ
る封止が不要であるため、薄型のモジュールが得られ
る。また、実装基板の両面にシールド層を設けることに
よって、ノイズ耐量が向上するという効果が得られる。
【図１】本発明にかかる実装基板を適用した３相インバ
ータ・モジュールの制御回路基板を示す平面図である。
ータ・モジュールの制御回路基板を示す平面図である。
【図２】図１のＡ−Ａにおける断面図である。
【図３】図１のＢ−Ｂにおける断面図である。
【図４】本発明にかかる半導体装置を適用した３相イン
バータ・モジュールを示す分解斜視図である。
バータ・モジュールを示す分解斜視図である。
【図５】従来のＩＰＭに内蔵される制御回路基板の構造
を示す断面図である。
を示す断面図である。
２ 制御回路基板（実装基板）
４ エポキシ系樹脂
５ パワー回路基板
７ ケース
２１ 下側基板（第１の絶縁基板）
２６ 上側基板（第２の絶縁基板）
２７ 開口部
３２ ベアチップＩＣ
３３ ボンディング・ワイヤ
Claims (4)
- 【請求項１】 配線パターンが形成された第１の絶縁基
板に、素子を搭載する部分が開口したパターンを有する
第２の絶縁基板が貼り合わされた配線基板と、 前記第２の絶縁基板の開口部にて前記第１の絶縁基板に
搭載され、ボンディング・ワイヤにより前記第１の絶縁
基板に電気的に接続されたベアチップＩＣと、 前記開口部に充填され、前記開口部に搭載された素子お
よびボンディング・ワイヤを封止するエポキシ系樹脂
と、 を具備することを特徴とする実装基板。 - 【請求項２】 前記第１の絶縁基板は単層または多層の
回路基板であることを特徴とする請求項１に記載の実装
基板。 - 【請求項３】 前記第１の絶縁基板と前記第２の絶縁基
板は同種の材料でできていることを特徴とする請求項１
または２に記載の実装基板。 - 【請求項４】 スイッチング素子を搭載したパワー回路
基板と、前記スイッチング素子の制御用ＩＣを構成する
ベアチップＩＣを搭載した制御回路基板とが同一のケー
ス内に収納された半導体装置であって、 前記制御回路基板は、配線パターンが形成された第１の
絶縁基板に、素子を搭載する部分が開口したパターンを
有する第２の絶縁基板が貼り合わされ、かつ前記ベアチ
ップＩＣが前記第２の絶縁基板の開口部にて前記第１の
絶縁基板に搭載されてボンディング・ワイヤにより前記
第１の絶縁基板に電気的に接続され、さらに前記開口部
に搭載された素子およびボンディング・ワイヤが前記開
口部に充填されたエポキシ系樹脂により封止された基板
であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252564A JP4635393B2 (ja) | 2001-08-23 | 2001-08-23 | 実装基板および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252564A JP4635393B2 (ja) | 2001-08-23 | 2001-08-23 | 実装基板および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068942A true JP2003068942A (ja) | 2003-03-07 |
| JP4635393B2 JP4635393B2 (ja) | 2011-02-23 |
Family
ID=19081016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001252564A Expired - Fee Related JP4635393B2 (ja) | 2001-08-23 | 2001-08-23 | 実装基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4635393B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283659A (ja) * | 1996-04-12 | 1997-10-31 | Nikko Co | Ｉｃパッケージ用基板およびこれを用いたｉｃパッケージの製造方法 |
-
2001
- 2001-08-23 JP JP2001252564A patent/JP4635393B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283659A (ja) * | 1996-04-12 | 1997-10-31 | Nikko Co | Ｉｃパッケージ用基板およびこれを用いたｉｃパッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4635393B2 (ja) | 2011-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0135585B1 (ko) | 반도체 장치용 패키지 및 반도체 장치 | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US6630727B1 (en) | Modularly expandable multi-layered semiconductor component | |
| US5512710A (en) | Multilayer package with second layer via test connections | |
| JPH0730059A (ja) | マルチチップモジュール | |
| WO2023093314A8 (zh) | 板级架构、封装模组、电子设备及板级架构的制作方法 | |
| JP2003110089A (ja) | 半導体電力用モジュール及びその製造方法 | |
| JP4635393B2 (ja) | 実装基板および半導体装置 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| KR20000040586A (ko) | 회로배선이 형성된 기판을 갖는 멀티 칩 패키지 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JPH08172144A (ja) | 半導体装置及びその製造方法 | |
| JPH06216492A (ja) | 電子装置 | |
| JP2000012769A (ja) | 回路モジュール | |
| KR20090049015A (ko) | 회로 모듈 | |
| KR100772098B1 (ko) | 적층형 패키지 | |
| JP3615236B2 (ja) | 混成集積回路装置 | |
| US6822868B2 (en) | Heat sink with integrated electronics | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| KR20220033089A (ko) | 복합 반도체 패키지 제조방법 및 동 제조방법으로 제조된 복합 반도체 패키지 | |
| JPH0629422A (ja) | 混成集積回路装置 | |
| JPH04267361A (ja) | リードレスチップキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4635393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |