JP5257669B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換用スイッチング素子を駆動する駆動素子のプリント基板への実装に特徴を有する電力変換装置に関する。

ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワーデバイス（電力変換用スイッチング素子）を用いた装置、例えば電力変換装置において、パワーデバイスが適切に電力を制御するためには、パワーデバイスの駆動を制御する駆動回路の設計が重要となる。

駆動回路は、パワーデバイスの用途、設置環境、使用条件などを考慮して設計されるものであり、パワーデバイスの端子に接続される駆動素子と、この駆動素子とパワーデバイスの端子とを電気的に接続する導体パターンとからなる。駆動回路には、パワーデバイスのスイッチング動作を制御するためのゲート駆動回路、パワーデバイスの温度を検出する温度検出回路、及びパワーデバイスの電流を検出する電流検出回路などがある。これらの駆動素子及び導体パターンは、パワーデバイスの端子が貫通するプリント基板（単に、基板とも称す）上の決められた範囲内で基板の両面に配置されるのが一般的である。例えば、特許文献１に示される駆動回路は、１つのパワーデバイスに対する駆動回路を１つの基板の両面に配置し、基板と基板とを所定の間隔離して配置されている。

現在では、例えば図１に示すように、１枚の基板４に複数のパワーデバイス（スイッチング素子）３を集積し、パワーデバイス３毎に所定の絶縁ギャップＧを確保して基板の片面（この面を下面とする）４２に形成された導体パターン５に、端子３１を介してパワーデバイス３を実装するのが主流である。但し、基板４には、下面４２から上面４１に端子３１が貫通するスルーホールの部分にランド４３が形成されている。パワーデバイス３の端子３１がランド４３部分のスルーホールに貫通し、全てのスイッチング素子３の本体３２が下面４２側に位置している。また、導体パターン５間に絶縁ギャップＧを確保するのは、パワーデバイス３のエミッタ−コレクタ間に６００Ｖなどの高電圧が印加されるので、パワーデバイス相互間の放電による絶縁破壊を防止するためである。

この構成の場合、複数のパワーデバイス３が実装された下面４２の反対側の上面４１に、パワーデバイス３の駆動素子であるＬＶＩＣ（低耐圧Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）パッケージ２０Ｌ並びにＨＶＩＣ（高耐圧Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）パッケージ２０Ｈが実装される。更に説明すると、上面４１には、下面４２に形成された各導体パターン５と上下対向状態に上アーム回路の各導体パターン５Ｕが形成されると共に、各導体パターン５Ｕと所定の絶縁ギャップＧを隔てて下アーム回路の導体パターン５Ｄが形成されており、これら導体パターン５Ｕ，５Ｄに、複数のＬＶＩＣパッケージ２０Ｌ及びＨＶＩＣパッケージ２０Ｈが実装されている。

ＬＶＩＣパッケージ２０Ｌは、低耐圧であるため、上アーム回路においては各々異なるパワーデバイス３を駆動するＬＶＩＣパッケージ２０Ｌ間では、絶縁破壊防止のために絶縁ギャップＧを隔てる必要がある。また、下アーム回路においては各ＬＶＩＣパッケージ２０Ｌのエミッタ端子が全て共通に図示せぬ直流電源のマイナス端子に接続されるので絶縁ギャップＧの確保は不要となる。一方、ＨＶＩＣパッケージ２０Ｈは、高耐圧であるため、図示するように導体パターン５Ｕと５Ｄとの間の絶縁ギャップＧを隔てた絶縁領域に配置して、双方の導体パターン５Ｕ，５Ｄを橋状に跨って電気的に接続することができる。
特開２００６−８１３０９号公報

ところで、電力変換装置においては内部に搭載される基板４を小型化することが要望されている。このためには、基板４の絶縁領域にＨＶＩＣパッケージ２０Ｈと同様にＬＶＩＣパッケージ２０Ｌを配置して基板上の実装面積を狭くするか、ＨＶＩＣパッケージ２０Ｈのみを使用してこれらを絶縁領域に配置することにより基板上の駆動素子の実装面積を狭くする何れかの手法によって、基板４を小型化することが考えられる。

しかし、ＬＶＩＣパッケージ２０Ｌを絶縁領域に配置した場合、隣り合うＬＶＩＣパッケージ２０Ｌ間の絶縁ギャップＧが保持できなくなり絶縁破壊が生じるので絶縁領域への配置はできない。一方、ＨＶＩＣパッケージ２０Ｈは、製作技術が難しいことからコスト高となったり、内部で電位干渉が生じたりするなど信頼性が低くいため極力使用を避けた方がよい。これらの理由により基板の絶縁領域を使用することができず、その分、無駄なスペースが生じるため、基板の小型化を図ることができないという問題がある。

本発明は、このような課題に鑑みてなされたものであり、複数の駆動素子を実装するプリント基板の小型化を図ることができる電力変換装置を提供することを目的としている。

上記目的を達成するために、本発明による電力変換装置は、複数の電力変換用のスイッチング素子と、これらスイッチング素子に個別に対応付けられて該当スイッチング素子を駆動する複数の駆動回路とを有する電力変換装置において、前記駆動回路の形成された半導体チップが複数個互いに電位干渉の生じない絶縁間隔を有して絶縁性材料で封止されてパッケージ化された低耐圧型の駆動素子が、前記スイッチング素子が所定の絶縁間隔を隔てて実装された基板上の導体パターン間の絶縁領域に配置され、且つ該当スイッチング素子を駆動する状態に実装されるものであって、前記駆動回路内の複数個の半導体チップ間の絶縁領域と、前記基板上の導体パターン間の絶縁領域とが重なっていることを特徴とする。

この構成によれば、基板上の絶縁間隔を有する導体パターン間の絶縁領域に、従来、低耐圧型の駆動素子を配置することは、駆動素子が１つの駆動回路しか有しておらず、これを絶縁領域に配置した場合、他の駆動素子との間に必要な絶縁間隔が保持できなくなるので、不可能であった。しかし、本発明では、低耐圧型の駆動素子に、駆動回路が形成された半導体チップが２つ以上互いに電位干渉の生じない状態に内蔵されているので、基板上の導体パターン間の絶縁領域に低耐圧型の駆動素子を配置することが可能となる。そして、駆動回路内の複数個の半導体チップ間の絶縁領域と、基板上の導体パターン間の絶縁領域とが重なる配置によって絶縁領域を有効活用することができ、その分、基板を小型化することができる。

以上説明したように本発明によれば、複数の駆動素子を実装するプリント基板の小型化を図ることができることができるという効果がある。

以下、本発明の実施形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。

図２は、本発明の実施形態に係る電力変換装置１に用いられるプリント基板４の上面図及び側面図であり、図３は、電力変換装置１の回路図である。

本実施形態の電力変換装置１の特徴は、図２に示すように、基板４の上面４１における絶縁ギャップＧを有する導体パターン５Ｕ間などの絶縁領域に、電力変換用のスイッチング素子を駆動する駆動回路を搭載した低耐圧型のＬＶＩＣパッケージ５０Ｌを配置可能とした点にある。

まず、電力変換装置１の回路構成を、図３を参照して説明する。電力変換装置１は、バッテリー１１、昇降圧コンバータ１２、モータジェネレータＭＧ１、モータジェネレータＭＧ２、ＭＧ１用インバータ１３、ＭＧ２用インバータ１４及び、蓄電の役割も有するサージ電圧吸収用コンデンサ１７を備える構成となっている。

バッテリー１１は、昇降圧コンバータ１２に接続されており、昇降圧コンバータ１２に直流電力を供給し、また昇降圧コンバータ１２から回生される直流電力を蓄電する。

昇降圧コンバータ１２は、バッテリー１１から供給された直流電力を昇圧して後述するインバータ１３及び１４に出力し、またインバータ１３及び１４から出力された直流電力を降圧してバッテリー１１に出力する。昇降圧コンバータ１２は、コンデンサ１２３、リアクトル１２４、高圧側の半導体素子である上アーム用スイッチング素子（電力変換用スイッチング素子）１２１及び高圧ＧＮＤ側の半導体素子である下アーム用スイッチング素子（電力変換用スイッチング素子）１２２、ダイオードＤ１、Ｄ２を含む。

これら構成要素は、バッテリー１１の正極側にコンデンサ１２３及びリアクトル１２４の一端が接続され、負極側にコンデンサ１２３の他端と下アーム用スイッチング素子１２２のエミッタ端子が接続されている。上アーム用スイッチング素子１２１と下アーム用スイッチング素子１２２とは直列に接続されており、リアクトル１２４の他端は、その間、つまり上アーム用スイッチング素子１２１のエミッタ端子及び下アーム用スイッチング素子１２２のコレクタ端子に接続されている。上アーム用スイッチング素子のコレクタ端子は、後述するＭＧ１用インバータ１３及びＭＧ２用インバータ１４の一端側に接続されている。下アーム用スイッチング素子１２２のエミッタ端子は、ＭＧ１用インバータ１３及びＭＧ２用インバータ１４の他端側に接続されている。スイッチング素子１２１、１２２のコレクタ−エミッタ間には、エミッタ側からコレクタ側に電流を流すダイオードＤ１、Ｄ２が配置されている。そして、スイッチング素子１２１、１２２のゲート端子には、スイッチング素子の駆動を制御するための駆動回路２０１、２０２がそれぞれ接続されている。

モータジェネレータＭＧ１及びモータジェネレータＭＧ２は、それぞれＭＧ１用インバータ１３、ＭＧ２用インバータ１４に接続されており、バッテリー１１から供給される電力により駆動する。そして、発電機として働く場合は、交流電力をそれぞれに接続されるインバータ１３及び１４に出力する。

ＭＧ１用インバータ１３及びＭＧ２用インバータ１４は、互いに並列に接続されており、昇降圧コンバータ１２によって昇圧された直流電力を三相交流に変換して、モータジェネレータＭＧ１及びＭＧ２に出力する。そして、モータジェネレータＭＧ１及びＭＧ２が発電機として働く場合は、モータジェネレータＭＧ１及びＭＧ２から出力される交流電力を直流に変換して昇降圧コンバータ１２に出力する。

ＭＧ１用インバータ１３は、Ｕ相１３１とＶ相１３２とＷ相１３３とからなり、Ｕ相１３１、Ｖ相１３２及びＷ相１３３は、昇降圧コンバータ１２に並列に接続されている。Ｕ相１３１は、高圧側の半導体素子の上アーム用スイッチング素子１３４と高圧ＧＮＤ側の半導体素子の下アーム用スイッチング素子１３５とが直列に接続されている。同様に、Ｖ相は上アーム用スイッチング素子１３６と下アーム用スイッチング素子１３７、Ｗ相は上アーム用スイッチング素子１３８と下アーム用スイッチング素子１３９が直列に接続されている。そして、各スイッチング素子１３４〜１３９のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すダイオードＤ３〜８がそれぞれ接続されている。各スイッチング素子１３４〜１３９のゲート端子には、スイッチング素子の駆動を制御するための駆動回路２０３〜２０８が接続されている。各相の中間点は、モータジェネレータＭＧ１の各相コイル（図示略）の各相端に接続されている。

ＭＧ２用インバータ１４は、Ｕ相１４１とＶ相１４２とＷ相１４３とからなり、Ｕ相１４１、Ｖ相１４２及びＷ相１４３は、昇降圧コンバータ１２及びＭＧ１用インバータ１４に並列に接続されている。Ｕ相１４１は、高圧側の半導体素子の上アーム用スイッチング素子１４４と高圧ＧＮＤ側の半導体素子の下アーム用スイッチング素子１４５とが直列に接続されている。同様に、Ｖ相は上アーム用スイッチング素子１４６と下アーム用スイッチング素子１４７、Ｗ相は上アーム用スイッチング素子１４８と下アーム用スイッチング素子１４９が直列に接続されている。そして、各スイッチング素子１４４〜１４９のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すダイオードＤ９〜１４がそれぞれ接続されている。各スイッチング素子１４４〜１４９のゲート端子には、スイッチング素子の駆動を制御する駆動回路２０９〜２１４が接続されている。各相の中間点は、モータジェネレータＭＧ２の各相コイル（図示略）の各相端に接続されている。ここで、昇降圧コンバータ１２及びインバータ１３、１４にそれぞれ含まれるスイッチング素子は、ＩＧＢＴ、ＭＯＳＦＥＴ等のパワーデバイスを用いる。

このような構成の電力変換装置１の動作は、バッテリー１１の直流電力が昇降圧コンバータ１２で昇圧されてインバータ１３及び１４で三相交流に変換され、この三相交流でモータジェネレータＭＧ１及びＭＧ２が駆動される。一方、モータジェネレータＭＧ１及びＭＧ２が発電機として働く場合は、モータジェネレータＭＧ１及びＭＧ２から出力される交流電力がインバータ１３及び１４で直流電力に変換され、更に昇降圧コンバータ１２で降圧されてバッテリー１１に回生されるようになっている。

ところで、各スイッチング素子１２１、１２２、１３４〜１３９、１４４〜１４９は、各々符号が異なるので便宜上、１つのスイッチング素子に対して、図２（又は図１）に示した通りスイッチング素子３と符号を代えた表現も行っている。スイッチング素子３は、端子３１を基板４の下面４２から図示せぬスルーホールを通って上面４１へ貫通してランド４３で保持されている。

また、基板４の上面４１には、スイッチング素子３を各々が駆動する駆動回路２０１〜２１４を後述するように少なくとも２つ以上搭載したＬＶＩＣパッケージ（駆動素子）５０Ｌが、伝導性物質の導体パターン５を介してスイッチング素子３の端子３１と電気的に接続されている。

但し、各駆動回路２０１〜２１４は、各々符号が異なるので便宜上、１つの駆動回路１に対して、図４に示すように駆動回路２と符号を代えて表現する場合もある。また、スイッチング素子３の本体３２には、図４に示すように、スイッチング素子３以外に当該素子３の温度を検出するためのダイオード６が一体的に含まれた構成であるとする。以後、ダイオード６の端子もスイッチング素子３の端子３１として説明する。

駆動回路２は、様々な駆動素子としてのゲート駆動回路２１、電流検出回路２２及び温度検出回路２３を含む。スイッチング素子３の複数の端子３１のうち、ゲート端子はゲート駆動回路２１に、センスエミッタ端子は電流検出回路２２に、エミッタ端子は基準電位に、ダイオード６のアノード端子は温度検出回路２３に、カソード端子は基準電位に接続されており、これらの接続が導体パターン５によってなされている。

ゲート駆動回路２１は、スイッチング素子３の動作を制御するためのゲート電圧を印加する。電流検出回路２２は、スイッチング素子３に流れる許容量を超える過電流からの保護用の回路であり、スイッチング素子３が異常動作したり破壊されたりする短絡や過電流から保護するための回路である。電流検出回路２２は電流を検出し、検出結果をゲート駆動回路２１に送出する。温度検出回路２３は、スイッチング素子３の温度を検出するための回路であり、ダイオード６の電流をもとに温度を検出する。また、駆動回路２は、ＭＧ１及びＭＧ２を制御するための中央制御装置（ＭＧＥＣＵ）とも、フォトカプラを介して信号の送受信を行ってスイッチング素子３を制御する。

次に、ＬＶＩＣパッケージ５０Ｌの構成を、図５を参照して説明する。図５はプリント基板４に実装されるＬＶＩＣパッケージ５０Ｌの構成を示し、（ａ）は内部の平面図、（ｂ）は（ａ）に示すＡ１−Ａ２断面図である。

ＬＶＩＣパッケージ５０Ｌは、内部に１つの駆動回路２が形成された半導体チップ２Ｃを、絶縁ギャップＧ１を介して２つ配置し、これら半導体チップ２Ｃが電気的に絶縁状態となるように絶縁抵抗の高い絶縁性樹脂５１で封止してパッケージ化したものである。図５の例の場合、２つの半導体チップ２Ｃの内、一方の半導体チップ２Ｃの配線は右列の外部ピンに接続され、他方の半導体チップ２Ｃの配線は左列の外部ピンに接続される構成となっている。なお、１つの半導体チップ２Ｃは、１つの駆動回路２を構成するので、従来のＬＶＩＣパッケージ２０Ｌに内蔵される図示せぬ半導体チップと同じものであるとする。

つまり、１つのＬＶＩＣパッケージ５０Ｌには、２つの駆動回路２が互いに電位干渉が生じないように絶縁状態に内蔵されている。換言すると、１つのＬＶＩＣパッケージ５０Ｌは、図１に示した従来のＬＶＩＣパッケージ２０Ｌを２つ備えたと同機能であり、この機能を有する２つの半導体チップ２Ｃが互いに電位干渉が生じないように絶縁状態とされているので、図２に示したように、基板４上の絶縁ギャップＧを有する絶縁領域に配置することが可能となる。

従って、本実施形態の電力変換装置１における基板４では、基板４上の絶縁ギャップＧを有する導体パターン５Ｕ間などの従来は配置が不可能であった絶縁領域に、駆動素子としてのＬＶＩＣパッケージ５０Ｌを配置することができる。従って、その分、基板４を小型化することができる。又は、絶縁領域にＬＶＩＣパッケージ５０Ｌを配置することにより、空いたエリアを他の部品搭載用等に有効活用することができる。

ところで、図６（ａ）に示すように、従来は互いに異なるスイッチング素子３を駆動するための２つのＬＶＩＣパッケージ２０Ｌを配置するに必要な実装面積は、基板４上で必要な絶縁ギャップＧを有して隣り合うＬＶＩＣパッケージ２０Ｌ間の絶縁領域の面積と、２つのＬＶＩＣパッケージ２０Ｌの平面の面積との合計面積ＡＲ１であった。

本実施形態では、ＬＶＩＣパッケージ５０Ｌに内蔵された各半導体チップ２Ｃ間の絶縁ギャップＧ１は、各半導体チップ２Ｃを高耐圧の絶縁性樹脂５１で封止されるため、図１に示したように基板４上で隣り合わせのＬＶＩＣパッケージ２０Ｌを沿面且つ空間的に絶縁状態とするに必要な絶縁ギャップＧよりも大幅に短い距離で済む。なお、上述したように１つの半導体チップは１つの駆動回路２を構成するので、従来と本実施形態で用いられる半導体チップの面積は同じとする。

従って、図６（ｂ）に示すように、２つの半導体チップ２Ｃを内蔵して１つのＬＶＩＣパッケージ５０Ｌを形成した場合に、ＬＶＩＣパッケージ５０Ｌの平面の面積（実装面積）ＡＲ２は、上記の２つのＬＶＩＣパッケージ２０Ｌを実装するに必要な面積ＡＲ１よりも狭くなる。このため、本実施形態の電力変換装置１では、基板４のより小型化、又は、基板４面のより有効活用を図ることができる。

また、基板４に実装される２つのＬＶＩＣパッケージ２０Ｌを１つのＬＶＩＣパッケージ５０Ｌで実現しているので、部品点数を削減することができ、これによって製造コストを削減することができる。

また、ＬＶＩＣパッケージ５０Ｌは、２つの半導体チップ２Ｃを内蔵しているが、３つ以上の半導体チップ２Ｃを同様に絶縁状態に絶縁性樹脂５１で封止しても良い。この場合、半導体チップ２Ｃを２つ内蔵する構成よりも、より基板４の小型化又は有効活用を図ることができる。

更に、上記実施形態では、パッケージ内に複数の半導体チップ２Ｃを平面上に絶縁ギャップＧ１を介して配列したが、絶縁状態が保持されていれば、上下や斜めに対向する状態に配置しても良い。

従来の電力変換装置における基板の上面図及び側面図である。 本実施形態の電力変換装置における基板の上面図及び側面図である。 本実施形態の電力変換装置の回路図である。 本実施形態の電力変換装置に用いられる１つのスイッチング素子とその駆動回路の構成図である。 本変形形態の電力変換装置における基板に実装されるＬＶＩＣパッケージの構成を示し、（ａ）は内部の平面図、（ｂ）は（ａ）に示すＡ１−Ａ２断面図である。 （ａ）は従来の電力変換装置における基板上の２つのＬＶＩＣパッケージの実装面積を示す平面図、（ｂ）は本実施形態の電力変換装置における基板上に実装される１つのＬＶＩＣパッケージの実装面積を示す平面図である。

符号の説明

１ 電力変換装置
２ 駆動回路
２Ｃ 半導体チップ
３，１２１，１２２，１３４〜１３９，１４４〜１４９ スイッチング素子
４ 基板
５Ｄ 下アーム回路の導体パターン
５，５Ｕ 上アーム回路の導体パターン
６ ダイオード
７ 絶縁性樹脂
１１：バッテリー
１２ 昇降圧コンバータ
１３ ＭＧ１用インバータ
１４ ＭＧ２用インバータ
１７ サージ電圧吸収用コンデンサ
１２１，１２２，１３４〜１３９，１４４〜１４９ スイッチング素子
１２３ コンデンサ
１２４ リアクトル
２０Ｈ ＨＶＩＣパッケージ
２０Ｌ，５０Ｌ ＬＶＩＣパッケージ
２１ ゲート駆動回路
２２ 電流検出回路
２３ 温度検出回路
３１ スイッチング素子の端子
３２ スイッチング素子の本体
４１ 基板の上面
４２ 基板の下面
４３ ランド
２０１〜２１４ 駆動回路
ＡＲ１ 従来のＬＶＩＣパッケージ実装に必要な面積
ＡＲ２ 本実施形態のＬＶＩＣパッケージ実装に必要な面積
Ｄ１〜Ｄ１４ ダイオード
Ｇ，Ｇ１ 絶縁ギャップ
ＭＧ１，ＭＧ２ モータジェネレータ

Claims (1)

1. 複数の電力変換用のスイッチング素子と、これらスイッチング素子に個別に対応付けられて該当スイッチング素子を駆動する複数の駆動回路とを有する電力変換装置において、
   前記駆動回路の形成された半導体チップが複数個互いに電位干渉の生じない絶縁間隔を有して絶縁性材料で封止されてパッケージ化された低耐圧型の駆動素子が、前記スイッチング素子が所定の絶縁間隔を隔てて実装された基板上の導体パターン間の絶縁領域に配置され、且つ該当スイッチング素子を駆動する状態に実装されるものであって、
   前記駆動回路内の複数個の半導体チップ間の絶縁領域と、前記基板上の導体パターン間の絶縁領域とが重なっていることを特徴とする電力変換装置。

Images