JP2010068658A - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP2010068658A
JP2010068658A JP2008233737A JP2008233737A JP2010068658A JP 2010068658 A JP2010068658 A JP 2010068658A JP 2008233737 A JP2008233737 A JP 2008233737A JP 2008233737 A JP2008233737 A JP 2008233737A JP 2010068658 A JP2010068658 A JP 2010068658A
Authority
JP
Japan
Prior art keywords
switching
power
drive
substrate
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008233737A
Other languages
English (en)
Other versions
JP5257669B2 (ja
Inventor
Ryosuke Inoshita
Yasuhiro Kamiya
Tetsuya Kobayashi
Makoto Okamura
龍介 井ノ下
徹也 小林
誠 岡村
靖弘 神谷
Original Assignee
Denso Corp
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, 株式会社デンソー filed Critical Denso Corp
Priority to JP2008233737A priority Critical patent/JP5257669B2/ja
Publication of JP2010068658A publication Critical patent/JP2010068658A/ja
Application granted granted Critical
Publication of JP5257669B2 publication Critical patent/JP5257669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】複数の駆動素子を実装するプリント基板の小型化を図ること。
【解決手段】電力変換装置1は、複数の電力変換用のスイッチング素子3と、これらスイッチング素子3に個別に対応付けられて該当スイッチング素子3を駆動する複数の駆動回路とを有する。本発明の特徴は、その駆動回路の形成された半導体チップが複数個互いに電位干渉の生じない絶縁間隔を有して絶縁性材料で封止されてパッケージ化された低耐圧型のLVICパッケージ50Lを用い、このLVICパッケージ50Lを、スイッチング素子3が所定の絶縁間隔を隔てて実装された基板4上の導体パターン5U間の絶縁領域または5Uと5D間の絶縁領域に配置し、且つ該当スイッチング素子3を駆動する状態に実装したことにある。
【選択図】図2

Description

本発明は、電力変換用スイッチング素子を駆動する駆動素子のプリント基板への実装に特徴を有する電力変換装置に関する。
MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などのパワーデバイス(電力変換用スイッチング素子)を用いた装置、例えば電力変換装置において、パワーデバイスが適切に電力を制御するためには、パワーデバイスの駆動を制御する駆動回路の設計が重要となる。
駆動回路は、パワーデバイスの用途、設置環境、使用条件などを考慮して設計されるものであり、パワーデバイスの端子に接続される駆動素子と、この駆動素子とパワーデバイスの端子とを電気的に接続する導体パターンとからなる。駆動回路には、パワーデバイスのスイッチング動作を制御するためのゲート駆動回路、パワーデバイスの温度を検出する温度検出回路、及びパワーデバイスの電流を検出する電流検出回路などがある。これらの駆動素子及び導体パターンは、パワーデバイスの端子が貫通するプリント基板(単に、基板とも称す)上の決められた範囲内で基板の両面に配置されるのが一般的である。例えば、特許文献1に示される駆動回路は、1つのパワーデバイスに対する駆動回路を1つの基板の両面に配置し、基板と基板とを所定の間隔離して配置されている。
現在では、例えば図1に示すように、1枚の基板4に複数のパワーデバイス(スイッチング素子)3を集積し、パワーデバイス3毎に所定の絶縁ギャップGを確保して基板の片面(この面を下面とする)42に形成された導体パターン5に、端子31を介してパワーデバイス3を実装するのが主流である。但し、基板4には、下面42から上面41に端子31が貫通するスルーホールの部分にランド43が形成されている。パワーデバイス3の端子31がランド43部分のスルーホールに貫通し、全てのスイッチング素子3の本体32が下面42側に位置している。また、導体パターン5間に絶縁ギャップGを確保するのは、パワーデバイス3のエミッタ−コレクタ間に600Vなどの高電圧が印加されるので、パワーデバイス相互間の放電による絶縁破壊を防止するためである。
この構成の場合、複数のパワーデバイス3が実装された下面42の反対側の上面41に、パワーデバイス3の駆動素子であるLVIC(低耐圧Integrated Circuit)パッケージ20L並びにHVIC(高耐圧Integrated Circuit)パッケージ20Hが実装される。更に説明すると、上面41には、下面42に形成された各導体パターン5と上下対向状態に上アーム回路の各導体パターン5Uが形成されると共に、各導体パターン5Uと所定の絶縁ギャップGを隔てて下アーム回路の導体パターン5Dが形成されており、これら導体パターン5U,5Dに、複数のLVICパッケージ20L及びHVICパッケージ20Hが実装されている。
LVICパッケージ20Lは、低耐圧であるため、上アーム回路においては各々異なるパワーデバイス3を駆動するLVICパッケージ20L間では、絶縁破壊防止のために絶縁ギャップGを隔てる必要がある。また、下アーム回路においては各LVICパッケージ20Lのエミッタ端子が全て共通に図示せぬ直流電源のマイナス端子に接続されるので絶縁ギャップGの確保は不要となる。一方、HVICパッケージ20Hは、高耐圧であるため、図示するように導体パターン5Uと5Dとの間の絶縁ギャップGを隔てた絶縁領域に配置して、双方の導体パターン5U,5Dを橋状に跨って電気的に接続することができる。
特開2006−81309号公報
ところで、電力変換装置においては内部に搭載される基板4を小型化することが要望されている。このためには、基板4の絶縁領域にHVICパッケージ20Hと同様にLVICパッケージ20Lを配置して基板上の実装面積を狭くするか、HVICパッケージ20Hのみを使用してこれらを絶縁領域に配置することにより基板上の駆動素子の実装面積を狭くする何れかの手法によって、基板4を小型化することが考えられる。
しかし、LVICパッケージ20Lを絶縁領域に配置した場合、隣り合うLVICパッケージ20L間の絶縁ギャップGが保持できなくなり絶縁破壊が生じるので絶縁領域への配置はできない。一方、HVICパッケージ20Hは、製作技術が難しいことからコスト高となったり、内部で電位干渉が生じたりするなど信頼性が低くいため極力使用を避けた方がよい。これらの理由により基板の絶縁領域を使用することができず、その分、無駄なスペースが生じるため、基板の小型化を図ることができないという問題がある。
本発明は、このような課題に鑑みてなされたものであり、複数の駆動素子を実装するプリント基板の小型化を図ることができる電力変換装置を提供することを目的としている。
上記目的を達成するために、本発明による電力変換装置は、複数の電力変換用のスイッチング素子と、これらスイッチング素子に個別に対応付けられて該当スイッチング素子を駆動する複数の駆動回路とを有する電力変換装置において、前記駆動回路の形成された半導体チップが複数個互いに電位干渉の生じない絶縁間隔を有して絶縁性材料で封止されてパッケージ化された低耐圧型の駆動素子が、前記スイッチング素子が所定の絶縁間隔を隔てて実装された基板上の導体パターン間の絶縁領域に配置され、且つ該当スイッチング素子を駆動する状態に実装されていることを特徴とする。
この構成によれば、基板上の絶縁間隔を有する導体パターン間の絶縁領域に、従来、低耐圧型の駆動素子を配置することは、駆動素子が1つの駆動回路しか有しておらず、これを絶縁領域に配置した場合、他の駆動素子との間に必要な絶縁間隔が保持できなくなるので、不可能であった。しかし、本発明では、低耐圧型の駆動素子に、駆動回路が形成された半導体チップが2つ以上互いに電位干渉の生じない状態に内蔵されているので、基板上の導体パターン間の絶縁領域に低耐圧型の駆動素子を配置することが可能となる。この配置によって絶縁領域を有効活用することができ、その分、基板を小型化することができる。
以上説明したように本発明によれば、複数の駆動素子を実装するプリント基板の小型化を図ることができることができるという効果がある。
以下、本発明の実施形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
図2は、本発明の実施形態に係る電力変換装置1に用いられるプリント基板4の上面図及び側面図であり、図3は、電力変換装置1の回路図である。
本実施形態の電力変換装置1の特徴は、図2に示すように、基板4の上面41における絶縁ギャップGを有する導体パターン5U間などの絶縁領域に、電力変換用のスイッチング素子を駆動する駆動回路を搭載した低耐圧型のLVICパッケージ50Lを配置可能とした点にある。
まず、電力変換装置1の回路構成を、図3を参照して説明する。電力変換装置1は、バッテリー11、昇降圧コンバータ12、モータジェネレータMG1、モータジェネレータMG2、MG1用インバータ13、MG2用インバータ14及び、蓄電の役割も有するサージ電圧吸収用コンデンサ17を備える構成となっている。
バッテリー11は、昇降圧コンバータ12に接続されており、昇降圧コンバータ12に直流電力を供給し、また昇降圧コンバータ12から回生される直流電力を蓄電する。
昇降圧コンバータ12は、バッテリー11から供給された直流電力を昇圧して後述するインバータ13及び14に出力し、またインバータ13及び14から出力された直流電力を降圧してバッテリー11に出力する。昇降圧コンバータ12は、コンデンサ123、リアクトル124、高圧側の半導体素子である上アーム用スイッチング素子(電力変換用スイッチング素子)121及び高圧GND側の半導体素子である下アーム用スイッチング素子(電力変換用スイッチング素子)122、ダイオードD1、D2を含む。
これら構成要素は、バッテリー11の正極側にコンデンサ123及びリアクトル124の一端が接続され、負極側にコンデンサ123の他端と下アーム用スイッチング素子122のエミッタ端子が接続されている。上アーム用スイッチング素子121と下アーム用スイッチング素子122とは直列に接続されており、リアクトル124の他端は、その間、つまり上アーム用スイッチング素子121のエミッタ端子及び下アーム用スイッチング素子122のコレクタ端子に接続されている。上アーム用スイッチング素子のコレクタ端子は、後述するMG1用インバータ13及びMG2用インバータ14の一端側に接続されている。下アーム用スイッチング素子122のエミッタ端子は、MG1用インバータ13及びMG2用インバータ14の他端側に接続されている。スイッチング素子121、122のコレクタ−エミッタ間には、エミッタ側からコレクタ側に電流を流すダイオードD1、D2が配置されている。そして、スイッチング素子121、122のゲート端子には、スイッチング素子の駆動を制御するための駆動回路201、202がそれぞれ接続されている。
モータジェネレータMG1及びモータジェネレータMG2は、それぞれMG1用インバータ13、MG2用インバータ14に接続されており、バッテリー11から供給される電力により駆動する。そして、発電機として働く場合は、交流電力をそれぞれに接続されるインバータ13及び14に出力する。
MG1用インバータ13及びMG2用インバータ14は、互いに並列に接続されており、昇降圧コンバータ12によって昇圧された直流電力を三相交流に変換して、モータジェネレータMG1及びMG2に出力する。そして、モータジェネレータMG1及びMG2が発電機として働く場合は、モータジェネレータMG1及びMG2から出力される交流電力を直流に変換して昇降圧コンバータ12に出力する。
MG1用インバータ13は、U相131とV相132とW相133とからなり、U相131、V相132及びW相133は、昇降圧コンバータ12に並列に接続されている。U相131は、高圧側の半導体素子の上アーム用スイッチング素子134と高圧GND側の半導体素子の下アーム用スイッチング素子135とが直列に接続されている。同様に、V相は上アーム用スイッチング素子136と下アーム用スイッチング素子137、W相は上アーム用スイッチング素子138と下アーム用スイッチング素子139が直列に接続されている。そして、各スイッチング素子134〜139のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すダイオードD3〜8がそれぞれ接続されている。各スイッチング素子134〜139のゲート端子には、スイッチング素子の駆動を制御するための駆動回路203〜208が接続されている。各相の中間点は、モータジェネレータMG1の各相コイル(図示略)の各相端に接続されている。
MG2用インバータ14は、U相141とV相142とW相143とからなり、U相141、V相142及びW相143は、昇降圧コンバータ12及びMG1用インバータ14に並列に接続されている。U相141は、高圧側の半導体素子の上アーム用スイッチング素子144と高圧GND側の半導体素子の下アーム用スイッチング素子145とが直列に接続されている。同様に、V相は上アーム用スイッチング素子146と下アーム用スイッチング素子147、W相は上アーム用スイッチング素子148と下アーム用スイッチング素子149が直列に接続されている。そして、各スイッチング素子144〜149のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すダイオードD9〜14がそれぞれ接続されている。各スイッチング素子144〜149のゲート端子には、スイッチング素子の駆動を制御する駆動回路209〜214が接続されている。各相の中間点は、モータジェネレータMG2の各相コイル(図示略)の各相端に接続されている。ここで、昇降圧コンバータ12及びインバータ13、14にそれぞれ含まれるスイッチング素子は、IGBT、MOSFET等のパワーデバイスを用いる。
このような構成の電力変換装置1の動作は、バッテリー11の直流電力が昇降圧コンバータ12で昇圧されてインバータ13及び14で三相交流に変換され、この三相交流でモータジェネレータMG1及びMG2が駆動される。一方、モータジェネレータMG1及びMG2が発電機として働く場合は、モータジェネレータMG1及びMG2から出力される交流電力がインバータ13及び14で直流電力に変換され、更に昇降圧コンバータ12で降圧されてバッテリー11に回生されるようになっている。
ところで、各スイッチング素子121、122、134〜139、144〜149は、各々符号が異なるので便宜上、1つのスイッチング素子に対して、図2(又は図1)に示した通りスイッチング素子3と符号を代えた表現も行っている。スイッチング素子3は、端子31を基板4の下面42から図示せぬスルーホールを通って上面41へ貫通してランド43で保持されている。
また、基板4の上面41には、スイッチング素子3を各々が駆動する駆動回路201〜214を後述するように少なくとも2つ以上搭載したLVICパッケージ(駆動素子)50Lが、伝導性物質の導体パターン5を介してスイッチング素子3の端子31と電気的に接続されている。
但し、各駆動回路201〜214は、各々符号が異なるので便宜上、1つの駆動回路1に対して、図4に示すように駆動回路2と符号を代えて表現する場合もある。また、スイッチング素子3の本体32には、図4に示すように、スイッチング素子3以外に当該素子3の温度を検出するためのダイオード6が一体的に含まれた構成であるとする。以後、ダイオード6の端子もスイッチング素子3の端子31として説明する。
駆動回路2は、様々な駆動素子としてのゲート駆動回路21、電流検出回路22及び温度検出回路23を含む。スイッチング素子3の複数の端子31のうち、ゲート端子はゲート駆動回路21に、センスエミッタ端子は電流検出回路22に、エミッタ端子は基準電位に、ダイオード6のアノード端子は温度検出回路23に、カソード端子は基準電位に接続されており、これらの接続が導体パターン5によってなされている。
ゲート駆動回路21は、スイッチング素子3の動作を制御するためのゲート電圧を印加する。電流検出回路22は、スイッチング素子3に流れる許容量を超える過電流からの保護用の回路であり、スイッチング素子3が異常動作したり破壊されたりする短絡や過電流から保護するための回路である。電流検出回路22は電流を検出し、検出結果をゲート駆動回路21に送出する。温度検出回路23は、スイッチング素子3の温度を検出するための回路であり、ダイオード6の電流をもとに温度を検出する。また、駆動回路2は、MG1及びMG2を制御するための中央制御装置(MGECU)とも、フォトカプラを介して信号の送受信を行ってスイッチング素子3を制御する。
次に、LVICパッケージ50Lの構成を、図5を参照して説明する。図5はプリント基板4に実装されるLVICパッケージ50Lの構成を示し、(a)は内部の平面図、(b)は(a)に示すA1−A2断面図である。
LVICパッケージ50Lは、内部に1つの駆動回路2が形成された半導体チップ2Cを、絶縁ギャップG1を介して2つ配置し、これら半導体チップ2Cが電気的に絶縁状態となるように絶縁抵抗の高い絶縁性樹脂51で封止してパッケージ化したものである。図5の例の場合、2つの半導体チップ2Cの内、一方の半導体チップ2Cの配線は右列の外部ピンに接続され、他方の半導体チップ2Cの配線は左列の外部ピンに接続される構成となっている。なお、1つの半導体チップ2Cは、1つの駆動回路2を構成するので、従来のLVICパッケージ20Lに内蔵される図示せぬ半導体チップと同じものであるとする。
つまり、1つのLVICパッケージ50Lには、2つの駆動回路2が互いに電位干渉が生じないように絶縁状態に内蔵されている。換言すると、1つのLVICパッケージ50Lは、図1に示した従来のLVICパッケージ20Lを2つ備えたと同機能であり、この機能を有する2つの半導体チップ2Cが互いに電位干渉が生じないように絶縁状態とされているので、図2に示したように、基板4上の絶縁ギャップGを有する絶縁領域に配置することが可能となる。
従って、本実施形態の電力変換装置1における基板4では、基板4上の絶縁ギャップGを有する導体パターン5U間などの従来は配置が不可能であった絶縁領域に、駆動素子としてのLVICパッケージ50Lを配置することができる。従って、その分、基板4を小型化することができる。又は、絶縁領域にLVICパッケージ50Lを配置することにより、空いたエリアを他の部品搭載用等に有効活用することができる。
ところで、図6(a)に示すように、従来は互いに異なるスイッチング素子3を駆動するための2つのLVICパッケージ20Lを配置するに必要な実装面積は、基板4上で必要な絶縁ギャップGを有して隣り合うLVICパッケージ20L間の絶縁領域の面積と、2つのLVICパッケージ20Lの平面の面積との合計面積AR1であった。
本実施形態では、LVICパッケージ50Lに内蔵された各半導体チップ2C間の絶縁ギャップG1は、各半導体チップ2Cを高耐圧の絶縁性樹脂51で封止されるため、図1に示したように基板4上で隣り合わせのLVICパッケージ20Lを沿面且つ空間的に絶縁状態とするに必要な絶縁ギャップGよりも大幅に短い距離で済む。なお、上述したように1つの半導体チップは1つの駆動回路2を構成するので、従来と本実施形態で用いられる半導体チップの面積は同じとする。
従って、図6(b)に示すように、2つの半導体チップ2Cを内蔵して1つのLVICパッケージ50Lを形成した場合に、LVICパッケージ50Lの平面の面積(実装面積)AR2は、上記の2つのLVICパッケージ20Lを実装するに必要な面積AR1よりも狭くなる。このため、本実施形態の電力変換装置1では、基板4のより小型化、又は、基板4面のより有効活用を図ることができる。
また、基板4に実装される2つのLVICパッケージ20Lを1つのLVICパッケージ50Lで実現しているので、部品点数を削減することができ、これによって製造コストを削減することができる。
また、LVICパッケージ50Lは、2つの半導体チップ2Cを内蔵しているが、3つ以上の半導体チップ2Cを同様に絶縁状態に絶縁性樹脂51で封止しても良い。この場合、半導体チップ2Cを2つ内蔵する構成よりも、より基板4の小型化又は有効活用を図ることができる。
更に、上記実施形態では、パッケージ内に複数の半導体チップ2Cを平面上に絶縁ギャップG1を介して配列したが、絶縁状態が保持されていれば、上下や斜めに対向する状態に配置しても良い。
従来の電力変換装置における基板の上面図及び側面図である。 本実施形態の電力変換装置における基板の上面図及び側面図である。 本実施形態の電力変換装置の回路図である。 本実施形態の電力変換装置に用いられる1つのスイッチング素子とその駆動回路の構成図である。 本変形形態の電力変換装置における基板に実装されるLVICパッケージの構成を示し、(a)は内部の平面図、(b)は(a)に示すA1−A2断面図である。 (a)は従来の電力変換装置における基板上の2つのLVICパッケージの実装面積を示す平面図、(b)は本実施形態の電力変換装置における基板上に実装される1つのLVICパッケージの実装面積を示す平面図である。
符号の説明
1 電力変換装置
2 駆動回路
2C 半導体チップ
3,121,122,134〜139,144〜149 スイッチング素子
4 基板
5D 下アーム回路の導体パターン
5,5U 上アーム回路の導体パターン
6 ダイオード
7 絶縁性樹脂
11:バッテリー
12 昇降圧コンバータ
13 MG1用インバータ
14 MG2用インバータ
17 サージ電圧吸収用コンデンサ
121,122,134〜139,144〜149 スイッチング素子
123 コンデンサ
124 リアクトル
20H HVICパッケージ
20L,50L LVICパッケージ
21 ゲート駆動回路
22 電流検出回路
23 温度検出回路
31 スイッチング素子の端子
32 スイッチング素子の本体
41 基板の上面
42 基板の下面
43 ランド
201〜214 駆動回路
AR1 従来のLVICパッケージ実装に必要な面積
AR2 本実施形態のLVICパッケージ実装に必要な面積
D1〜D14 ダイオード
G,G1 絶縁ギャップ
MG1,MG2 モータジェネレータ

Claims (1)

  1. 複数の電力変換用のスイッチング素子と、これらスイッチング素子に個別に対応付けられて該当スイッチング素子を駆動する複数の駆動回路とを有する電力変換装置において、
    前記駆動回路の形成された半導体チップが複数個互いに電位干渉の生じない絶縁間隔を有して絶縁性材料で封止されてパッケージ化された低耐圧型の駆動素子が、前記スイッチング素子が所定の絶縁間隔を隔てて実装された基板上の導体パターン間の絶縁領域に配置され、且つ該当スイッチング素子を駆動する状態に実装されていることを特徴とする電力変換装置。
JP2008233737A 2008-09-11 2008-09-11 電力変換装置 Active JP5257669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008233737A JP5257669B2 (ja) 2008-09-11 2008-09-11 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008233737A JP5257669B2 (ja) 2008-09-11 2008-09-11 電力変換装置

Publications (2)

Publication Number Publication Date
JP2010068658A true JP2010068658A (ja) 2010-03-25
JP5257669B2 JP5257669B2 (ja) 2013-08-07

Family

ID=42193744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008233737A Active JP5257669B2 (ja) 2008-09-11 2008-09-11 電力変換装置

Country Status (1)

Country Link
JP (1) JP5257669B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012239275A (ja) * 2011-05-11 2012-12-06 Toyota Motor Corp インバータ装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195053A (en) * 1989-12-25 1991-08-26 Sanyo Electric Co Ltd Inverter device
JPH08289566A (ja) * 1995-04-18 1996-11-01 Toshiba Corp モータ駆動装置
JPH10215581A (ja) * 1997-01-28 1998-08-11 Matsushita Electric Works Ltd 電源装置
JP2002184941A (ja) * 2000-12-13 2002-06-28 Mitsubishi Electric Corp 半導体装置
JP2004265931A (ja) * 2003-02-14 2004-09-24 Hitachi Ltd 半導体素子駆動用集積回路及び電力変換装置
JP2004273837A (ja) * 2003-03-10 2004-09-30 Koyo Seiko Co Ltd 半導体装置
JP2005093607A (ja) * 2003-09-16 2005-04-07 Denso Corp 半導体装置
JP2006081309A (ja) * 2004-09-09 2006-03-23 Keihin Corp パワードライブユニット
JP2007336793A (ja) * 2006-05-16 2007-12-27 Denso Corp 電力変換装置
JP2008029093A (ja) * 2006-07-20 2008-02-07 Hitachi Ltd 電力変換装置
JP2008118815A (ja) * 2006-11-07 2008-05-22 Denso Corp インバータ装置
JP2008125315A (ja) * 2006-11-15 2008-05-29 Matsushita Electric Ind Co Ltd モータ駆動装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195053A (en) * 1989-12-25 1991-08-26 Sanyo Electric Co Ltd Inverter device
JPH08289566A (ja) * 1995-04-18 1996-11-01 Toshiba Corp モータ駆動装置
JPH10215581A (ja) * 1997-01-28 1998-08-11 Matsushita Electric Works Ltd 電源装置
JP2002184941A (ja) * 2000-12-13 2002-06-28 Mitsubishi Electric Corp 半導体装置
JP2004265931A (ja) * 2003-02-14 2004-09-24 Hitachi Ltd 半導体素子駆動用集積回路及び電力変換装置
JP2004273837A (ja) * 2003-03-10 2004-09-30 Koyo Seiko Co Ltd 半導体装置
JP2005093607A (ja) * 2003-09-16 2005-04-07 Denso Corp 半導体装置
JP2006081309A (ja) * 2004-09-09 2006-03-23 Keihin Corp パワードライブユニット
JP2007336793A (ja) * 2006-05-16 2007-12-27 Denso Corp 電力変換装置
JP2008029093A (ja) * 2006-07-20 2008-02-07 Hitachi Ltd 電力変換装置
JP2008118815A (ja) * 2006-11-07 2008-05-22 Denso Corp インバータ装置
JP2008125315A (ja) * 2006-11-15 2008-05-29 Matsushita Electric Ind Co Ltd モータ駆動装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012239275A (ja) * 2011-05-11 2012-12-06 Toyota Motor Corp インバータ装置

Also Published As

Publication number Publication date
JP5257669B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
US9979314B2 (en) Power semiconductor module and power conversion device
JP5350456B2 (ja) 電力変換装置
US9425707B2 (en) Inverter device capable of appropriately fixing a power module having a switching element and a smoothing capacitor in a limited region
JP4564937B2 (ja) 電気回路装置及び電気回路モジュール並びに電力変換装置
JP3460973B2 (ja) 電力変換装置
US8115294B2 (en) Multichip module with improved system carrier
EP2549534B1 (en) Semiconductor device
JP4603956B2 (ja) 電力変換装置
KR101522089B1 (ko) 반도체 장치
US6373705B1 (en) Electronic semiconductor module
JP3793407B2 (ja) 電力変換装置
JP4277169B2 (ja) 電力用半導体モジュール
KR101086803B1 (ko) 파워 모듈
US7755898B2 (en) Semiconductor module and inverter device
JP4905254B2 (ja) コンデンサ一体バスバーの製造方法
JP5915350B2 (ja) パワー半導体モジュール
US7333331B2 (en) Power unit device and power converter device
US7830689B2 (en) Power converter
US8796816B2 (en) Semiconductor module with electrical switching elements
CN103782380B (zh) 半导体模块
US8300443B2 (en) Semiconductor module for use in power supply
US7859103B2 (en) Semiconductor module and inverter device
US7760503B2 (en) Semiconductor module and inverter device
JP5637944B2 (ja) パワー半導体モジュール
EP2264894B1 (en) Power module with additional transient current path and power module system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130328

R151 Written notification of patent or utility model registration

Ref document number: 5257669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250