JP2016518030A - パワー半導体装置のモジュール配列 - Google Patents

パワー半導体装置のモジュール配列 Download PDF

Info

Publication number
JP2016518030A
JP2016518030A JP2016510966A JP2016510966A JP2016518030A JP 2016518030 A JP2016518030 A JP 2016518030A JP 2016510966 A JP2016510966 A JP 2016510966A JP 2016510966 A JP2016510966 A JP 2016510966A JP 2016518030 A JP2016518030 A JP 2016518030A
Authority
JP
Japan
Prior art keywords
module
power semiconductor
enclosure
substrate
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016510966A
Other languages
English (en)
Inventor
ラヒモ，ムナフ
デュラン，ハミト
Original Assignee
アーベーベー・テクノロジー・アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーベーベー・テクノロジー・アーゲー filed Critical アーベーベー・テクノロジー・アーゲー
Publication of JP2016518030A publication Critical patent/JP2016518030A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Abstract

本発明はパワー半導体装置のモジュール配列に関する。モジュール配列は１つ以上のパワー半導体モジュール（３８）を含み、１つ以上のパワー半導体モジュール（３８）は、第１面（４２）と第１面（４２）の反対側に位置する第２面（４４）とを有する基板（４０）を含み、基板（４０）は少なくとも部分的に絶縁性であり、基板（４０）の第１面（４２）に導電構造が配置され、少なくとも１つのパワー半導体装置が導電構造上に配置されかつ導電構造に電気的に接続され、１つ以上のモジュール（３８）は少なくとも１つのパワー半導体装置を収容するための内側の容積（５６）を含み、内側の容積はモジュール囲い（５８）によって周囲から気密封止され、モジュール配列（３６）は１つ以上のモジュール（３８）を収容するための容積（６２）を少なくとも部分的に定める配列囲い（６０）を含み、配列囲い（６０）は容積（６２）を覆う。このような配列によって安全性を改善するとともに信頼性を改善することができる。

Description

本発明は、パワー半導体装置を有する少なくとも１つのモジュールを含むモジュール配列に関する。特に、本発明は、パワー半導体装置に対し非常に安全で信頼性のある保護を提供することが可能なパワー半導体装置のモジュール配列に関する。
多様なパワー半導体モジュールが知られており数多くのさまざまな電子機器で使用されている。これらパワー電子モジュールの必要条件は、許容できる信頼性および安全性の提供である。
安全性および信頼性ついて、パワー電子モジュールおよびこれに含まれるパワー半導体装置は、環境の影響を受け易いものとして知られている。特に、パワー半導体装置またはパワー半導体モジュールそれぞれに対する悪影響および損傷を与える可能性について考えるとき、関連するのは湿気および水分である。水分およびその他の汚染物質がモジュールに侵入してパワー半導体装置に達するのを防ぐために、たとえば、基板およびパワー半導体装置にシリコーンゲルを施すことが知られている。
たとえば、ＤＥ１０２０１００４１７１４Ａ１から、パワー半導体モジュールおよびその製造方法が知られている。このようなパワー半導体モジュールは、相互接続装置およびベースプレートを含む。ベースプレートは、気密封止され冷却液を収容するために配置された容積を含む。さらに、気密性を保持してベースプレートに接続されたハウジングが設けられている。
さらに、ＥＰ１６８６６２１Ａ１から、表面実装可能な気密封止パッケージが知られている。このようなパッケージは、そのハウジング部の中において気密封止された半導体装置を含む。
しかしながら、半導体装置の保護、したがってモジュールまたはモジュール配列内にそれぞれ設けられたパワー半導体装置の信頼性、およびこれらを備える電気装置には、まだ改善の余地がある。
ＵＳ６，６５０，５５９Ｂ１は、図３および図７において、２つのパワー半導体モジュールを有するパワー半導体装置のモジュール配列を開示しており、モジュールは、パワー半導体装置を収容するための内側の容積を含み、この容積はモジュール囲いによって囲まれている。
さらに、ＵＳ２００９／００２１９１６Ａ１も、図３および図４において、パワー半導体装置のこのようなモジュール配列を示しており、モジュールは少なくとも１つのパワー半導体装置を収容するための内側の容積を含み、この容積はモジュール囲いによって囲まれている。
ＥＰ２４３７２９５Ａ２は、図１および図２において、パワー半導体装置の周知のモジュール配列を開示している。
加えて、ＥＰ１５４４９１５Ａ２は、電気回路モジュールヒートシンク搭載配列を開示しており、図２５は、電気回路モジュールの実装構造の概略構成の断面を示す図である。この電気回路モジュールは、ケース固定部またはねじ固定部を含む固定具を有し、これは樹脂または金属ケースを固定する機能を果たし、その中で、電気回路モジュールを使用して構成された電気装置を収容する。
ＵＳ２０１２／００９８１１９Ａ１も、図４および図５において、パワー半導体装置のモジュール配列を示しており、モジュールは少なくとも１つのパワー半導体装置を収容するための内側の容積を含み、この容積はモジュール囲いによって囲まれている。
したがって、本発明の目的は、半導体装置を特に安全に保護しそうすることによって信頼性を大幅に改善することができる改善されたモジュール配列を提供することである。
この目的は、請求項１に記載のパワー半導体装置のモジュール配列によって達成される。本発明の好ましい実施形態は従属請求項において定められている。
本発明はパワー半導体装置のモジュール配列に関し、これは、１つ以上のパワー半導体モジュールを含み、１つ以上のパワー半導体モジュールは、第１面と第１面の反対側に位置する第２面とを有する基板を含み、基板は少なくとも部分的に絶縁性であり、基板の第１面に導電構造が配置され、少なくとも１つのパワー半導体装置がこの導電構造上に配置されかつこの導電構造に電気的に接続され、１つ以上のモジュールは少なくとも１つのパワー半導体装置を収容するための内側の容積を含み、内側の容積はモジュール囲いによって周囲から気密封止され、モジュール配列は１つ以上のモジュールを収容するための容積を少なくとも部分的に定める配列囲いを含み、配列囲いはこの容積を覆う。
本発明に従い、半導体装置またはチップそれぞれに対し、湿気および水分のような環境の影響からの改善された保護を与えることができ、その一方で、高電圧用途または高電力用途それぞれにとりわけ好都合な、これら装置またはチップの部分放電機能を維持することができる、モジュール配列を提供し得る。一般的にこのような電力用途は、代表的にかつ非限定的に、７５Ａを超える電流および／または１０００Ｖを超える電圧を扱う用途であろう。
詳細に説明すると、パワー半導体装置のモジュール配列は、１つ以上のパワー半導体モジュールを含む。したがって、本発明に従い、パワーモジュール配列はパワー半導体モジュールを１つのみ含むと定めてもよく、または、パワーモジュール配列は２つ以上のパワー半導体モジュールを含んでいてもよい。非限定的な例において、２つ以上、たとえば２〜６個のパワー半導体モジュールをパワー半導体モジュール配列に設けてもよい。さらに、下記の特徴は、１つのまたは規定数のこのパワー半導体モジュールに対して定めてもよく、記載されている性質を有さないまたは配置が異なるその他の半導体モジュールがありパワー半導体配列に含まれていてもよく、そうであっても本発明の範囲から外れない。
上記１つ以上のパワー半導体モジュールに関し、これらは、第１面と第１面の反対側に位置する第２面とを有する基板を含み得る。基板は少なくとも部分的に絶縁性である。このことは特に、この基板の該当部分または領域はそれぞれ絶縁性であるがその他の部分または領域は絶縁性ではなく導電性であってもよいことを意味する。これに代えて、基板は、絶縁材料から形成されている場合はたとえば完全に絶縁性であってもよい。
一般的に、当業者はパワー半導体モジュールおよびそのために設けられる基板の必要条件を認識している。このため、当業者は、導電材料および絶縁材料それぞれにどの種の材料か適しているかわかっている。例としてかつ非限定的に、絶縁材料は、抵抗が１０１０オーム．ｍの窒化アルミニウム（ＡｌＮ）を含む材料を含み得る。一方、導電材料は、代表的にかつ非限定的に、抵抗０．１６９５×１０−７オーム．ｍの銅（Ｃｕ）等の材料を含み得る。
さらに、特に導電経路、特にメタライゼーション等の導電構造は、基板の第１面に配置される。これは典型的には導電構造が基板の面上に形成されることを意味し得る。この配置は、たとえば基板が完全に絶縁性でありしたがって導電構造をたとえば構造化されたメタライゼーションとして基板の絶縁材料の表面上にたとえば堆積させて形成し得る場合、好都合であろう。これに代えて、基板自体を一部が絶縁性で一部が導電性となるように形成してもよい。このため、導電性部分または位置それぞれ自体が、基板の第１面、またはその一部、特に導電構造を形成してもよい。
導電構造は本質的に、以下で説明するように１つ以上のパワー半導体装置を支持するために基板の第１面に設けてもよい。
詳細に説明すると、少なくとも１つのパワー半導体装置は、上記導電構造の上に配置されかつこの構造に電気的に接続される。基本的にこのことは周知のパワー半導体モジュールから知られている。半導体装置は一般的に、パワー半導体モジュールまたはパワー半導体配列それぞれの技術において周知のものであってもよい。たとえば、上記１つ以上のパワー半導体装置は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、逆導通絶縁ゲートバイポーラトランジスタ（逆導通ＩＧＢＴ）、バイモード絶縁ゲートトランジスタ（ＢＩＧＴ）および／またはショットキーダイオード等のダイオードであってもよい。さらに、パワー半導体モジュールしたがってパワー半導体配列を適切に機能させるために、異なるまたは同一の半導体装置が２つ以上あってもよい。非限定的な例として、ＩＧＢＴとダイオードが１つのモジュール内にあってもよい。パワー半導体装置はさらに、適切な電気伝導度を有する接着剤によって基板に接続されてもよい。たとえば、半導体装置は、基板またはその導電構造にはんだによって固定されてもよい。特に、半導体装置の第１の主コンタクト、たとえばＩＧＢＴのコレクタ等が基板に固定されてもよく、一方、半導体装置の第２の主コンタクトとしてＩＧＢＴのエミッタ等が基板の他の場所、特に導電構造の他の部分、または他の導電経路に、たとえばボンドワイヤによって接続されてもよい。
さらに、本発明に従うと、上記１つ以上のモジュールは、少なくとも１つのパワー半導体装置を収容するための内側の容積を含み、この容積はモジュール囲いによって周囲から気密封止されている。これによると、モジュールの内部、特にパワー半導体装置および基板の第１面または基板全体が、気密封止され、よって、モジュールの周囲から効果的に分離される。
したがって気密封止部は特に、とりわけ標準的な作業で発生する周囲圧力および温度等の標準的な動作条件において、気密封止された容積に液体または気体物質が入るまたはそこから出ることがないようにする、封止部または封入部を意味する。
さらに、モジュール配列は、１つ以上のモジュールを収容するための容積を少なくとも部分的に定める配列囲いを含み、この囲いは上記容積を覆っている。言い換えると、モジュールの内部を気密封止する１つ以上のモジュール囲い自体、配列囲いによって覆われしたがって配列の周囲から分離されているモジュール配列の一部である容積に収容されている。この配列は、パワー半導体モジュールおよびパワー半導体配列の、著しく改善された安全性および信頼性という性質をもたらす。
詳細に説明すると、１つ以上のパワー半導体モジュールは既に気密封止されているので、モジュール自体およびその中に配置されたパワー半導体装置は、望ましくない成分の侵入による悪影響を受けないよう極めて安全に保たれるであろう。たとえば、モジュールへの湿気または水分の浸透は著しく妨げられるであろう。これにより、パワー半導体モジュールおよびパワー半導体装置それぞれを腐食環境から保護することができ、結果として、半導体装置の長期安定性したがってその信頼性およびこの半導体装置が搭載された電気装置の信頼性が大幅に向上する。
さらに、モジュール配列の構成要素としてのモジュールを一層保護し、１つ以上のモジュールを収容するための容積を少なくとも部分的に定める配列囲いを与え、この囲いが上記容積を覆っているので、安全性だけでなく信頼性も一層高まるであろう。これは、配列囲いによって第１の保護が与えられているからである。たとえこの囲いが内部の容積を気密封止していなくても、最高の保護が既に与えられているであろう。結果として、モジュール囲いに作用する悪影響は大幅に、最小まで低減されるであろう。さらに、モジュール自体さらに優れた保護を与えるので、半導体装置が損傷を受ける危険性は一層大きく低減される。言い換えると、モジュール囲いは内部の囲いとして作用し得るものであり配列囲いは保護を二重にし得る外側の囲いとして作用し得る。
よって、配列囲いの必要条件を限定してもよい。配列囲いまたは外側の囲いはそれぞれ単純にプラスチックから形成し得るので、この囲いは、特に容易にかつ安価で形成され、したがっていずれにしても優れた安全性をもたらす。
さらに、たとえ１つのモジュールが損傷を受けた場合でも、他に設けられたモジュールに対する影響は大幅に減じられるであろう。なぜなら、他に設けられたモジュールは気密封止囲いによって安全に保護されているからである。
そのほかにも、モジュールの高電流機能、高い熱伝導度、および高い分離機能が得られるであろう。これにより、モジュールまたはモジュール配列の機能が悪影響を受けないようにすることができる。したがって、この性能は必要な周知の用途に十分適用可能である。代表的で非限定的な用途は、牽引用途、産業用駆動装置、ならびに伝動および流通を含む。
製造プロセスは一層簡略化されるであろう。なぜなら、モジュールは完全に保護されており最大機能を発揮するよう電気的にテストできるからである。また、これにより、モジュール配列全体の設計および組立てを簡略化する。これは特に、３．３ｋＶ以下の範囲の用途に適している。
結果として、本発明に従うモジュール配列は、特に改善された信頼性を提供し、これにより、この配列自体およびこの配列に設けられた電気装置の改善された長期安定性が可能になる。それに加え、性能は悪影響を受けない。
ある実施形態に従うと、１つ以上のモジュールの各内側の容積は、モジュール囲いによってその周囲から気密封止される。この実施形態に従うと、定められた１つのパワーモジュールが気密封止されるだけでなく、そこにあるすべてのモジュールが同じように保護される。この実施形態はしたがって、特に高度な保護を可能にする。なぜなら、すべてのモジュールが望ましくない影響から保護され、さらにすべてのモジュールが他のモジュールによる影響から保護されるからである。したがって、この実施形態による信頼性は特に高い。
他の実施形態に従うと、少なくとも１つのモジュールの基板は、絶縁領域と導電領域とを含み、絶縁領域および導電領域はそれぞれ、モジュールに含まれる少なくとも１つの半導体装置に、基板を通してまたはその導電領域を通して外部からコンタクトするために配置される。たとえば、この実施形態に従うと、基板は、銅ボンディング窒化シリコンパッケージング技術を含む配列に基づいていてもよい。この実施形態により、モジュール囲いに貫通孔を設けずに、モジュール外部に対して電気接点を提供することができる。よって、気密封止は、特に長時間であってもとりわけ厳しい状況に耐えることができる。したがって、この実施形態による信頼性は特に高い。さらに、この囲いは特に容易にかつさらに特に短時間で形成し得る。よって、電気伝導度および電気抵抗の量を特別な用途に合わせることができる。実際、材料を、電流が適切に導かれてモジュールを適切に機能させる一方で絶縁構造がモジュールの動作条件においていかなる電流も通さぬように、選択しなければならない。実際、絶縁構造はたとえばセラミック材料であってもよく、および／または導電構造は金属であってもよい。
この実施形態に従うと、導電領域が、少なくとも１つのパワー半導体装置を、モジュール囲いの外部に位置する接続領域に、ビアホールによって接続することが特に好ましい。このような実施形態は、モジュール内部のアクティブな装置、すなわちパワー半導体装置の、特に好ましく明確に定められかつ調整可能な外部接点を提供する。なぜならこの接点は専ら基板を介して与えることができるからである。したがって、モジュール囲いの損傷または漏れをさらに減じることができ、それによってこの実施形態に従うモジュールの信頼性および耐久性が特に改善される。
他の実施形態に従うと、１つ以上のモジュールの内部に接触するための導体が、気密封止部によりモジュール囲いを通して導かれる。これにより、従来の基板を使用することができ、この基板を特に容易かつ低コストで利用することができる。気密封止部に関し、代表的な２つの実施形態を提供し得るが、この実施形態は次の代替形に限定されない。第１の例として、接点を、囲いを通して案内してもよくガラスシールで封止してもよい。第２の例に従うと、接点をセラミックシールによって封止してもよい。セラミックシールの利点は、隣接する材料、たとえば囲いおよび導体の材料等のうちの１つに非常に良く整合する係数を与えることができる点である。ガラスシールの利点は特にそのコストが低い点である。
他の実施形態に従うと、モジュール囲いおよび／または配列囲いは、ＡｌＳｉＣおよび金属からなる群から選択された少なくとも１つの材料を含む。
ＡｌＳｉＣについて、この材料はアルミニウムを含む基質を含み、この基質内に炭化ケイ素粒子が分散している。この点について、重量を、標準的な材料と比較して、最大４０％〜７０％に減じることができ、これは結果として、列車内での用途等、移動体の用途に極めて有利である。さらに、熱膨張係数（ＣＴＥ）は隣接する要素のものと非常に良く一致するので、特に温度の変動を原因とするひび割れの危険性が低下し、さらに、パワー配列またはそこに設けられた電気装置の信頼性は一層高まる。加えて、このような材料の熱伝導度は比較的高いので、発生した熱は放散し易く、熱の影響はさらに減じられる。これによって信頼性がさらに改善される。
使用される特定のＡｌＳｉＣ材料は限定されない。たとえば、以下の材料を使用し得る。たとえば、ＡｌＳｉＣ−９、ＡｌＳｉＣ−１０、またはＡｌＳｉＣ−１２を使用し得る。これらの材料それぞれの熱膨張係数はすべて、パワー半導体装置に特に有利であろう範囲であるおよそ１７０〜２００Ｗ／ｍＫという範囲に含まれる。
金属材料について、数種の金属を使用し得る。たとえば、ニッケルコバルト合金鉄が好都合であろう。この場合Kovarという名称で購入可能なものが特に好ましいであろう。この点に関し、Kovarは、その典型的な組成が概ね鉄５４重量％、ニッケル２９重量％、コバルト１７重量％であってもよい。しかしながら、この組成は上記組成から外れていてもよく、その場合、少量の炭素、シリコン、およびマンガンが含まれていてもよく、後者の量は１重量％未満、特に０．５重量％未満である。上記名称の合金はさらに、熱膨張係数が隣接する要素に近く結果として特に信頼性が高いという利点を有し得る。
他の実施形態に従うと、１つ以上のモジュールの内側の容積は、シリコンゲルおよび不活性ガスからなる群より選択された化合物で満たされる。
シリコンゲルの利点は、電気的特性と機械的特性との独自の組合せ、すなわち、その優れた分離能力とともに柔軟性、変形性、および粘着性を備える点にあることがわかるであろう。
不活性ガスの利点は、特に、たとえば不活性ガスの取扱いおよび処理が容易であることによって、モジュールだけでなく配列全体の製造方法が容易になることにある。さらに、特にパワー半導体モジュールの内部を満たすために不活性ガスを使用すると、動作温度は、制限されないが、パッケージにかかわらず各用途および半導体部品の機能に応じて制限なしで選択し得る。温度安定不活性ガスに対する悪影響は予想されない。さらに、モジュールにわずかな超過圧力を与えることにより、望ましくない物質がモジュールに導入されるのを妨げることは、比較的些末なことである。加えて、不活性ガスをモジュール内部の充填材料として使用することにより、望ましくない成分がモジュールから流出してモジュールの周囲の他の要素を劣化させる危険性はない。各不活性ガスの例は、限定されないが、アルゴンおよび窒素を含む。要約すると、上記実施形態は、特に本発明に従う配列およびこの配列に搭載された電気装置の安全性および信頼性の改善に大きく貢献する。
さらに、適切な不活性ガスまたはシリコンゲルを使用することにより、部分放電能力を最小にすることもでき、信頼性がさらに改善される。
他の実施形態に従うと、配列囲いによって定められる容積内に各々が配置されている２つ以上のモジュールを収容するための１つの基板が配置される。この実施形態の利点には、改善されたスケーラビリティおよびモジュール性が含まれる。
他の実施形態に従うと、配列囲いはこの囲いによって定められた容積を気密封止する。たとえば、配列囲いは、基板の第２面に配置されたベースプレートに接続されてもよい。この実施形態に従うと、外側の囲い、または配列の囲いが気密封止を提供するので、信頼性が特に高い。したがって、特に湿気または水分等の望ましくない物質はパワーモジュール配列の容積に導入されず、よって、モジュールに接触することさえない。したがって、パワー半導体装置は外部の雰囲気から二重に気密封止されているので、信頼性が特に高い。
他の実施形態に従うと、配列囲いによって少なくとも部分的に定められている容積は、シリコンゲルおよび不活性ガスからなる群より選択された化合物で満たされる。この実施形態に従うと、モジュールの充填に関して上述した明確なガスおよび利点を提供し得る。さらに、配列囲いによって定められた容積の充填は、モジュール内部の容積と同一であっても異なっていてもよい。この実施形態により、各特性を所望の用途に合わせて改善することができる。
上記パワーモジュール配列の他の技術的特徴および利点に関しては、電気装置の説明および図面に示されている。
本発明はさらに、先の請求項のうちいずれか一項に記載のモジュール配列を含む電気装置に関する。このような電気装置特有の利点は、動作挙動が大幅に改善され、さらに信頼性が大幅に改善されている点にある。
このような電子装置の非限定的な例は、信頼性が高い産業用駆動牽引のための装置、海底、宇宙、軍事用途等の過酷な条件でのおよび自動車産業用の高信頼性用途を含む。
本発明の主題の他の特性、特徴、および利点は、従属請求項、図面、およびそれぞれの図面および実施例の以下の説明に開示され、これらは、本発明に従う半導体モジュール配列の実施形態および実施例を代表的に示す。
先行技術に従うモジュールの実施形態の側面断面図を示す。 本発明の実施形態に従うモジュール配列の実施形態の側面断面図を示す。 本発明に従うモジュール配列のモジュールの実施形態を示す。 本発明に従うモジュール配列のモジュールの他の実施形態を示す。
実施形態の説明
図１に、先行技術に従うパワー半導体モジュール１０の配列が概略的に示される。上記パワーモジュール１０の内部構造を詳細に説明する。パワーモジュール１０は、少なくとも１つのパワー半導体装置１４が中に配置されるハウジング１２を含む。半導体装置１４は、代表的に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ダイオード、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）等であってもよい。図１に従うと、ダイオードおよびＩＧＢＴが設けられている。半導体装置１４または複数の半導体装置１４は、端子１６を介しておよびゲート接続１８を介して接続可能であり、半導体装置１４は好ましくはアルミニウムのボンドワイヤ２０によってボンディングされている。
絶縁体として、エポキシの層２２が半導体装置１４の上方に配置されてもよい。さらに半導体装置１４は基板２４の上に配置されてもよい。半導体装置１４、端子１６、およびゲート接続１８は、メタライゼーション２６、特に銅メタライゼーション、およびはんだ２８またはロットによってそれぞれ基板２４に接続される。しかしながら、これに匹敵する接続、たとえば超音波溶接を適用してもよい。加えて、基板２４の底側はメタライゼーション３０、特に銅メタライゼーションに接続されている。ハウジング１２内の残りの容積は絶縁性ゲル３２で満たされている。
さらに、パワーモジュール１０はベースプレート３４を含む。ベースプレート３４の上側はメタライゼーション３０およびはんだ３１を介して半導体装置１４に熱接触している。
図２には、本発明に従うモジュール配列３６が示されている。図２に従う配列３６は、非限定的な例では、２つのパワー半導体モジュール３８を含む。これらモジュールについては概略的にしか示されていないが、以下で図３および図４に関してより詳細に説明する。パワー半導体モジュール３８は、第１面４２および第１面４２の反対側に位置する第２面４４を有する基板４０の上に位置し、基板４０は少なくとも部分的に絶縁性である。たとえば、基板４２は、セラミック絶縁体、特に窒化アルミニウムセラミック絶縁体で形成されていてもよい。さらに、導電性構造が基板４０の第１面４２に配置され、少なくとも１つのパワー半導体装置は上記導電構造上に配置されこれに電気的に接続されている。導電構造は図１では詳細に示されていない。
さらに、モジュール３８は端子４６およびゲート接続４８によって接続されてもよく、これら接続は、はんだ５０等の導電材料を介して基板４０またはその導電構造に接続されてもよく、または、たとえばそこに溶接されてもよい。
さらに基板４０の第２面４４はメタライゼーション５３およびはんだ５４を介してベースプレート５２に接続されている。
本発明に従うと、このモジュール３８のうち少なくとも１つ、好ましくはすべてが、少なくとも１つのパワー半導体装置を収容するための内側の容積５６を含み、この容積５６はモジュール囲い５８によって周囲から気密封止されている。それ以外にも、モジュール配列３６は、たとえばプラスチックから作られた、１つ以上のモジュール３８を収容するための容積６２を少なくとも部分的に定める配列囲い６０を含み、配列囲い６０は上記容積６２を覆っている。
モジュール囲い５８および配列囲い６０はこのため、ＡｌＳｉＣおよび金属からなる群より選択された少なくとも１つの材料を含み得る。これに代えてまたは加えて、１つ以上のモジュール３８の内側の容積５６および／または配列囲い６２によって少なくとも部分的に定められた容積６２は、シリコンゲルおよび不活性ガスからなる群より選択された化合物で満たされる。
好ましくは、配列囲い６０は、この囲いによって定められている容積６２を気密封止する。このような気密封止用として封止部が予想される。図１において封止部は一般的に明確性の理由から示されていない。封止部は、本明細書ならびに図２および図３に記載され開示されているように形成および実現することができる。
図３において、配列３６のモジュール３８の実施形態がより詳細に示されている。図３に従うと、モジュール３８は容積５６を定めるモジュール囲い５８を含む。先に述べたように、この容積５６はたとえば不活性ガスまたはシリコンゲルで満たされてもよい。容積５６の中にはさらに、２つのパワー半導体装置、すなわちダイオード６４およびＩＧＢＴ６６が配置されている。これら半導体装置はさらに、基板４０またはその導電領域に、たとえばはんだ６８によって接続され、さらにボンドワイヤ７０によって基板４０またはその導電領域にボンディングされている。さらに、囲い５８を基板に封止するための金属パターン等の封止部５９が設けられる。
基板４０に関し、これは絶縁領域と導電領域とを含み、絶縁領域および導電領域は、モジュール３８に含まれる少なくとも１つの半導体装置に、基板４０を通して外から接触するために配置されている。詳しく説明すると、基板４０は多層構造で形成され、この構造は、導電領域を形成するたとえば銅層である導電層７２と、絶縁領域を形成するたとえばセラミック材料等の絶縁材料を含む絶縁層７４とで構成されている。導電層７２と絶縁層７４からなる構造したがって導電領域と絶縁領域の配列は、それぞれの導体がたとえば囲い５８の外部に位置する接続領域７６によってモジュール３８に外から接触するために形成されるように、配置されている。したがって、ビアホール７８等の導電領域も同様に、所望の導電経路を与えるために絶縁層７４に設けられてもよく、逆も同様に、層７２、７４の所望の構造を生出すために設けられてもよい。このような配列は、銅でボンディングされる窒化シリコンの技術に基づいていてもよい。
基板４０の上記構造は、たとえば２つのセラミック層を互いに銅ボンディングすることによって得てもよい。上側のセラミック層はしたがって、パワー半導体装置がはんだによって機械的に装着されワイヤボンドを通して電気的に装着される回路パターンを提供し得る。
図４には、本発明に従うモジュール配列３６のモジュール３８の他の実施形態が示される。
図４に従うと、モジュール３８はモジュール囲い５８を含む。モジュール囲い５８は、この実施形態に従い、ただし一般的にも同様に、一体的に形成してもよく、または、壁部８０もしくはフレームと、好都合には封止部８４によって気密状態で接続してもよい蓋８２とによって形成してもよい。さらに他の封止部８５が壁部８０をベースプレート８６に接続するために設けられてもよく、ベースプレートはたとえば金属から形成されている。封止部８４、８５は、図３に関して説明した封止部５９に相当するものであってもよい。さらにモジュール囲い５８は容積５６を定める。上述のように、この容積５６はたとえば不活性ガスまたはシリコンゲルで満たしてもよい。さらに容積５６内部には２つのパワー半導体装置、すなわちダイオード６４およびＩＧＢＴ６６が配置されている。これら半導体装置はさらに、基板４０に接続される、またはそのメタライゼーション８８等の導電領域にたとえばはんだ６８によって接続され、さらにボンドワイヤ７０によって基板４０またはその導電構造にボンディングされている。加えて、銅層のようなメタライゼーション８８は、基板４０の上下に設けてもよい。下側のメタライゼーション８８ははんだ９０によってベースプレートに接続してもよい。
さらに、モジュール３８の内部構成要素を電気的に接続するために、電気導体９２が設けられる。この電気導体９２は、たとえば上側のメタライゼーション８８に接続されており、気密封止部９４によりモジュール囲い５８を通して導かれている。これら封止部９４はたとえばガラスからまたはセラミック材料から形成されてもよい。
このような実施形態を実現するために、第１のステップで、はんだ付けまたはワイヤボンディングされたパワー半導体装置を有する基板４０を、金属のベースプレートにはんだ付けしてもよい。その後、導体フィードスルー９６を有する金属フレームをベースプレートにはんだ付けまたは蝋付けしてもよい。次にフィードスルー９６をＵＳ溶接を用いて基板メタライゼーションに接続してもよい。最後に、パッケージを封止するために囲い５８をフレームにはんだ付けまたは蝋付けしてもよい。
本発明を図面およびこれまでの記載において詳細に示し説明してきたが、このような図示および説明は限定するものではなく例示または典型例を示すものとみなされるべきであり、本発明は開示されている実施形態に限定されない。開示されている実施形態の他の変形は、当業者が、図面、開示、および以下の請求項の検討に基づき、特許請求されている発明を実施するときに、理解および実現することができる。請求項における、「comprising（含む）」という語はその他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は複数を排除しない。特定の基準が互いに異なる従属請求項に記載されていても、そのことが、これら基準の組合せをより効果的に使用できないことを示す訳ではない。請求項における参照符号は範囲を限定するとみなされるべきではない。
参照符号リスト
１０ パワー半導体モジュール
１２ ハウジング
１４ パワー半導体装置
１６ 端子
１８ ゲート接続
２０ ボンドワイヤ
２２ エポキシ
２４ 基板
２６ メタライゼーション
２８ はんだ
３０ メタライゼーション
３１ はんだ
３２ 絶縁性ゲル
３４ ベースプレート
３６ モジュール配列
３８ パワー半導体モジュール
４０ 基板
４２ 第１面
４４ 第２面
４６ 端子
４８ ゲート接続
５０ はんだ
５２ ベースプレート
５３ メタライゼーション
５４ はんだ
５６ 内側の容積
５８ モジュール囲い
５９ 封止部
６０ 配列囲い
６２ 容積
６４ ダイオード
６６ ＩＧＢＴ
６８ はんだ
７０ ボンドワイヤ
７２ 導電層
７４ 絶縁層
７６ 接続領域
７８ ビアホール
８０ 壁部
８２ 蓋
８４ 封止部
８５ 封止部
８６ ベースプレート
８８ メタライゼーション
９０ はんだ
９２ 電気導体
９４ 封止部
９６ フィードスルー

Claims (10)

  1. パワー半導体装置のモジュール配列であって、１つ以上のパワー半導体モジュール（３８）を含み、前記１つ以上のパワー半導体モジュール（３８）は、第１面（４２）と第１面（４２）の反対側に位置する第２面（４４）とを有する基板（４０）を含み、前記基板（４０）は少なくとも部分的に絶縁性であり、前記基板（４０）の第１面（４２）に導電構造が配置され、少なくとも１つのパワー半導体装置が前記導電構造上に配置されかつ前記導電構造に電気的に接続され、前記１つ以上のモジュール（３８）は前記少なくとも１つのパワー半導体装置を収容するための内側の容積（５６）を含み、前記内側の容積はモジュール囲い（５８）によって周囲から気密封止され、前記モジュール配列（３６）は前記１つ以上のモジュール（３８）を収容するための容積（６２）を少なくとも部分的に定める配列囲い（６０）を含み、前記配列囲い（６０）は前記容積（６２）を覆う、モジュール配列。
  2. 前記１つ以上のモジュール（３８）の各内側の容積（５６）はモジュール囲い（５８）によって周囲から気密封止される、請求項１に記載のモジュール配列。
  3. 少なくとも１つのモジュール（３８）の基板（４０）は、絶縁領域と導電領域とを含み、前記絶縁領域および前記導電領域は、前記基板（４０）を通してモジュール（３８）に含まれる少なくとも１つの半導体装置が外部から接触されるように、配置される、請求項１および２のいずれか一項に記載のモジュール配列。
  4. 前記導電領域は、少なくとも１つのパワー半導体装置を、ビアホール（７８）によって前記モジュール囲い（５８）の外部に位置する接続領域（７６）に接続する、請求項３に記載のモジュール配列。
  5. 前記１つ以上のモジュール（３８）の内部に接触するための電気導体（９２）が、気密封止部（９４）により前記モジュール囲い（５８）を通して導かれる、請求項１〜４のいずれか一項に記載のモジュール配列。
  6. 前記モジュール囲い（５８）および／または前記配列囲い（６０）は、ＡｌＳｉＣおよび金属からなる群より選択された少なくとも１つの材料を含む、請求項１〜５のいずれか一項に記載のモジュール配列。
  7. 前記１つ以上のモジュール（３８）の内側の容積（５６）は、シリコンゲルおよび不活性ガスからなる群より選択された化合物で満たされる、請求項１〜６のいずれか一項に記載のモジュール配列。
  8. 前記配列囲い（６０）は前記配列囲いが定める容積（６２）を気密封止する、請求項１〜７のいずれか一項に記載のモジュール配列。
  9. 前記配列囲い（６０）によって少なくとも部分的に定められる前記容積（６２）は、シリコンゲルおよび不活性ガスからなる群より選択された化合物で満たされる、請求項１〜８のいずれか一項に記載のモジュール配列。
  10. 請求項１〜９のいずれか一項に記載のモジュール配列（３６）を含む電気装置。
JP2016510966A 2013-04-29 2014-01-30 パワー半導体装置のモジュール配列 Pending JP2016518030A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13165785 2013-04-29
EP13165785.0 2013-04-29
PCT/EP2014/051815 WO2014177289A1 (en) 2013-04-29 2014-01-30 Module arrangement for power semiconductor devices

Publications (1)

Publication Number Publication Date
JP2016518030A true JP2016518030A (ja) 2016-06-20

Family

ID=48184094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016510966A Pending JP2016518030A (ja) 2013-04-29 2014-01-30 パワー半導体装置のモジュール配列

Country Status (6)

Country Link
US (1) US9601399B2 (ja)
EP (1) EP2992551B1 (ja)
JP (1) JP2016518030A (ja)
KR (1) KR20160002834A (ja)
CN (1) CN105144371A (ja)
WO (1) WO2014177289A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10959342B2 (en) * 2019-04-08 2021-03-23 Kevin R. Williams Condensation resistant power semiconductor module
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
DE102016123917A1 (de) * 2016-12-09 2018-06-14 Endress+Hauser SE+Co. KG Elektronik-Baugruppe
US20220148992A1 (en) * 2020-11-12 2022-05-12 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method of forming the package structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683048A (en) * 1979-12-10 1981-07-07 Mitsubishi Electric Corp Semiconductor device
JPH10501102A (ja) * 1995-03-02 1998-01-27 サーキット コンポーネンツ インコーポレーテッド Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
JP2005512345A (ja) * 2001-12-13 2005-04-28 バレオ エレクトロニク エ システメ デ リアイソン パワーモジュールおよびパワーモジュールアセンブリ
JP2007281443A (ja) * 2006-03-15 2007-10-25 Hitachi Ltd 電力用半導体装置
US20070246812A1 (en) * 2006-04-25 2007-10-25 International Rectifier Corporation High reliability power module
JP2009076887A (ja) * 2007-08-24 2009-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2013514645A (ja) * 2009-12-17 2013-04-25 アーベーベー・テヒノロギー・アーゲー 非線形抵抗電界グレーディングを伴うパワーエレクトロニクスモジュールおよびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
US5750926A (en) * 1995-08-16 1998-05-12 Alfred E. Mann Foundation For Scientific Research Hermetically sealed electrical feedthrough for use with implantable electronic devices
US5881945A (en) * 1997-04-30 1999-03-16 International Business Machines Corporation Multi-layer solder seal band for semiconductor substrates and process
US6650559B1 (en) * 2000-10-31 2003-11-18 Fuji Electric Co., Ltd. Power converting device
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
US6873049B2 (en) * 2003-07-31 2005-03-29 The Boeing Company Near hermetic power chip on board device and manufacturing method therefor
US7183587B2 (en) * 2003-09-09 2007-02-27 Cree, Inc. Solid metal block mounting substrates for semiconductor light emitting devices
JP4154325B2 (ja) 2003-12-19 2008-09-24 株式会社日立産機システム 電気回路モジュール
US7948069B2 (en) 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
US20060097385A1 (en) * 2004-10-25 2006-05-11 Negley Gerald H Solid metal block semiconductor light emitting device mounting substrates and packages including cavities and heat sinks, and methods of packaging same
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
JP4390799B2 (ja) * 2006-11-21 2009-12-24 株式会社日立製作所 接続材料、接続材料の製造方法、および半導体装置
SI2149902T1 (sl) * 2007-05-18 2019-03-29 Sansha Electric Manufacturing Company, Limited Močnostni polprevodniški moduli in naprava za električni oblok, ki le-tega uporablja
US9373563B2 (en) 2007-07-20 2016-06-21 Infineon Technologies Ag Semiconductor assembly having a housing
JP5176507B2 (ja) * 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
US8970029B2 (en) * 2009-07-30 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced heat spreader for flip chip packaging
DE102010041714A1 (de) 2010-09-30 2011-08-25 Infineon Technologies AG, 85579 Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102010041849A1 (de) 2010-10-01 2012-04-05 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Grundmodul und einem Verbindungsmodul
US8574965B2 (en) 2010-10-22 2013-11-05 Ati Technologies Ulc Semiconductor chip device with liquid thermal interface material
US20130050228A1 (en) * 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683048A (en) * 1979-12-10 1981-07-07 Mitsubishi Electric Corp Semiconductor device
JPH10501102A (ja) * 1995-03-02 1998-01-27 サーキット コンポーネンツ インコーポレーテッド Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ
JP2003068979A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 半導体装置
JP2005512345A (ja) * 2001-12-13 2005-04-28 バレオ エレクトロニク エ システメ デ リアイソン パワーモジュールおよびパワーモジュールアセンブリ
JP2007281443A (ja) * 2006-03-15 2007-10-25 Hitachi Ltd 電力用半導体装置
US20070246812A1 (en) * 2006-04-25 2007-10-25 International Rectifier Corporation High reliability power module
JP2009076887A (ja) * 2007-08-24 2009-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2013514645A (ja) * 2009-12-17 2013-04-25 アーベーベー・テヒノロギー・アーゲー 非線形抵抗電界グレーディングを伴うパワーエレクトロニクスモジュールおよびその製造方法

Also Published As

Publication number Publication date
EP2992551B1 (en) 2017-03-29
US9601399B2 (en) 2017-03-21
CN105144371A (zh) 2015-12-09
US20160049342A1 (en) 2016-02-18
EP2992551A1 (en) 2016-03-09
KR20160002834A (ko) 2016-01-08
WO2014177289A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
US4249034A (en) Semiconductor package having strengthening and sealing upper chamber
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US20070246812A1 (en) High reliability power module
US8546926B2 (en) Power converter
JPH11330283A (ja) 半導体モジュール及び大型半導体モジュール
US10134654B2 (en) Double-encapsulated power semiconductor module and method for producing the same
JP6711001B2 (ja) 半導体装置及び製造方法
JP7158392B2 (ja) パワー半導体モジュール
JPWO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
US9601399B2 (en) Module arrangement for power semiconductor devices
US20050161786A1 (en) Hermetic surface mounted power package
US8981545B2 (en) Explosion-protected semiconductor module
JP2015115382A (ja) 半導体装置
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
KR100711552B1 (ko) 볼 그리드 어레이를 포함하는 파워 반도체 장착 패키지
US11942449B2 (en) Semiconductor arrangement and method for producing the same
CN114078790A (zh) 功率半导体模块装置及其制造方法
US6982482B2 (en) Packaging of solid state devices
CN114242671A (zh) 一种igbt电气单元封装件
CN109346457B (zh) 一种具有电磁隔离功能的igbt功率模块
JP2006080153A (ja) 半導体装置
WO2019044243A1 (ja) パワー半導体モジュール
US11616024B2 (en) Storage device including semiconductor chips sealed with resin on metal plate
US20230223331A1 (en) Semiconductor module
US20230008518A1 (en) Semiconductor package and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161117

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170413

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20190326