JP2007116165A - 半導体照明装置のためのパッケージ構造体およびその製造方法 - Google Patents

半導体照明装置のためのパッケージ構造体およびその製造方法 Download PDF

Info

Publication number
JP2007116165A
JP2007116165A JP2006284812A JP2006284812A JP2007116165A JP 2007116165 A JP2007116165 A JP 2007116165A JP 2006284812 A JP2006284812 A JP 2006284812A JP 2006284812 A JP2006284812 A JP 2006284812A JP 2007116165 A JP2007116165 A JP 2007116165A
Authority
JP
Japan
Prior art keywords
layer
reflective
silicon substrate
conductive layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006284812A
Other languages
English (en)
Other versions
JP4658897B2 (ja
Inventor
Wen Liang Tseng
ウェン リアン ツェン
Lung Hsin Chen
ルン シン チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Optoelectronic Technology Inc
Original Assignee
Advanced Optoelectronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW94136845A external-priority patent/TWI292962B/zh
Application filed by Advanced Optoelectronic Technology Inc filed Critical Advanced Optoelectronic Technology Inc
Publication of JP2007116165A publication Critical patent/JP2007116165A/ja
Priority claimed from TW096139780A external-priority patent/TWI394300B/zh
Application granted granted Critical
Publication of JP4658897B2 publication Critical patent/JP4658897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 単純な構造を持つ信頼性のあるより大きな光面積を有する高出力ＬＥＤのためのパッケージ構造を提供する。
【解決手段】 互いに反対になった第１の表面と第２の表面を有するシリコン基板１００であって、第１の表面が反射空洞を有し、第２の表面が反射空洞に到達する少なくとも２つの電極アクセスホールを有するものであるシリコン基板１００と、シリコン基板１００に重畳された第１の絶縁層１１０と、反射空洞に成膜された反射層１２０と、反射層１２０上に配置された第２の絶縁層１３０と、２つの電極パッドとして働きかつ反射層１２０から電気的に隔離された、電極アクセスホールに配置された第１の導電層と、第２の表面の下で電極アクセスホールに配置された第２の導電層とを備える。
【選択図】図１１

Description

本発明は、半導体照明装置のためのパッケージ構造体およびその製造方法に関し、より詳しくは、シリコン基板を用いた発光ダイオード（ＬＥＤ）のためのパッケージングおよび製造方法に関する。
ＬＥＤは、一般に、家庭電化製品の表示ランプ、照明装置、液晶ディスプレイのバックライト・モジュール、ブラウザー、車両のブレーキランプなどに適用されている。さらに、この頃では、ＬＥＤの線光源および面光源が容易に入手できる。
現在、ＬＥＤ分野の研究開発では、光抽出および熱放散の効率に焦点が当てられている。抽出効率を改善するために、エピタキシープロセス、ウェハープロセスおよびパッケージプロセスがより重要になってくる。しかしながら、熱放散の問題は、パッケージ構造を改良することによって、実質的に解決できる。それゆえ、パッケージ構造の改良には、抽出効率だけでなく、熱放散効率にも大きな影響がある。
ＬＥＤのパッケージには、ランプおよび反射カップなどいくつかのタイプがある。ＬＥＤでは、光反射の増大により抽出効率を向上させるために、反射カップを使用する。さらに、反射カップの好ましい改良設計により、熱放散効率を改善できる。特許文献１ではそのような改良設計が提案されており、特許文献３および４には同じ目的がある。さらに、特許文献４には、シリコン基板がパッケージ基板の代わりをしていることが開示されている。図１に示すように、ＭＥＭＳ（微小電気機械システム）によって、反射カップがシリコン基板１０上に形成される。絶縁層１２および金属層２０が、続いてシリコン基板１０を取り囲み、金属層２０に隣接して電極２２および２４が形成される。ＬＥＤダイ３０が反射カップ５０の内部に取り付けられ、金属線を接合することによって反射カップ５０に電気接続される。その後、エポキシ樹脂４０により、反射カップ５０内のＬＥＤダイ３０を被包する。
図２は、図１のデバイスを製造するための流れ図である。工程２１により示されているように、これらの工程のために、最初にシリコン基板１０を提供する。その後、工程２２に示されているように、ウェットエッチングによって、シリコン基板１０の第１の表面に複数の反射空洞を形成する。工程２３を参照すると、ドライエッチングによって、第１の表面とは反対の第２の表面に電極ガイドホールを開ける。工程２４において、指示にしたがって熱酸化法または熱窒化法によって、シリコン基板１０の表面に絶縁層を堆積させる。絶縁層は、ＳｉＯ2またはＳｉ3Ｎ4から製造することができる。その後、工程２５に示されるように、電気メッキによって、絶縁層上に導電層を堆積させる。最後に、レーザ処理によって、反射空洞上に反射層を形成し、反対表面に電極２２および２４を配置する。
しかしながら、シリコン基板上のＬＥＤの前述の構造には、欠点がいくつかある。第１に、反射層と電極が、同じ材料から製造されている。反射とはんだ性の両方に同時に適した金属はない。さらに、様々なＬＥＤは異なる波長を持つ光を放出するが、金属の反射効率は、発光波長に直接関連する。それゆえ、電極に最適な材料は、発光波長によっても異なる。はんだは、電極の材料にとっては好ましいが、可視光を反射することのできる材料には適していない。Ａｕ、Ａｇ、ＰｄおよびＰｔは、良好な反射材料であるが、電極には適していない。
さらに、一番下側のガイドホールはドライエッチングにより形成される。エッチングされたパターンは、その後のプロセスにおける順応性が低い。金属層には、反射表面を形成するためにレーザ処理が必要であり、製造コストが高くなってしまう。
その結果、光電子市場では、単純な構造を持つ信頼性のあるより大きな光面積を有する高出力ＬＥＤが緊急に必要とされている。上述した問題は、そのような高出力ＬＥＤにより解決すべきである。
米国特許第６５６２６４３号明細書 米国特許第６２６８６６０号明細書 米国特許出願公開第２００４／０２１８３９０号明細書 米国特許第６５３１３２８号明細書
本発明の課題は、半導体照明装置のためのパッケージ構造およびその製造方法を提供することにある。熱放散効率を向上させるためのパッケージ基板として、シリコン基板が用いられる。さらに、ＭＥＭＳプロセスをその基板に効果的に適用できる。
本発明の別の課題は、反射層および電極に異なる材料を使用できることにある。反射層の材料は、電極材料の選択に影響を与えずに、特定の波長の光を反射するための要件に基づいて選択される。したがって、反射層および電極に、それぞれ最適な材料が選択される。
本発明の別の課題は、酸化、加硫、または他の化学物質との反応から、反射層中の金属を保護するための絶縁層を提供することにある。絶縁層の厚さは、特定の光線の構造的干渉を生じるように調節して差し支えない。
本発明の別の課題は、ウェットエッチングによってデバイスの底のスルーホールを介して電極を形成して、その後のプロセス・ウィンドウのためにより多くの空間を残すことにある。
本発明の別の課題は、レーザ加工よりも費用がかからない電極製造のための単純なリソグラフィープロセスまたはリフトオフプロセスを使用することにある。
本発明の別の課題は、製造コストを下げるために各工程に成熟したプロセスを使用することにある。
これらの課題を達成するために、本発明は、半導体照明装置のためのパッケージ構造であって、第１の表面と第２の表面を有するシリコン基板、シリコン基板を取り囲む第１の絶縁層、反射層、反射層上に配置される第２の絶縁層、２つの電極パッドとして働きかつ反射層から電気的に隔離された第１の導電層、および第２の導電層を備えたパッケージ構造を開示する。シリコン基板の第１の表面は、第２の表面の反対側にあり、その上に反射空洞を有する。第２の表面は、第２の表面を通って反射空洞まで到達する２つの電極アクセスホールを有する。反射層は反射空洞上に配置されている。第１の導電層は、２つの電極アクセスホール上に形成され、２つの電極パッドとして働き、反射層から電気的に隔離されている。第２の導電層は、第２の表面下であって、２つの電極アクセスホールの内部に配置されている。
本発明は、半導体照明装置のためのパッケージ構造を製造する方法も開示している。図３に示すように、この方法は、シリコン基板を提供し、ウェットエッチングによりシリコン基板の第１の表面に反射空洞を形成する工程；シリコン基板の第２の表面に、シリコン基板を通り反射空洞まで到達する２つの電極アクセスホールをウェットエッチングにより形成する工程であって、第２の表面は第１の表面とは反対にある工程；シリコン基板に第１の絶縁層を重畳させる工程；反射空洞に反射層を形成し、反射層上に第２の絶縁層を形成する工程；２つの電極アクセスホールに第１の導電層を形成する工程であって、第１の導電層は、２つの電極パッドとして働き、反射層から電気的に隔離されている工程；および、第２の表面下で２つの電極アクセスホールの内部に第２の導電層を形成する工程；の各工程を有してなる。
本発明は、半導体照明装置のためのパッケージ構造であって、第１の表面と第２の表面を有するシリコン基板、シリコン基板を取り囲む第１の絶縁層、反射層、反射層上に配置される第２の絶縁層、２つの電極パッドとして働きかつ反射層から電気的に隔離された第１の導電層、および第２の導電層を備えたパッケージ構造を開示する。シリコン基板の第１の表面は、第２の表面の反対側にあり、その上に反射空洞を有する。第２の表面は、第２の表面を通って反射空洞まで到達する、その上の２つの電極アクセスホールを有する。反射層は反射空洞上に配置されている。第１の導電層は、２つの電極アクセスホール上に形成され、２つの電極パッドとして働き、反射層から電気的に隔離されている。第２の導電層は、第２の表面下であって、２つの電極アクセスホールの内部に配置されている。
本発明は、半導体照明装置のためのパッケージ構造を製造する方法も開示している。図３に示すように、この方法は、シリコン基板を提供し、ウェットエッチングによりシリコン基板の第１の表面に反射空洞を形成する工程；シリコン基板の第２の表面に、シリコン基板を通り反射空洞まで到達する２つの電極アクセスホールをウェットエッチングにより形成する工程であって、第２の表面は第１の表面とは反対にある工程；シリコン基板に第１の絶縁層を重畳させる工程；反射空洞に反射層を形成し、反射層上に第２の絶縁層を形成する工程；２つの電極アクセスホールに第１の導電層を形成する工程であって、第１の導電層は、２つの電極パッドとして働き、反射層から電気的に隔離されている工程；および、第２の表面下で２つの電極アクセスホールの内部に第２の導電層を形成する工程；の各工程３１〜３８を有してなる。
第１の絶縁層は、熱酸化または化学気相成長法により、好ましくは熱酸化により、シリコン基板上に形成された酸化シリコンであって差し支えない。反射層は、指定された光の波長に応じて、銀、アルミニウム、金またはスズであり得る。第１の導電層と第２の導電層は、はんだ付けできる材料から製造されており、電気的に接続されている。第１の導電層と第２の導電層は、エッチングまたはリフトオフから生じるパターン形成により形成される。第２の絶縁層は、化学気相成長法により、より詳しくは、プラズマ支援化学気相成長法により、反射層上に成膜された酸化シリコンである。２つの電極アクセスホールはウェットエッチングにより形成される。半導体照明装置は、発光ダイオードまたはレーザダイオードである。本発明のパッケージ構造は、ワイヤボンディングまたはフリップチップ実装に適用できる。
半導体照明装置のための上述したパッケージ構造およびその製造方法は、反射空洞まで到達するスルーホールであるさらに２つの電極アクセスホールを備えている。それゆえ、第１の導電層は４つの電極パッドを含み、一方で、第２の導電層は、４つの電極アクセスホール内に配置され、４つの電極パッドに電気的に接続されている。反射層は、電気メッキ、蒸着または電子ビームエピタキシーにより形成される。
図４〜１３は、本発明による製造の各工程にそれぞれ対応する断面図である。
図４に示すように、シリコン基板１００は、第１の表面と第２の表面を有する。ここで、第１の表面は上面であり、第２の表面は下面である。シリコン基板１００は、５インチ（約１２．５ｃｍ）、６インチ（約１５ｃｍ）、８インチ（約２０ｃｍ）または１２インチ（約３０ｃｍ）のウェハーであって差し支えない。この基板は、＜１００＞結晶配向表面を有していて差し支えない。シリコン基板により与えられるいくつかの重要な利点は、良好な熱放散およびよく発達したＭＥＭＳ加工への適性である。
図５に示すように、反射空洞１０２がウェットエッチングによりシリコン基板１００の第１の表面に形成されている。シリコン基板１００をウェットエッチングするために用いられる溶剤は、水酸化カリウム（ＫＯＨ）であってよい。この工程は、フォトリソグラフィープロセスを使用して行うべきである。すなわち、エッチングは、レジストコーティング、乾燥(soft baking)、露光、現像、焼成(hard baking)、エッチング、およびレジスト剥離の各工程によるパターンの転写によって完了する。ウェットエッチングにより形成された反射空洞１０２のエッチングされた外形は、ウェットエッチングの等方性のために調節可能である。
図６に示すように、連続工程において、電極アクセスホール１０４が、ウェットエッチングによりシリコン基板１００の第２の表面に形成される。電極アクセスホール１０４の数は２つ以上である。その数は、特に２つ以上の照明装置が用いられるときに、４つまたは６つであって差し支えない。ウェットエッチングにより形成された電極アクセスホール１０４は、その後のプロセスウィンドウのための許容範囲を大きくするために大きな開口部を有する。同様に、この工程は、フォトリソグラフィープロセスに含まれる。
図７に示すように、酸化シリコン層が、第１の絶縁層１１０としてシリコン基板１００上に形成される。この酸化シリコン層は、熱酸化または化学気相成長により、好ましくは、より小型の構造が得られるように、熱酸化により、シリコン基板１００上に形成することができる。本発明において、乾式または湿式いずれの熱酸化を用いても差し支えない。さらに、第１の絶縁層１１０は窒化シリコンであっても差し支えない。
図８に示すように、反射層１２０が反射空洞１０２に形成される。反射層１２０は、使用する光の波長に応じて、銀、アルミニウム、金またはスズから製造される。反射層１２０は、電気メッキ、蒸着または電子ビームエピタキシーにより形成される。反射層１２０はシリコン基板１００の第１の表面に成膜されるので、そのプロセス条件はより単純である。さらに、反射層１２０の形成後、反射空洞１０２の外側の反射層１２０の部分は、エッチングにより除去しても差し支えない。この工程は随意的である。
図９に示すように、第２の絶縁層１３０が反射層１２０上に重畳される。第２の絶縁層１３０は、化学気相成長により酸化シリコンまたは窒化シリコンにより製造される。ここで、酸化シリコンの成膜には、プラズマ支援化学気相成長が用いられ、窒化シリコンの成膜には、低圧化学気相成長が用いられる。成膜厚を、特定の光ビームの構造的干渉を生じるように調節しても差し支えない。反射層１２０は、酸化、加硫、または他の化学物質との反射金属の反応に対する保護のために、第２の絶縁層１３０により被覆される。特に、使用する反射金属がアルミニウムまたはスズの場合、これら二種類の金属は酸化を受けやすいので、コーティングの存在は重要である。
図１０に示すように、第１の金属層が頂部電極１４０−１および１４０−２として形成される。頂部電極１４０−１および１４０−２は、照明装置にはんだ付けされるので、その後のプロセス、例えば、ワイヤボンディングまたはフリップチップボンディングによって決定されるはんだ付けできる材料である。頂部電極１４０−１および１４０−２は、電気メッキまたは蒸着により形成してよい。頂部電極１４０−１および１４０−２のパターンは、エッチングまたはリフトオフにより形成される。リフトオフおよびエッチングは、類似のパターン転写プロセスであるが、異なる順序で行われる。リフトオフプロセスにおいて、フォトレジスト層が最初に形成され、フォトレジスト層上に金属層を成膜するために、露光および現像がそれに続く。フォトレジスト層のその後の除去において、フォトレジスト上の金属層は一緒に除去される。リフトオフプロセスは、金属層を除去するためのエッチング工程をさらに必要とすることはない。それゆえ、これは、エッチングプロセスよりも１工程少ない。いずれにせよ、エッチングプロセスまたはリフトオフプロセスは、十分に開発されたプロセスであり、従来のレーザ加工よりも費用がかからない。
第２の絶縁層１３０が存在するために、頂部電極１４０−１および１４０−２は、漏電がデバイスを損傷させないように、反射層１２０から電気的に隔離されている。
図１１に示すように、第２の金属層が底部電極１５０−１および１５０−２として形成される。底部電極１５０−１および１５０−２は、はんだ付けできる材料または通常の電極材料である。底部電極１５０−１および１５０−２は、頂部電極１４０−１および１４０−２と同じ様式で形成される。底部電極１５０−１および１５０−２がパターン転写により形成される場合、使用される形成方法は、頂部電極１４０−１および１４０−２のものと同じでも異なっても差し支えない。底部電極１５０−１および１５０−２は、導電性材料が充填された電極アクセスホール１０４によって、頂部電極１４０−１および１４０−２に電気的に接続されている。
図１２に示すように、ＬＥＤ１６０は、ワイヤボンディング後にエポキシ樹脂１７０により封止される。エポキシ樹脂１７０に、蛍光粉末がブレンドされていてもよい。蛍光粉末は、ＹＡＧ群またはケイ酸塩群からのものであって差し支えない。エポキシ樹脂１７０の封止は、トランスファー成形または計量分配により行われる。
図１３に示すように、ＬＥＤ１６０は、フリップチップボンディング後にエポキシ樹脂１７０により封止される。同様に、エポキシ樹脂１７０に、蛍光粉末がブレンドされていてもよく、これは、ＹＡＧ群またはケイ酸塩群からのものである。エポキシ樹脂１７０の封止は、トランスファー成形または計量分配により行われる。
パッケージングのためのシリコン基板の使用は、熱放散効率を向上させ、ＭＥＭＳプロセスに適している。反射層の材料が、電極材料の選択に影響せずに、特定の波長の光を反射する必要性に基づいて選択される場合、反射層および電極のための材料が異なっても差し支えないので、反射層と電極に、最適な材料がそれぞれ選択される。本発明はまた、反射層における金属を、酸化、加硫または他の化学物質との反応から保護するための絶縁層も提供する。この絶縁層の厚さは、特定の光線の構造的干渉を生じるように調節しても差し支えない。本発明では、その後のプロセスウィンドウのための空間を大きくするために、シリコン基板の底部に電極アクセスホールを形成するのにウェットエッチングを使用する。本発明では、電極製造に単純なリソグラフィーまたはリフトオフプロセスを使用する。これらのプロセスは、レーザ加工よりも費用がかからない。本発明では、各工程に十分に開発されたプロセスを使用する。それゆえ、全体の費用が安くなる。
本発明の上述した実施の形態は、説明のみを意図したものである。添付の特許請求の範囲から逸脱せずに、様々な代わりの実施の形態が、当業者により考えられるであろう。
ＬＥＤの従来のパッケージ構造を示す断面図 図１のパッケージ構造を製造するための流れ図 本発明によるパッケージ構造を製造するための流れ図 本発明による製造の工程に対応する断面図 本発明による製造の工程に対応する断面図 本発明による製造の工程に対応する断面図 本発明による製造の工程に対応する断面図 本発明による製造の工程に対応する断面図 本発明による製造の工程に対応する断面図 本発明による製造の工程に対応する断面図 本発明による製造の工程に対応する断面図 本発明による製造の工程に対応する断面図 本発明による製造の工程に対応する断面図
符号の説明
１００ シリコン基板
１０２ 反射空洞
１０４ 電極アクセスホール
１１０ 第１の絶縁層
１２０ 反射層
１３０ 第２の絶縁層
１４０−１、１４０−２ 頂部電極
１５０−１、１５０−２ 底部電極
１６０ ＬＥＤ
１７０ エポキシ樹脂

Claims (5)

  1. 半導体照明装置のためのパッケージ構造であって、
    互いに反対になった第１の表面と第２の表面を有するシリコン基板であって、前記第１の表面が反射空洞を有し、前記第２の表面が前記反射空洞に到達する少なくとも２つの電極アクセスホールを有するものであるシリコン基板、
    前記シリコン基板に重畳された第１の絶縁層、
    前記反射空洞に成膜された反射層、
    前記反射層上に配置された第２の絶縁層、
    ２つの電極パッドとして働きかつ前記反射層から電気的に隔離された、前記電極アクセスホールに配置された第１の導電層、および
    前記第２の表面の下で前記電極アクセスホールに配置された第２の導電層、
    を備えたパッケージ構造。
  2. 前記第１の導電層および前記第２の導電層が電気的に接続されていることを特徴とする請求項１記載のパッケージ構造。
  3. 前記反射空洞に到達する２つの電極アクセスホールを前記第２の表面にさらに含み、前記第１の導電層が４つの電極パッドとして働き、前記第２の導電層が、前記４つの電極アクセスホール内に配置され、前記第１の導電層と電気的に接続されていることを特徴とする請求項１記載のパッケージ構造。
  4. 半導体照明装置のためのパッケージ構造を製造する方法であって、
    シリコン基板を提供する工程、
    前記シリコン基板の第１の表面にウェットエッチングにより反射空洞を形成する工程、
    前記シリコン基板の第２の表面にウェットエッチングにより少なくとも２つの電極アクセスホールを形成する工程であって、前記電極アクセスホールは前記シリコン基板を通り前記反射空洞まで到達し、前記第２の表面は前記第１の表面とは反対にある工程、
    前記シリコン基板に第１の絶縁層を重畳させる工程、
    前記反射空洞に反射層を重畳させる工程、
    前記反射層上に第２の絶縁層を重畳させる工程、
    前記電極アクセスホールに第１の導電層を形成する工程であって、前記第１の導電層は、２つの電極パッドとして働き、前記反射層から電気的に隔離されている工程、および
    前記第２の表面下で前記少なくとも２つの電極アクセスホールの内部に第２の導電層を形成する工程、
    を有してなる方法。
  5. 前記反射層が、銀、アルミニウム、金またはスズから製造されていることを特徴とする請求項４記載の方法。
JP2006284812A 2005-10-21 2006-10-19 半導体照明装置のためのパッケージ構造体およびその製造方法 Expired - Fee Related JP4658897B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW94136845A TWI292962B (en) 2005-10-21 2005-10-21 Package structure for a solid-state lighting device and method of fabricating the same
TW096139780A TWI394300B (zh) 2007-10-24 2007-10-24 光電元件之封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
JP2007116165A true JP2007116165A (ja) 2007-05-10
JP4658897B2 JP4658897B2 (ja) 2011-03-23

Family

ID=40470686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006284812A Expired - Fee Related JP4658897B2 (ja) 2005-10-21 2006-10-19 半導体照明装置のためのパッケージ構造体およびその製造方法

Country Status (2)

Country Link
US (3) US7719099B2 (ja)
JP (1) JP4658897B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105409A (ja) * 2007-10-24 2009-05-14 Advanced Optoelectronic Technology Inc 光電デバイスのパッケージ構造及びその製造方法
JP2010129870A (ja) * 2008-11-28 2010-06-10 Stanley Electric Co Ltd 半導体発光装置及びその製造方法
JP2010219377A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2020532851A (ja) * 2017-09-01 2020-11-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2020533778A (ja) * 2017-09-12 2020-11-19 エルジー イノテック カンパニー リミテッド 発光素子パッケージ

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100490195C (zh) * 2006-03-16 2009-05-20 先进开发光电股份有限公司 固态发光元件的封装结构和其制造方法
TWI302758B (en) * 2006-04-21 2008-11-01 Silicon Base Dev Inc Package base structure of photo diode and manufacturing method of the same
KR100810889B1 (ko) * 2006-12-27 2008-03-10 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
TWI336962B (en) * 2007-02-08 2011-02-01 Touch Micro System Tech White light emitting diode package structure having silicon substrate and method of making the same
JP5608556B2 (ja) * 2007-08-10 2014-10-15 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 前方結像型光干渉断層（ｏｃｔ）システムおよびプローブ
JP4809308B2 (ja) * 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
JP4758976B2 (ja) * 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置
KR100992778B1 (ko) * 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
DE102008035901A1 (de) * 2008-07-31 2010-02-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
US8815618B2 (en) * 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
US8049236B2 (en) * 2008-09-26 2011-11-01 Bridgelux, Inc. Non-global solder mask LED assembly
US8058664B2 (en) 2008-09-26 2011-11-15 Bridgelux, Inc. Transparent solder mask LED assembly
US9252336B2 (en) * 2008-09-26 2016-02-02 Bridgelux, Inc. Multi-cup LED assembly
US7887384B2 (en) * 2008-09-26 2011-02-15 Bridgelux, Inc. Transparent ring LED assembly
US20100176507A1 (en) * 2009-01-14 2010-07-15 Hymite A/S Semiconductor-based submount with electrically conductive feed-throughs
KR101064026B1 (ko) * 2009-02-17 2011-09-08 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
KR20100094246A (ko) * 2009-02-18 2010-08-26 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US20100244065A1 (en) * 2009-03-30 2010-09-30 Koninklijke Philips Electronics N.V. Semiconductor light emitting device grown on an etchable substrate
JP5343831B2 (ja) * 2009-04-16 2013-11-13 日亜化学工業株式会社 発光装置
KR101092063B1 (ko) * 2009-04-28 2011-12-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8502257B2 (en) * 2009-11-05 2013-08-06 Visera Technologies Company Limited Light-emitting diode package
JP5659519B2 (ja) * 2009-11-19 2015-01-28 豊田合成株式会社 発光装置、発光装置の製造方法、発光装置の実装方法及び光源装置
TW201126765A (en) * 2010-01-29 2011-08-01 Advanced Optoelectronic Tech Package structure of compound semiconductor and manufacturing method thereof
CN102194964A (zh) * 2010-03-12 2011-09-21 展晶科技(深圳)有限公司 化合物半导体封装结构及其制造方法
US8598612B2 (en) 2010-03-30 2013-12-03 Micron Technology, Inc. Light emitting diode thermally enhanced cavity package and method of manufacture
US20110303936A1 (en) * 2010-06-10 2011-12-15 Shang-Yi Wu Light emitting device package structure and fabricating method thereof
CN102412344A (zh) * 2010-09-23 2012-04-11 展晶科技(深圳)有限公司 发光二极管封装方法
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
US8236584B1 (en) 2011-02-11 2012-08-07 Tsmc Solid State Lighting Ltd. Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
CN102694081B (zh) * 2011-03-21 2014-11-05 展晶科技(深圳)有限公司 发光二极管制造方法
CN203025371U (zh) * 2011-05-19 2013-06-26 深圳市华星光电技术有限公司 导光板及背光显示模块
TWI455380B (zh) * 2011-07-29 2014-10-01 矽品精密工業股份有限公司 發光二極體的封裝結構及其封裝方法
US9117941B2 (en) * 2011-09-02 2015-08-25 King Dragon International Inc. LED package and method of the same
US20150001570A1 (en) * 2011-09-02 2015-01-01 King Dragon International Inc. LED Package and Method of the Same
CN104053818B (zh) * 2012-01-16 2017-05-24 日立化成株式会社 银的表面处理剂及发光装置
TW201340419A (zh) * 2012-03-16 2013-10-01 Lextar Electronics Corp 發光二極體封裝結構
JP5816127B2 (ja) * 2012-04-27 2015-11-18 株式会社東芝 半導体発光装置およびその製造方法
KR101934917B1 (ko) * 2012-08-06 2019-01-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN102832331B (zh) * 2012-08-24 2014-12-10 江阴长电先进封装有限公司 一种圆片级led封装方法
CN102832330B (zh) * 2012-08-24 2014-12-10 江阴长电先进封装有限公司 一种圆片级led封装结构
TWI501377B (zh) * 2012-11-30 2015-09-21 Unistars 半導體結構、半導體單元及其製造方法
CN103022307B (zh) * 2012-12-27 2015-01-07 江阴长电先进封装有限公司 一种圆片级led封装方法
US9577172B2 (en) * 2013-02-19 2017-02-21 Koninklijke Philips N.V. Light emitting die component formed by multilayer structures
KR20160003078A (ko) * 2013-05-03 2016-01-08 허니웰 인터내셔날 인코포레이티드 무연 솔더 접속을 위한 리드 프레임 구조체
JP6215612B2 (ja) 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
TW201614345A (en) * 2014-10-15 2016-04-16 Taiwan Green Point Entpr Co A method for manufacturing a light emitting assembly, the light emitting assembly and a backlight module comprising the light emitting assembly
JP6222377B2 (ja) * 2014-10-22 2017-11-01 株式会社村田製作所 実装基板
JP6533066B2 (ja) * 2015-02-18 2019-06-19 ローム株式会社 電子装置
DE102015102785A1 (de) * 2015-02-26 2016-09-01 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung
CN104993041B (zh) * 2015-06-04 2019-06-11 陈建伟 一种led倒装芯片固晶导电粘接结构及其安装方法
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
TWI611599B (zh) * 2016-10-27 2018-01-11 友達光電股份有限公司 過渡載板裝置、顯示面板以及兩者的製造方法、微型發光件的檢測方法
JP6789886B2 (ja) * 2017-06-09 2020-11-25 株式会社東芝 電子装置
KR102441566B1 (ko) * 2017-08-07 2022-09-07 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102392013B1 (ko) * 2017-09-15 2022-04-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR102415812B1 (ko) * 2017-09-22 2022-07-01 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102537080B1 (ko) * 2018-05-31 2023-05-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
CN215813649U (zh) * 2020-04-13 2022-02-11 日亚化学工业株式会社 面状光源

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224391A (ja) * 1987-03-13 1988-09-19 株式会社アルメックス スルホール用プリント配線板およびその製法
JPH1126813A (ja) * 1997-06-30 1999-01-29 Toyoda Gosei Co Ltd 発光ダイオードランプ
JPH11220178A (ja) * 1998-01-30 1999-08-10 Rohm Co Ltd 半導体発光装置
JP2001308443A (ja) * 2000-04-26 2001-11-02 Hitachi Ltd サブマウント
JP2002071452A (ja) * 2000-08-29 2002-03-08 Nec Corp 熱型赤外線検出器
JP2003059306A (ja) * 2001-08-21 2003-02-28 Pentax Corp チップ型発光素子を用いる光源装置
JP2003068574A (ja) * 2001-08-22 2003-03-07 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置
JP2005019609A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Works Ltd 発光ダイオード用パッケージおよびそれを用いた発光装置
JP2005150393A (ja) * 2003-11-14 2005-06-09 Sharp Corp 受発光素子用サブマウント
JP2005175387A (ja) * 2003-12-15 2005-06-30 Citizen Electronics Co Ltd 光半導体パッケージ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183757A (en) * 1989-08-01 1993-02-02 British Columbia Research Corporation Process for the production, desiccation and germination of conifer somatic embryos
US5413930A (en) * 1993-10-21 1995-05-09 Westvaco Corporation Method for regeneration of coniferous plants by somatic embryogenesis
NZ272210A (en) * 1995-05-25 1997-10-24 Carter Holt Harvey Ltd Treatment of somatic embryos to provide viable embryos after storage periods
US5534433A (en) * 1995-06-02 1996-07-09 Westvaco Corporation Basal nutrient medium for in vitro cultures of loblolly pines
US5677185A (en) * 1996-05-14 1997-10-14 Westvaco Corporation Method for regeneration of coniferous plants by somatic embryogenesis in culture media containing abscisic acid
US6268660B1 (en) 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
US6682931B2 (en) * 1999-05-25 2004-01-27 Meadwestvaco Corporation Recovering cryopreserved conifer embryogenic cultures
TW521409B (en) 2000-10-06 2003-02-21 Shing Chen Package of LED
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
WO2004068182A2 (en) 2003-01-24 2004-08-12 Digital Optics International Corporation High density illumination system
KR20040092512A (ko) * 2003-04-24 2004-11-04 (주)그래픽테크노재팬 방열 기능을 갖는 반사판이 구비된 반도체 발광장치
JP2006135276A (ja) 2004-10-04 2006-05-25 Hitachi Ltd 半導体発光素子搭載用パッケージ及びその製造方法
US7411225B2 (en) * 2005-03-21 2008-08-12 Lg Electronics Inc. Light source apparatus
KR100631993B1 (ko) 2005-07-20 2006-10-09 삼성전기주식회사 Ｌｅｄ 패키지 및 그 제조방법
CN100490195C (zh) 2006-03-16 2009-05-20 先进开发光电股份有限公司 固态发光元件的封装结构和其制造方法
TWI331415B (en) 2007-02-14 2010-10-01 Advanced Optoelectronic Tech Packaging structure of photoelectric device and fabricating method thereof

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224391A (ja) * 1987-03-13 1988-09-19 株式会社アルメックス スルホール用プリント配線板およびその製法
JPH1126813A (ja) * 1997-06-30 1999-01-29 Toyoda Gosei Co Ltd 発光ダイオードランプ
JPH11220178A (ja) * 1998-01-30 1999-08-10 Rohm Co Ltd 半導体発光装置
JP2001308443A (ja) * 2000-04-26 2001-11-02 Hitachi Ltd サブマウント
JP2002071452A (ja) * 2000-08-29 2002-03-08 Nec Corp 熱型赤外線検出器
JP2003059306A (ja) * 2001-08-21 2003-02-28 Pentax Corp チップ型発光素子を用いる光源装置
JP2003068574A (ja) * 2001-08-22 2003-03-07 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置
JP2005019609A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Works Ltd 発光ダイオード用パッケージおよびそれを用いた発光装置
JP2005150393A (ja) * 2003-11-14 2005-06-09 Sharp Corp 受発光素子用サブマウント
JP2005175387A (ja) * 2003-12-15 2005-06-30 Citizen Electronics Co Ltd 光半導体パッケージ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105409A (ja) * 2007-10-24 2009-05-14 Advanced Optoelectronic Technology Inc 光電デバイスのパッケージ構造及びその製造方法
JP2010129870A (ja) * 2008-11-28 2010-06-10 Stanley Electric Co Ltd 半導体発光装置及びその製造方法
JP2010219377A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP7335574B2 (ja) 2017-07-11 2023-08-30 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
JP2020532851A (ja) * 2017-09-01 2020-11-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP7252597B2 (ja) 2017-09-01 2023-04-05 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
JP2020533778A (ja) * 2017-09-12 2020-11-19 エルジー イノテック カンパニー リミテッド 発光素子パッケージ

Also Published As

Publication number Publication date
US20090029494A1 (en) 2009-01-29
US20090078956A1 (en) 2009-03-26
US7994628B2 (en) 2011-08-09
US7989237B2 (en) 2011-08-02
US20070090510A1 (en) 2007-04-26
US7719099B2 (en) 2010-05-18
JP4658897B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
JP4658897B2 (ja) 半導体照明装置のためのパッケージ構造体およびその製造方法
EP1835550B1 (en) Package structure for solid-state lighting devices and method of fabricating the same
EP3767688B1 (en) Light emitting diode
EP2053667B1 (en) Package structure of light emitting diode device and fabricating method thereof
TWI381555B (zh) 發光二極體封裝結構與發光元件
TWI550897B (zh) 功率式表面安裝之發光晶粒封裝
EP2672531B1 (en) Light emitting device package and method of manufacturing the same
JP4044078B2 (ja) 高出力発光ダイオードパッケージ及び製造方法
US9559266B2 (en) Lighting apparatus including an optoelectronic component
US20120037935A1 (en) Substrate Structure of LED (light emitting diode) Packaging and Method of the same
US20130105978A1 (en) Silicon submount for light emitting diode and method of forming the same
JP2008034806A (ja) 気泡なくレンズを配置するための内部メニスカスを備えた発光ダイオードパッケージ要素
JP2011176347A (ja) 反射レンズを備えたパワー発光ダイパッケージ
US20100258827A1 (en) Light-emitting diode package and wafer-level packaging process of light-emitting diode
TWI478403B (zh) 用於光電裝置之矽基底基座
JP2010135488A (ja) 発光装置及びその製造方法
US9627583B2 (en) Light-emitting device and method for manufacturing the same
US20110215353A1 (en) Light emitting device package and method for fabricating the same
TW201212303A (en) LED packaging structure and packaging method thereof
CN103579477A (zh) 基于通孔技术的倒装发光二极管芯片封装方法
KR20130051206A (ko) 발광소자 모듈
US20120012873A1 (en) Light emitting diode package for microminiaturization
US8431454B2 (en) Fabricating process of circuit substrate and circuit substrate structure
TWI282184B (en) Optoelectronic component with a wireless contacting
TWI542031B (zh) 光學封裝及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4658897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees